JPH10312370A - 省電力機能を有するネットワークシステム - Google Patents

省電力機能を有するネットワークシステム

Info

Publication number
JPH10312370A
JPH10312370A JP9120492A JP12049297A JPH10312370A JP H10312370 A JPH10312370 A JP H10312370A JP 9120492 A JP9120492 A JP 9120492A JP 12049297 A JP12049297 A JP 12049297A JP H10312370 A JPH10312370 A JP H10312370A
Authority
JP
Japan
Prior art keywords
cpu
information processing
power
power saving
network
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9120492A
Other languages
English (en)
Inventor
Shinichi Suzuki
新一 鈴木
Yukihiro Seki
行宏 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9120492A priority Critical patent/JPH10312370A/ja
Publication of JPH10312370A publication Critical patent/JPH10312370A/ja
Pending legal-status Critical Current

Links

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Power Sources (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)

Abstract

(57)【要約】 【課題】ネットワーク経由でＣＰＵの周波数制御や、情
報処理装置の個々の周辺装置のＯＮ／ＯＦＦといった多
段階の省電力状態制御を行なう場合には、その都度スリ
ープ状態から通常動作状態への移行を行う必要があっ
た。このため、スリープ状態の特徴である省電力の効果
が減少するという課題があった。 【解決手段】第２の情報処理装置１２からネットワーク
９０を経由して、省電力状態にある情報処理装置１１に
状態遷移を要求するパケット９０１を送出する。情報処
理装置は、ＣＰＵ２０のクロックが停止しているスリー
プ状態にある。ネットワークＩ／Ｆ３０は、ＦＩＦＯ３
２に蓄積されたパケット９０１から省電力コマンド３０
３を取得し、消費電力制御回路４０は前記コマンド３０
３に従って、スリープ状態のままＣＰＵクロック周波数
の変更、周辺装置６１の制御を行なう。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ネットワークシス
テムに係り、情報処理装置の消費電力をＬＡＮ経由で制
御するネットワークシステムに関する。
【０００２】
【従来の技術】近年、パーソナルコンピュータシステム
の価格性能比が著しく向上し、パーソナルコンピュータ
とＬＡＮ（ローカルエリアネットワーク）を利用して企
業の情報処理システムを構築することが、広く行われる
ようになってきた。
【０００３】一方、業務時間内あるいは終日にわたり情
報処理装置が通電状態となるため、これら情報処理装置
の消費電力の低下が大きな課題となっている。最近で
は、市販ＯＳからパソコンの消費電力制御を行なうた
め、ノートブックから、ディスクトップパソコンやサー
バーに至るまで一貫した共通規格が普及しつつある。こ
のような規格には、ＡＣＰＩ（"Adcanced Configuratio
n and Power Interface Specification"）がある。この
詳細については、Ｗｅｂサイト"http://www/teleport.c
om/〜acpi/"から入手できる。
【０００４】これら省電力状態制御可能な情報処理装置
では、一般に「動作状態」と「スリーピング状態」と呼
ばれる動作状態を有し、動作状態ではＣＰＵにクロック
が供給され、内部の論理回路は周波数に応じた電力を消
費する。スリーピング状態ではＣＰＵの内部クロックが
停止し、情報処理装置の消費電力が低下する。ＣＲＴモ
ニターやプリンター、ハードディスクといった周辺装置
についても、制御信号を操作する事により、内部回路の
一部の電源を遮断したり、モータの回転を停止する等で
省電力効果を持つ製品が広く販売されいる。
【０００５】さらに、動作状態においても、ＣＰＵのク
ロックや、Ｉ／Ｏバスの動作周波数を低下する事で、情
報処理装置の処理負荷や、ユーザの使用状況に応じて、
きめ細かい省電力動作を行なう方式は、既にノートパソ
コンでは一般的な技術となっている。
【０００６】このスリーピング状態の消費電力は、情報
処理装置上の主電源が切断された「電源遮断状態」より
も大きいものの、情報処理装置内の不揮発性メモリの内
容は保持されているため、ユーザーのアクセスや、ネッ
トワークからのアクセスにより、速やかに動作状態に移
行できることが特徴である。このようなクライアントで
は、ユーザが主電源を遮断せず、スリーピング状態のま
ま長時間放置されることもある。また、サーバにおいて
は、夜間中など処理負荷の少ない場合には、スリーピン
グ状態として電力の消費を抑える運用形態も有り得る。
【０００７】ネットワークを経由して、スリーピング状
態から動作状態への移行を促す方式については、様々な
方式が考えられている。ネットワークに接続された他の
情報処理装置からのパケットを受信することにより、割
込みが発生し、ＣＰＵを再起動する方式などがある。こ
の方式の詳細については、例えば、特開平７−９３０６
１「情報処理装置」に記載されている。
【０００８】
【発明が解決しようとする課題】従来の技術によれば、
スリーピング状態において、ＬＡＮパケットを受信する
場合、ＬＡＮパケットの内容は、ＣＰＵにクロックが供
給され、ＯＳのコードが実行可能な動作状態となるまで
判別することができないため、ネットワーク経由でＣＰ
Ｕの周波数制御や、情報処理装置の個々の周辺装置のＯ
Ｎ／ＯＦＦといった多段階の省電力状態制御を行なう場
合には、その都度スリープ状態から通常動作状態への移
行を行う必要があった。このため、スリープ状態の特徴
である省電力の効果が減少するという問題があった。
【０００９】また、動作状態においても、ＣＰＵの動作
クロック変更など、ソフトウェア制御の伴わない処理に
関しても、ネットワークＩ／Ｆからのパケット到着によ
る割り込み処理、ＯＳのドライバを経由したソフトウェ
アによる電力制御回路のコントロールといった手続きに
よるオーバーヘッドが発生するため、短周期で省電力の
制御を行うといった、きめこまかい制御は困難であっ
た。これは、たとえば、省電力を通達するパケットをネ
ットワーク上でブロードキャストした場合、パケットを
処理する情報処理装置のＣＰＵクロック周波数は、個々
の情報処理装置の省電力状態により異なる。このため、
省電力状態の移行に同期がとれないといった問題があっ
た。
【００１０】本発明は、情報処理装置に対してＬＡＮ経
由で省電力の制御を行う際に、省電力状態制御用のパケ
ットを用い、このパケットのコマンドをＣＰＵの関与な
く解析し、機器を制御することで、逐次情報処理装置が
スリープ状態から動作状態へ移行する事なく省電力状態
の制御を可能とする方式を提供する。
【００１１】また、本発明は、情報処理装置に対してＬ
ＡＮ経由で省電力の制御を行う際に、省電力状態制御用
のパケットを用い、このパケットのコマンドをＣＰＵの
関与なく解析し、機器を制御することで、動作状態にあ
る情報処理装置のＣＰＵの動作周波数を速やかに変更す
る方式を提供する。
【００１２】
【課題を解決するための手段】上記目的を達成するため
に、本発明の第１の構成は、ネットワークと、これに接
続された第一および第２の情報処理装置からなるネット
ワークシステムにおいて、前記第１の情報処理装置は、
ＣＰＵと、周波数変更可能なクロックドライバと、周辺
処理装置と、周辺処理装置Ｉ／Ｆと、ネットワークＩ／
Ｆと、消費電力制御回路を有し、前記第２の情報処理装
置は、省電力状態制御用のネットワークパケットを送信
する手段を有し、ネットワークＩ／Ｆは省電力状態制御
用のパケットを受信した場合には省電力状態制御パケッ
トの検出信号と、パケット内のデータ部から省電力コマ
ンドを消費電力制御回路に出力し、消費電力制御回路か
らクロックドライバの制御、周辺処理装置、周辺処理装
置Ｉ／Ｆの制御や電源の投入を行えるようにしたもので
ある。
【００１３】より詳しくは、省電力状態制御制御用パケ
ットには、宛先ネットワーク物理アドレスと、送先ネッ
トワーク物理アドレスと、省電力状態制御制御用のパケ
ットである事を示すフレームタイプを有したものであ
る。
【００１４】より詳しくは、第１の情報処理装置におい
て、消費電力制御回路は、消費電力制御回路はＣＰＵの
動作ステータスと、周辺装置の動作ステータスを有し、
省電力コマンドの内容と、ＣＰＵの動作ステータスおよ
び周辺装置の動作ステータスを比較することで、ＯＳの
関与なく、適切な省電力状態となるように周辺処理装
置、周辺処理装置Ｉ／Ｆの制御や電源の投入を行えるよ
うにしたものである。
【００１５】より詳しくは、ネットワークＩ／Ｆは、受
信したパケットを蓄積するＦＩＦＯメモリと、固有のネ
ットワーク物理アドレスを保持する手段と、ＦＩＦＯメ
モリの内容と前記固有のネットワーク物理アドレスを比
較し、一致を検出する手段と、ＦＩＦＯメモリの内容を
解析し、フレームタイプが省電力状態制御制御用のパケ
ットである事を検出する手段と、ＦＩＦＯ内パケットの
データ部より省電力コマンドを出力する手段を有するよ
うにしたものである。
【００１６】より詳しくは、第１の情報処理装置は、ク
ロックドライバの出力により、ＣＰＵクロックが供給さ
れＣＰＵが動作する状態と、ＣＰＵクロックが停止し、
ＣＰＵが停止しているスリープ状態を有し、第１の情報
処理装置において、消費電力制御回路は、消費電力制御
回路はＣＰＵの動作ステータスと、周辺装置の動作ステ
ータスを有し、前記２つのステータスは、ＯＳ上の電力
制御ソフトウェアから読み書き可能な属性とし、省電力
コマンドの内容と、ＣＰＵの動作ステータスおよび周辺
装置の動作ステータスを比較することで、通常状態から
スリープ状態への移行時には割込信号を発生し、スリー
プ状態から通常状態からの移行時にはリセット信号を発
生するとともに、クロックドライバの制御を行い、ＣＰ
Ｕにクロックが供給される状態とする事で、ＯＳの省電
力機能と連動できるようにしたものである。
【００１７】
【発明の実施の形態】以下、本発明に係る第１の実施形
態を、図１、図２を用いて説明する。
【００１８】情報処理装置１２は、省電力状態制御用の
パケット９０１をネットワーク上に出力する。図２は、
本発明による省電力状態制御用のパケット９０１の構成
を示した図である。９１１はプリアンプル、９１２は宛
先を示すネットワーク物理アドレス、９１３は送り先を
示すネットワーク物理アドレス、９１４は省電力状態制
御用のパケットである事を示すフレームタイプ、９１５
は省電力状態制御コマンドを格納したデータ部、９１６
はパケットの誤り検出に使用するFrame Check Sequence
（ＦＣＳ）コードである。ネットワーク物理アドレス
は、Media Access Control(MAC)アドレスを使用しても
良い。また、送り先を示すネットワーク物理アドレスに
おいて、ブロードキャストを指示し、複数の情報処理装
置の省電力状態を制御する事も可能である。
【００１９】このように、省電力状態制御専用のパケッ
トを用いる事により、ネットワークＩ／Ｆによるハード
ウェアでの省電力コマンドの取得および制御が容易とな
る利点がある。
【００２０】省電力状態制御パケット９０１を使用した
ネットワーク上の消費電力の制御は、１台の装置により
集中管理を行ってもよいし、リモートプロシージャコー
ルのように、個々の情報処理装置が、ネットワークを経
由して、他の情報処理装置に処理を依頼するのに先立っ
て、省電力状態の変更をブロードキャストする構成でも
良い。
【００２１】情報処理装置１１のホストバス２０１に
は、ＣＰＵ２０及び、ダイナミックＲＡＭ（ＤＲＡＭ）
等の不揮発性メモリ２２が、メモリコントローラ２１を
介して接続されている。また、６６ＭＨｚ〜３３ＭＨｚ
といった周波数で動作するホストバス２０１は、線路長
やバス線路上の電気的な負荷に制約があるため、ホスト
バスブリッジ２３を介して、比較的動作周波数が低く、
より多くのデバイスを接続可能なＩ／Ｏバス２０２を接
続するのが一般的である。Ｉ／Ｏバス２０２上には、ネ
ットワークＩ／Ｆ３０、ハードディスクやＣＲＴコント
ローラなどの周辺装置Ｉ／Ｆ５１及び、消費電力制御回
路４０が接続される。
【００２２】先ず、第１の情報処理装置１１が動作状態
において、省電力状態制御パケット９０１を受信した場
合を説明する。
【００２３】受信されたパケット９０１は、ＦＩＦＯに
蓄積される。ネットワークアドレス検出手段３４が、パ
ケット内の宛先アドレス９１２と、ネットワークＩ／Ｆ
３０固有のネットワーク物理アドレス３３が一致する場
合に検出信号３０１に”１”を出力する。省電力状態制
御パケットである場合には、省電力状態制御パケット検
出手段３５は検出信号３０２に”１”を出力する。一
方、省電力コマンド送出手段３６により、ＦＩＦＯ３２
内のデータ部９１５が省電力コマンド３０３として消費
電力制御回路４０に伝達される。
【００２４】消費電力制御回路４０では、情報処理装置
１１の省電力状態に応じて、ＣＰＵ動作周波数、周辺装
置６１を制御する。ＣＰＵ動作ステータス４２には、表
１に示す状態値”００”、”０１”、”１０”の何れか
がＩ／ＯバスＩ／Ｆ４１を介してＯＳから書き込まれて
いる。表１中のｆは、ＣＰＵ２０の最高動作周波数であ
る。また、周辺装置動作ステータスには表２に示す状態
値”０”、”１”の何れかがＩ／ＯバスＩ／Ｆ４１を介
してＯＳから書き込まれている。周辺処理装置６１は、
たとえばディスプレイ装置などである。
【００２５】
【表１】
【００２６】
【表２】
【００２７】信号３０２が”０”であり、受信パケット
が省電力状態制御用ではない事を示す場合は、割込み制
御手段４６はネットワークアドレス検出結果３０１が検
出を示す”１”に対して、割込み要求を意味する”１”
を信号４０４より出力する。これに対して、信号３０２
が”１”であり、受信パケットが省電力状態制御用であ
る場合には、コマンド３０３と受信時のＣＰＵの動作状
態に応じて、適切な処理を行なう。つまり、現在のＣＰ
Ｕの動作ステータスが”００”、”０１”、”１０”と
いった、ＣＰＵへクロック供給を示すコードであり、か
つ、コマンド３０３のＣＰＵ状態フィールド９２１が同
じくＣＰＵへクロック供給を示すコードである場合に
は、コマンド解析手段４４は、クロック制御信号４０１
を経由してクロックドライバ２４を制御し、ＣＰＵ状態
フィールドに対応した出力周波数を得る。この後、コマ
ンド３０３のＣＰＵフィールド９２１を新しいＣＰＵの
状態値として、ＣＰＵ動作ステータス４２に書き戻す。
【００２８】上記で示した動作例では、情報処理装置１
１の省電力状態は、動作状態間でのみ遷移したため、Ｏ
Ｓを介する事なしにクロック周波数の変更が可能であっ
たが、通常、動作状態からスリープモードへの移行は、
ＯＳ側の復帰準備が必要となる。このため、ＣＰＵ状態
フィールド９２１が、ＣＰＵへクロック停止を示す”１
１”の場合、割込み制御手段４６は、省電力制御をＯＳ
に任せるため割込み信号４０４を発生する。割込み処理
により、ＯＳ上のアプリケーションが起動し、ＯＳの復
帰準備が完了した後、アプリケーションは消費電力制御
回路４０の周辺装置動作ステータス４２及びＣＰＵ動作
ステータスを適切な値に更新し、最後にクロックドライ
バ２４の出力を停止する事で情報処理装置１１はスリー
プモードに移行する。
【００２９】以上、入力パケットに対するネットワーク
Ｉ／Ｆ３０、消費電力制御回路４０の動作を表３にまと
める。表３中、ＣＰＵ動作ステータス”００〜１０”
は、ステータス値が”００”、”０１”、”１０”の何
れであっても良い事を示す。ネットワークアドレス検出
出力３０１が”１”、省電力制御パケット検出出力３０
２が”０”である場合が一般のパケット受信を示してお
り、ネットワークアドレス検出出力３０１が”１”、省
電力制御パケット検出出力３０２が”１”である場合
が、省電力状態制御パケット受信の場合を示している。
【００３０】
【表３】
【００３１】消費電力制御回路４０は、ＣＰＵの動作周
波数だけでなく、周辺装置６１の消費電力を制御する機
能を有する。ＣＰＵ動作周波数の場合と同様、まず情報
処理装置が動作状態において、省電力状態制御パケット
９０１を受信した場合を説明する。
【００３２】コマンド３０３の周辺装置制御フィールド
９２２が省電力モードを示す”１”のとき、制御信号４
０３により情報処理装置６１の消費電力を低減する。ま
た、新しい周辺処理装置の状態として、フィールド９２
２の値を周辺装置動作ステータス４３に書き戻す。まと
めると表４に示すようになる。
【００３３】
【表４】
【００３４】次に、情報処理装置がスリープ状態におい
て、省電力状態制御パケット９０１を受信した場合を説
明する。ネットワークＩ／Ｆ３０の動作は動作状態の場
合と同様である。
【００３５】消費電力制御回路４０では、情報処理装置
１１の省電力状態に応じて、クロックドライバ２４、周
辺装置６１を制御する。ＣＰＵ動作ステータス４２に
は、表１に示す状態値の”１１”がＩ／ＯバスＩ／Ｆ４
１を介してＯＳから書き込まれている。また、周辺装置
動作ステータスには表２に示す状態値の”１”、”０”
の何れかがＩ／ＯバスＩ／Ｆ４１を介してＯＳから書き
込まれている。
【００３６】省電力コマンド３０３のＣＰＵ動作状態フ
ィールドがＣＰＵへのクロック供給を示す”００”、”
１０”、”０１”の場合には、コマンド解析手段がクロ
ックドライバ２４からの出力を再開した後、リセット制
御手段４５が信号４０２にリセット要求を示す”１”を
出力する。ＣＰＵはリセットベクタよりコードフェッチ
を開始する。このリセットベクタは、スリープモード移
行時に、ＯＳが復帰先のアドレスを格納してあるため、
通常モードに移行する。
【００３７】ところで、受信したパケットが省電力状態
制御用ではない場合には、速やかにＦＩＦＯ内容をＯＳ
に任せる必要があるため、コマンド解析手段は制御信号
４００１を制御して、クロックドライバ２４からＣＰＵ
へのクロック供給を再開し、リセット制御手段４５はＣ
ＰＵのリセットを示す”１”を信号４０２に出力する。
【００３８】以上、入力パケットに対するネットワーク
Ｉ／Ｆ３０、消費電力制御回路４０の動作を表５にまと
める。
【００３９】
【表５】
【００４０】さらに、情報処理装置１１がスリープ状態
時にある場合には、周辺装置６１を使用する必要は生じ
ない。このため、省電力コマンド３０３の周辺装置状態
フィールドに、通常動作を示す”０”となっていても、
この指示に従わないようにする。以上の動作を表６にま
とめる。
【００４１】
【表６】
【００４２】
【発明の効果】本発明によれば、省費電力機能を持つ情
報処理装置の状態をネットワーク経由で制御するシステ
ムにおいて、省電力機器にある情報処理装置に対してＬ
ＡＮ経由でアクセスを行う際に、ネットワークＩ／Ｆ部
分で省電力状態制御パケットを検出することにより、パ
ケットで指示された省電力コマンドに従って省電力制御
を行なう際に、スリープ状態から動作状態へ移行する事
がないため、スリープ状態における省電力の効果を向上
するシステムを提供することができる。
【００４３】また、本発明によれば、省費電力機能を持
つ情報処理装置の状態をネットワーク経由で制御するシ
ステムにおいて、省電力機器にある情報処理装置に対し
てＬＡＮ経由でアクセスを行う際に、ネットワークＩ／
Ｆ部分で省電力状態制御パケットを検出することによ
り、割り込み制御回路およびソフトウェア処理によるこ
となくＣＰＵの動作クロックを変更するため、比較的短
時間で情報処理装置の省電力状態を変更する事が可能な
ネットワークシステムを提供できる。
【図面の簡単な説明】
【図１】本発明による情報処理装置の、ネットワークシ
ステム上の動作を説明するブロック図である。
【図２】本発明による省電力状態制御パケットの構成を
示す図である。
【符号の説明】
１１…報処理装置 １２…第２の情報処理装置 ２０…ＣＰＵ ２１…メモリ制御回路 ２２…揮発性メモリ ２３…ホストバスブリッジ ２４…クロックドライバ ３０…ネットワークＩ／Ｆ ４０…消費電力状態制御回路 ５１…周辺装置Ｉ／Ｆ ６１…周辺装置 ２０１…ホストバス ２０２…Ｉ／Ｏバス ９０…ネットワーク ９０１…省電力状態制御パケット。

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】第１の情報処理装置と、第２の情報処理装
    置とがあって、これら第１の情報処理装置と第２の情報
    処理装置とが接続されていて、相互にメッセージ交換が
    行えるネットワークシステムにおいて、前記第１の情報
    処理装置は、ＣＰＵと、周辺処理装置と、周辺処理装置
    Ｉ／Ｆと、ネットワークＩ／Ｆと、消費電力制御を行う
    手段を有し、前記第２の情報処理装置は、第１の情報処
    理装置の消費電力状態の制御情報を有する省電力状態制
    御パケットを送信する手段を有し、前記ネットワークＩ
    ／Ｆは、ネットワーク物理アドレスを保持するネットワ
    ーク物理アドレス保持手段と、ネットワーク上のパケッ
    トを一時的に蓄積するＦＩＦＯメモリ手段と、前記ＦＩ
    ＦＯメモリ手段の内容からパケットの送信宛先を示すア
    ドレスを取得し、前記ネットワーク物理アドレス保持手
    段との比較を行うネットワークアドレス検出手段と、前
    記ＦＩＦＯメモリ手段の内容からパケットが消費電力状
    態制御情報を含むことを検出する省電力状態制御パケッ
    ト検出手段と、前記ＦＩＦＯメモリ手段から省電力制御
    情報を取得して出力する省電力コマンド送出手段を有
    し、この第２の情報処理装置から第１の情報処理装置に
    対して、省電力状態制御を行うパケットを送信すると、
    第１の情報処理装置は前記パケットを受信することによ
    り、第１の情報処理装置のネットワークＩ／Ｆから、前
    記ネットワークアドレス検出手段および省電力状態制御
    パケット検出手段から検出信号および省電力コマンドが
    出力され、消費電力制御を行う手段は省電力コマンドに
    応じて周辺処理装置の消費電力状態およびＣＰＵの消費
    電力状態を変更する事を特徴とするネットワークシステ
    ム。
  2. 【請求項２】請求項１記載の省電力状態制御パケット
    は、宛先ネットワーク物理アドレス、送り先ネットワー
    ク物理アドレス、省電力状態制御パケットである事を示
    す識別コードであるフレームタイプを有し、ＩＥＥＥ８
    ０２規格ＭＡＣ(Media AccessControl）層で省電力状態
    制御パケットを識別できる通信プロトコルを使用する事
    を特徴とするネットワークシステム。
  3. 【請求項３】請求項１記載の第１の情報処理装置は、Ｃ
    ＰＵに動作クロックを供給し、周波数変更可能なクロッ
    クドライバを有し、消費電力制御を行う手段は省電力コ
    マンドに応じて前記クロックドライバの出力周波数を変
    更する事を特徴とするネットワークシステム。
  4. 【請求項４】請求項１記載の第１の情報処理装置は、Ｃ
    ＰＵに動作クロックを供給し、周波数変更可能なクロッ
    クドライバを有し、省電力状態制御パケット受信時にお
    いて、前記クロックドライバの出力が発振停止状態にあ
    るときにおいても、消費電力制御を行う手段は省電力コ
    マンドに応じて周辺処理装置およびＣＰＵの消費電力状
    態を変更する事を特徴とするネットワークシステム。
  5. 【請求項５】請求項１記載の第１の情報処理装置は、Ｃ
    ＰＵに動作クロックを供給し、周波数変更可能なクロッ
    クドライバを有し、前記消費電力制御を行う手段は、Ｃ
    ＰＵに供給されるクロック信号周波数に応じたＣＰＵの
    動作ステータスを保持する手段と、周辺装置の消費電力
    状態に応じた周辺装置の動作ステータスを保持する手段
    を有し、前記消費電力制御を行う手段は、省電力コマン
    ドの内容と、前記ＣＰＵ動作ステータスおよび前記周辺
    装置動作ステータスを比較した結果を用いて、前記クロ
    ックドライバおよび周辺処理装置の制御を行う事を特徴
    とするネットワークシステム。
  6. 【請求項６】請求項１記載の第１の情報処理装置は、Ｃ
    ＰＵに動作クロックを供給し、周波数変更可能なクロッ
    クドライバを有し、前記消費電力制御を行う手段は、Ｃ
    ＰＵに供給されるクロック信号周波数に応じたＣＰＵの
    動作ステータスを保持する手段と、周辺装置の消費電力
    状態に応じた周辺装置の動作ステータスを保持する手段
    を有し、 前記消費電力制御を行う手段は、省電力コマンドの内容
    と、ＣＰＵ動作ステータスおよび周辺装置動作ステータ
    スを比較した結果を用いて、ＣＰＵに供給される動作ク
    ロックが停止中であり、かつ省電力コマンドがＣＰＵへ
    の動作クロック供給を指示する場合には、ＣＰＵをリセ
    ットするとともにクロックドライバを制御してＣＰＵへ
    のクロック供給を再開し、ＣＰＵに供給される動作クロ
    ックが供給中であり、かつ省電力コマンドがＣＰＵへの
    動作クロック停止を指示する場合にはＣＰＵに割り込み
    信号を発生する事を特徴とするネットワークシステム。
JP9120492A 1997-05-12 1997-05-12 省電力機能を有するネットワークシステム Pending JPH10312370A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9120492A JPH10312370A (ja) 1997-05-12 1997-05-12 省電力機能を有するネットワークシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9120492A JPH10312370A (ja) 1997-05-12 1997-05-12 省電力機能を有するネットワークシステム

Publications (1)

Publication Number Publication Date
JPH10312370A true JPH10312370A (ja) 1998-11-24

Family

ID=14787541

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9120492A Pending JPH10312370A (ja) 1997-05-12 1997-05-12 省電力機能を有するネットワークシステム

Country Status (1)

Country Link
JP (1) JPH10312370A (ja)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187535A (ja) * 1998-12-14 2000-07-04 Internatl Business Mach Corp <Ibm> 低電力モ―ド・コンピュ―タ
JP2000261515A (ja) * 1999-03-10 2000-09-22 Ricoh Co Ltd ネットワークに接続可能な機器
JP2001243166A (ja) * 2000-01-12 2001-09-07 Internatl Business Mach Corp <Ibm> 高速２地点間シリアル・バスを使用するシンプル・エンクロージャ・サービス（ｓＥＳ）
WO2005008460A1 (en) * 2003-03-31 2005-01-27 Intel Corporation (A Delaware Corporation) Method and apparatus for programming a functionality of an integrated circuit (ic)
JP2007534232A (ja) * 2004-03-17 2007-11-22 クゥアルコム・インコーポレイテッド 高速データレートインタフェース装置及び方法
US7461278B2 (en) 1999-03-12 2008-12-02 Fujitsu Limited Power control of remote apparatus via network
US20090059899A1 (en) * 2007-03-13 2009-03-05 Gil Bendelac Optimized packet processing architecture for battery powered mobile communication device
JP2010146546A (ja) * 2008-12-22 2010-07-01 Korea Electronics Telecommun クラスタシステムに対する遠隔電源管理システム及びその方法
JP2010176158A (ja) * 2009-01-27 2010-08-12 Hitachi Ltd 情報処理システムおよびそのｃｐｕクロック周波数制御管理方法
US7966503B2 (en) 2002-09-13 2011-06-21 Fujitsu Limited Gateway card, gateway device, gateway control method, and computer product
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8694663B2 (en) 2001-09-06 2014-04-08 Qualcomm Incorporated System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user
US8694652B2 (en) 2003-10-15 2014-04-08 Qualcomm Incorporated Method, system and computer program for adding a field to a client capability packet sent from a client to a host
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US9344215B2 (en) 2012-10-15 2016-05-17 Marvell World Trade Ltd. Systems and methods for advanced power management for optical network terminal systems on chip

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000187535A (ja) * 1998-12-14 2000-07-04 Internatl Business Mach Corp <Ibm> 低電力モ―ド・コンピュ―タ
JP2000261515A (ja) * 1999-03-10 2000-09-22 Ricoh Co Ltd ネットワークに接続可能な機器
US7461278B2 (en) 1999-03-12 2008-12-02 Fujitsu Limited Power control of remote apparatus via network
JP2001243166A (ja) * 2000-01-12 2001-09-07 Internatl Business Mach Corp <Ibm> 高速２地点間シリアル・バスを使用するシンプル・エンクロージャ・サービス（ｓＥＳ）
US8694663B2 (en) 2001-09-06 2014-04-08 Qualcomm Incorporated System for transferring digital data at a high rate between a host and a client over a communication path for presentation to a user
US7966503B2 (en) 2002-09-13 2011-06-21 Fujitsu Limited Gateway card, gateway device, gateway control method, and computer product
CN100412748C (zh) * 2003-03-31 2008-08-20 英特尔公司 对集成电路的功能性编程的方法及设备
US7324450B2 (en) 2003-03-31 2008-01-29 Intel Corporation Method and apparatus for programming a functionality of an integrated circuit (IC)
WO2005008460A1 (en) * 2003-03-31 2005-01-27 Intel Corporation (A Delaware Corporation) Method and apparatus for programming a functionality of an integrated circuit (ic)
US8694652B2 (en) 2003-10-15 2014-04-08 Qualcomm Incorporated Method, system and computer program for adding a field to a client capability packet sent from a client to a host
JP2007534232A (ja) * 2004-03-17 2007-11-22 クゥアルコム・インコーポレイテッド 高速データレートインタフェース装置及び方法
US8692838B2 (en) 2004-11-24 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8873584B2 (en) 2004-11-24 2014-10-28 Qualcomm Incorporated Digital data interface device
US8692839B2 (en) 2005-11-23 2014-04-08 Qualcomm Incorporated Methods and systems for updating a buffer
US8493966B2 (en) * 2007-03-13 2013-07-23 Marvell International Ltd. Optimized packet processing architecture for battery powered mobile communication device
US20090059899A1 (en) * 2007-03-13 2009-03-05 Gil Bendelac Optimized packet processing architecture for battery powered mobile communication device
US8495393B2 (en) 2008-12-22 2013-07-23 Electronics And Telecommunications Research Institute Remote power management system and method for cluster system
JP2010146546A (ja) * 2008-12-22 2010-07-01 Korea Electronics Telecommun クラスタシステムに対する遠隔電源管理システム及びその方法
JP2010176158A (ja) * 2009-01-27 2010-08-12 Hitachi Ltd 情報処理システムおよびそのｃｐｕクロック周波数制御管理方法
US9344215B2 (en) 2012-10-15 2016-05-17 Marvell World Trade Ltd. Systems and methods for advanced power management for optical network terminal systems on chip

Similar Documents

Publication Publication Date Title
US7844788B2 (en) Mirroring system memory in non-volatile random access memory (NVRAM) for fast power on/off cycling
JPH10312370A (ja) 省電力機能を有するネットワークシステム
US5630148A (en) Dynamic processor performance and power management in a computer system
US8233000B1 (en) System and method for switching between graphical processing units
US20050289369A1 (en) System and method of real-time power management
US20060023633A1 (en) Method and apparatus for managing power consumption relating to a differential serial communication link
US8259119B1 (en) System and method for switching between graphical processing units
JP5704904B2 (ja) データ処理装置、データ処理装置の制御方法及びプログラム
CN111512266A (zh) 用于低功率状态转换的握手协议的系统、装置和方法
WO1999017187A1 (en) Method and apparatus for power management
WO2000007089A1 (en) Method and apparatus for stopping a bus clock while there are no activities present on a bus
JP3552213B2 (ja) Ｓｄメモリカードホストコントローラ及びクロック制御方法
US7779195B2 (en) Communication control apparatus for common bus connection devices
JPH0991254A (ja) 消費電力低減制御システム及びその方法
US9565049B2 (en) Communication apparatus, communication method, and computer product for sharing data
JP2001257688A (ja) ネットワーク装置
JP3290868B2 (ja) 表示制御装置
JP2004153742A (ja) ネットワーク機器及びネットワークシステム
JPH06282362A (ja) 情報処理装置のデバイス駆動制御方法
JP3635573B2 (ja) ネットワーク機器及びネットワークシステム
JPH11110363A (ja) マルチプロセッサシステム
JP2012038156A (ja) ネットワーク装置、ネットワーク装置の省電力方法、及びプログラム
JP4038224B2 (ja) 省電力化阻害要因特定システム、情報処理装置、省電力化阻害要因特定方法、プログラム、及び記録媒体
JP2004153738A (ja) ネットワーク機器及びネットワークシステム
JPH0883133A (ja) コンピュータシステム及びそのクロック制御方法