JPH06282362A - 情報処理装置のデバイス駆動制御方法 - Google Patents

Abstract

(57)【要約】 【目的】 システムのスループット低下を招くことなく
消費電力の節約を図ることができるデバイス駆動制御方
法を得る。 【構成】 アドレスバス１１には、ＨＤＤ２２等の入出
力デバイスの他に、パワー制御部３１が接続される。パ
ワー制御部３１は、デバイスにアクセスする際、アドレ
スバス１１上に現れたＲＯＭ１５のメモリアドレス値
と、予め設定されたアドレス値（ＲＯＭ１５のＢＩＯＳ
プログラムに記述された各デバイス用アクセスプログラ
ム領域のアドレス）とを比較し、その比較結果に応じ、
パワー制御信号３３により、電源制御回路３２から各デ
バイスへの電源ライン３５−１〜３５−４をオンオフ制
御する。例えば、ＨＤＤ２２へのアクセスの場合、ＢＩ
ＯＳプログラムのうちのＨＤＤアクセスプログラム領域
の先頭アドレスがリードされた時点でＨＤＤ２２が起動
され、実際のリード／ライトコマンドが出力されるまで
の間にモータ回転の安定化等が行われ、従来より待ち時
間が低減する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はノート型パーソナルコン
ピュータ等の情報処理装置に係わり、特に消費電力の節
約のため構成デバイスの電源を適宜遮断する機構を有す
るシステムにおけるデバイスの駆動制御方法に関する。

【０００２】

【従来の技術】近年の省エネルギー化の流れに従い、各
種電子機器においても消費電力の低減化が求められてい
る。特に、例えばノート型パーソナルコンピュータ（以
下、ノートパソコンという）のようにバッテリで駆動さ
れることが多い情報処理装置においては、その要求は強
く、従来から消費電力低減のための様々な改良がなされ
てきた。

【０００３】その１つとして、装置を構成するデバイス
のうち、例えば中央処理装置（以下、ＣＰＵという）か
ら長期間アクセスされていないものについては電源供給
を遮断し、必要なとき（すなわち、アクセスが行われた
とき）だけ電源を供給して駆動するという方法が採られ
ている。このような制御の対象となるデバイスとして
は、例えばフロッピィディスク装置、ハードディスク装
置、プリンタ入出力回路、あるいはシリアル通信入出力
回路等がある。

【０００４】ここでは、例えばハードディスク装置（以
下、ＨＤＤという）を例に取って従来の制御方法を説明
する。一般に、各デバイスを制御するためのプログラム
は、いわゆるＢＩＯＳ(Basic Input/Output System) と
呼ばれる基本入出力制御プログラムに格納され、アプリ
ケーションプログラムの実行中にＨＤＤへのアクセス要
求が生じた場合には、ＣＰＵがＢＩＯＳプログラム中の
対応するアドレスからＨＤＤへのアクセスプログラムを
読み出し、これを実行するようになっている。このと
き、システムのアドレスバスは入出力（Ｉ／Ｏ）アドレ
スを出力するための状態となり、このアドレスバス上に
アクセス対象デバイスであるＨＤＤのＩ／Ｏアドレスが
出力される。

【０００５】そして、このアドレスバスを監視し、例え
ば設定時間が経過するまでアドレスバス上にＨＤＤを示
すＩ／Ｏアドレスが送出されなかった場合には、当該デ
バイスの電源を遮断する、という制御を行う。

【０００６】一方、ＨＤＤが停止状態となっている場合
において、アドレスバス上にＨＤＤを示すＩ／Ｏアドレ
スが送出された場合には、ＨＤＤの電源を投入し起動さ
せる、という制御を行う。

【０００７】このように、従来の方法では、アドレスバ
ス上に送出されたＩ／Ｏアドレスを読み取り、このＩ／
Ｏアドレスに対応したデバイスを起動するようになって
いた。

【０００８】

【発明が解決しようとする課題】しかしながら、従来の
方法では、アドレスバス上のＩ／Ｏアドレスを読み取っ
てから該当デバイスを起動するため、例えばハードディ
スク装置のように起動に時間のかかるデバイスの場合
は、これが安定状態となるまでシステムが待たされ、シ
ステムのスループットが低下することとなる。

【０００９】その対策として、上記したデバイス電源遮
断までの設定時間を長くする方法があるが、この場合に
はシステムスループットの低下は回避できるものの、消
費電力の節約効果が低下してしまうという問題があっ
た。

【００１０】この発明は、係る課題を解決するためにな
されたもので、システムのスループット低下を招くこと
なく消費電力の節約を図ることができる情報処理装置の
デバイス駆動制御方法を得ることを目的とする。

【００１１】

【課題を解決するための手段】請求項１記載の発明に係
る情報処理装置のデバイス駆動制御方法は、装置の構成
要素である各種デバイスのうちアクセスが行われていな
いデバイスへの電源を遮断する機構を有する情報処理装
置において、システムの基本入出力制御プログラムのア
ドレス空間のうち、前記各種デバイスを制御するための
デバイス制御用プログラム領域を示すアドレス値を保持
するステップと、アドレスバスを監視して、該アドレス
バス上に現れた前記基本入出力制御プログラムの読み出
しアドレス値と前記保持されたアドレス値とを比較する
ステップと、前記基本入出力制御プログラムのうちの前
記デバイス制御用プログラム領域の先頭アドレスが前記
アドレスバス上に現れたとき、当該デバイス制御用プロ
グラム領域の制御対象であるデバイスを起動するステッ
プと、を含むことを特徴とするものである。

【００１２】請求項２記載の発明に係る情報処理装置の
デバイス駆動制御方法は、請求項１において、前記基本
入出力制御プログラム中に、一のデバイスを制御するた
めのデバイス制御用プログラム領域が複数個存在する場
合には、これらの複数のデバイス制御用プログラム領域
を示すアドレス値をそれぞれ保持するとともに、前記ア
ドレスバス上に現れる基本入出力制御プログラムのアド
レス値と前記保持された複数組のアドレス値との比較処
理を並列に行うようにしたことを特徴とするものであ
る。

【００１３】

【作用】請求項１記載の発明に係る情報処理装置のデバ
イス駆動制御方法では、基本入出力制御プログラムのう
ちの該当するデバイス制御用プログラム領域の先頭アド
レスがアドレスバス上に現れたとき、そのデバイス制御
用プログラム領域の制御対象となっているデバイスが起
動される。

【００１４】請求項２記載の発明に係る情報処理装置の
デバイス駆動制御方法では、基本入出力制御プログラム
中に、ある１つのデバイスを制御するためのデバイス制
御用プログラム領域が複数個存在する場合には、アドレ
スバス上に現れる基本入出力制御プログラムのアドレス
値と、複数個のデバイス制御用プログラム領域を示すア
ドレス値との比較処理が並列に行われ、いずれかの領域
の先頭アドレス検出を条件に当該デバイスが起動され
る。

【００１５】

【実施例】以下図面に基づき、本発明を詳細に説明す
る。

【００１６】図１は本発明の一実施例におけるデバイス
駆動制御方法を適用したノートパソコンの概略構成を表
わしたものである。この装置には、アドレスバス１１と
データバス１２とが設けられ、それぞれ以下の各デバイ
ス間を接続している。

【００１７】(i) ＣＰＵ１４ ：この装置全体の制御や
各種演算を行う。

【００１８】(ii)ＲＯＭ１５ ：読み出し専用メモリで
あって、以下の各デバイスのアクセス制御プログラムを
含むＢＩＯＳプログラム（基本入出力制御プログラム）
が格納されている。

【００１９】(iii) ＲＡＭ１６ ：システム起動時にハ
ードディスク装置２２からＯＳ（オペレーティングシス
テム）をロードして格納し、あるいはアプリケーション
プログラムやシステムに必要な各種制御データ等を格納
するためのランダム・アクセス・メモリである。

【００２０】(iv)ＨＤＤ（ハードディスクドライブ）２
２ ：ＨＤＣ（ハードディスクコントローラ）２１を介
して接続された外部記憶装置であって、ＯＳや各種のア
プリケーションプログラム、あるいは各種のデータベー
ス等を格納する。

【００２１】(v) ＦＤＤ（フロッピィディスクドライ
ブ）２４ ：ＦＤＣ（フロッピィディスクコントロー
ラ）２３を介して接続された外部記憶装置であって、フ
ロッピィディスク媒体により各種プログラムやデータの
供給を可能とする装置である。

【００２２】(vi)シリアルポート２５ ：シリアル回線
２６とのインタフェースを行う入出力ポートである。

【００２３】(vii) プリンタポート２７ ：外部のプリ
ンタ２８とのインタフェースを行う入出力ポートであ
る。

【００２４】この装置には、以上の各デバイスのほかに
パワー制御部３１が設けられ、アドレスバス１１とデー
タバス１２に接続されている。このパワー制御部３１
は、アドレスバス１１を監視し、ここに現れたメモリア
ドレスの値と予め設定された所定のアドレス値（ここで
は、ＲＯＭ１５のＢＩＯＳプログラムに記述された上記
(iv)〜(vii) の各デバイスへのアクセスプログラム領域
のアドレス）とを比較する。そして、この比較結果に応
じ、パワー制御信号３３により電源回路３２を制御し、
上記(iv)〜(vii) の各デバイスへの電源ライン３５−１
〜３５−４をオンまたはオフさせるようになっている。

【００２５】図２は、図１のパワー制御部３１、電源制
御回路３２、及びＨＤＤ２２を詳細に表したものであ
る。この図に示すように、パワー制御部３１には、それ
ぞれＨＤＤ２２、ＦＤＤ２４、シリアルポート２５、及
びプリンタポート２７への電源供給制御を行うためのＨ
Ｄ用パワー制御部３６、ＦＤ用パワー制御部３７、シリ
アルポート用パワー制御部３８、及びプリンタポート用
パワー制御部３９が備えられている。これらの各パワー
制御部は、それぞれアドレスバス１１、データバス１
２、及び制御バス１３に接続され、アドレスバス１１の
状態に応じてパワー制御信号３３（３３−１〜３３−
４）を出力するようになっている。これらの各パワー制
御信号はそれぞれ、電源制御回路３２内のパワースイッ
チングトランジスタのゲートに印加され、電源ライン４
４から各デバイスへの電源供給をオンオフする。例え
ば、ＨＤ用パワー制御部３６からのパワー制御信号３３
−１は、トランジスタ４１のゲートに印加され、ＨＤＤ
２２のモータ４３の電源ライン３５−１のオンオフを制
御する。なお、この図でＨＤＤ２２の制御回路４２につ
いては、常時電源供給することとしているが、モータ４
３と同時にオンオフするようにしてもよい。なお、本図
の電源制御回路３２で、ＨＤＤ２２用のトランジスタ以
外の部分については図示を省略してある。

【００２６】図３は、図２におけるＨＤ用パワー制御部
３６の内部構成をより詳細に表したものである。このＨ
Ｄ用パワー制御部３６には、複数のアドレスレジスタ５
１−１〜５１−ｎ、これらのアドレスレジスタにそれぞ
れ対応する比較器５２−１〜５２−ｎ、及びこれらの比
較器の各出力を入力とするｎ入力オア回路５３が備えら
れている。アドレスレジスタ５１−１〜５１−ｎには、
それぞれ、ＲＯＭ１５のＢＩＯＳプログラム中のＨＤＤ
２２へのアクセスに係わるプログラム領域のアドレス値
が格納されるようになっている。これらのアドレス値
は、システム起動時にＢＩＯＳプログラムによりデータ
バス１２を介して書き込まれるものである。なお、ＦＤ
用パワー制御部３７、シリアルポート用パワー制御部３
８、及びプリンタポート用パワー制御部３９について
も、図３と同様の構成となっている。

【００２７】次に、このアドレスレジスタに格納される
アドレス値について図４とともに説明する。

【００２８】図４は、ＲＯＭ１５のＢＩＯＳプログラム
の内容を表したものである。この図に示すように、例え
ば、ＨＤＤ２２へのアクセス制御を内容とするプログラ
ム領域として３つの領域Ｈ１、Ｈ２、Ｈ３が存在してい
るものとすると、これらの各領域の先頭アドレスと最終
アドレスとは、それぞれ対になって図３の各アドレスレ
ジスタに格納される。例えば、領域Ｈ１の先頭アドレス
Ｓ１と最終アドレスＥ１がアドレスレジスタ５１−１に
格納され、領域Ｈ２の先頭アドレスＳ２と最終アドレス
Ｅ２がアドレスレジスタ５１−２に格納される、等々で
ある。なお、領域Ｆ１、Ｆ２はＦＤＤ２４へのアクセス
制御を内容とするプログラム領域、Ｓ１、Ｓ２はシリア
ルポートへのアクセス制御を内容とするプログラム領
域、Ｐ１、Ｐ２はプリンタポートへのアクセス制御を内
容とするプログラム領域であり、これらの各領域の先頭
アドレスと最終アドレスが、ＨＤ用パワー制御部３６の
場合と同様に、それぞれＦＤ用パワー制御部３７、シリ
アルポート用パワー制御部３８、及びプリンタポート用
パワー制御部３９内のアドレスレジスタ（図示せず）に
書き込まれるようになっている。

【００２９】図５は、例えばＨＤＤへのアクセスための
プログラム領域Ｈ１の内容を表したものである。この領
域は、先頭アドレスＳ１から最終アドレスＥ１までのア
ドレス空間を占有するプログラムルーチンであり、(1)
〜(7) までの７つのステップから構成されている。各ス
テップの内容については後述する。

【００３０】さて、再び図２について説明する。比較器
５２−１〜５２−ｎはそれぞれ、制御信号１３がメモリ
リード状態となっているときのアドレスバス１１上のア
ドレスデータと、対応するアドレスレジスタのアドレス
値とを比較することによって、これらのプログラム領域
のリードが行われたか否かを判断する。そして、その比
較結果に応じて、“Ｈ”または“Ｌ”レベルの比較結果
信号５４−１〜５４−ｎを各々出力する。これらの比較
器は並行して動作可能であり、従って、ＢＩＯＳプログ
ラム中に、ある１つのデバイスに関するアクセスプログ
ラム領域が複数存在する場合であっても、これらのプロ
グラム領域のアドレスからリードが行われたか否かの判
断を迅速に行うことができる。

【００３１】以上のような構成のノートパソコンにおけ
るデバイス駆動制御方法を図６とともに説明する。な
お、この図は、ＨＤＤ２２へのアクセスが行われた場合
を想定し、ＣＰＵ１４とＨＤ用パワー制御部３６の比較
器５２−１の動作を並記したものである。ここでは、Ｈ
ＤＤ２２が当初停止状態にあるものとする。

【００３２】ＣＰＵ１４は、ＲＡＭ１６上のアプリケー
ションプログラムを１ステップずつリード（読出）し
（図６：ステップＳ１０１）、その内容に応じた処理を
行う。このリード内容が例えばＨＤＤ２２へのアクセス
要求を示していたときには（ステップＳ１０２；Ｙ）、
制御バス１３にメモリリード信号を出力するとともに
（ステップＳ１０３）、ＲＯＭ１５のＢＩＯＳプログラ
ム上の該当領域Ｈ１の先頭アドレスＳ１をアドレスバス
１１上に出力する（ステップＳ１０４）。

【００３３】ＣＰＵ１４は、アドレスバス１１上に出力
されたプログラムアドレスＳ１を見て、ＢＩＯＳプログ
ラムの領域Ｈ１の先頭アドレスＳ１の内容をリードし
（ステップＳ１０５）、その内容を実行する（ステップ
Ｓ１０６）。そして、このような処理を図５に示した各
ステップ(1) 〜(7) について順次行う。

【００３４】すなわち、(1) では、ＨＤＤ２２に対する
コマンドの解析を行い、リードコマンドかライトコマン
ドかを判定する。(2) では、ＨＤＣ２１のコマンドテー
ブルにコマンド名、ヘッド(i) 、シリンダ番号、セクタ
番号等のパラメータをセットする。(3) では、コマンド
のチェックを行い、(4) でコマンドを出力する。(5)で
一定時間待機したのち、(6) でデータを受け取り、ある
いはデータを送出する。そして、(7) でＨＤＤからの応
答を受信する。

【００３５】このようにしてＨＤＤへのアクセスが終了
すると（ステップＳ１０７；Ｙ）、再びアプリケーショ
ンプログラムの処理を続行する（ステップＳ１０１）。

【００３６】一方、ＨＤ用パワー制御部３６の比較器５
２−１は、制御バス１３を監視して、メモリリード信号
が送出されたか否かをチェックする。そして、上記ステ
ップＳ１０３でメモリリード信号が制御バス上に出力さ
れるとこれを検出し（ステップＳ２０１；Ｙ）、上記ス
テップＳ１０４でアドレスバス１１上に出力されたアド
レス値Ａを読み取る（ステップＳ２０２）。

【００３７】このアドレス値ＡがＢＩＯＳプログラムの
領域Ｈ１の先頭アドレスＳ１であったときには（ステッ
プＳ２０３；Ｙ）、ＨＤＤ２２へのアクセスが開始され
ると判断して、比較結果信号５４−１を“Ｈ”とし、こ
の状態をＳ１≦Ａ＜Ｅ１である限り保持する（ステップ
Ｓ２０４）。これにより、ｎ入力オア回路５３から出力
されるパワー制御信号３３−１は“Ｈ”レベルとなり、
ＨＤＤ２２に電源が供給されて起動される。

【００３８】一方、アドレス値ＡがＢＩＯＳプログラム
の領域Ｈ１の最終アドレスＥ１となったときには（ステ
ップＳ２０５；Ｙ）、比較結果信号５４−１を“Ｌ”と
し、この状態をＡ≧Ｅ１である限り保持する（ステップ
Ｓ２０６）。これにより、ｎ入力オア回路５３から出力
されるパワー制御信号３３−１は“Ｌ”レベルとなり、
ＨＤＤ２２への電源が遮断される。

【００３９】以上の処理は、ＨＤ用パワー制御部３６内
の他の比較器５２−２等でも同様に行われる。また、Ｆ
Ｄ用パワー制御部３７、シリアルポート用パワー制御部
３８、及びプリンタポート用パワー制御部３９内の各比
較器（図示せず）においても同様である。

【００４０】このようにして、本実施例では、ＨＤＤ２
２へのアクセスを行う際、ＢＩＯＳプログラムのうち、
ＨＤＤへのアクセス処理を司るプログラム領域の先頭ア
ドレスがリードされた時点（図５のステップ(1) ）でＨ
ＤＤを起動するようにしたため、実際のリードまたはラ
イトコマンドが出力される時点（同図ステップ(4) ）ま
での間にモータ回転の安定化等の準備がなされることと
なり、従来よりもデバイスレディのための待ち時間を減
らすことができる。この辺の事情をさらに詳細に説明す
る。

【００４１】図６のステップＳ１０６では、ステップＳ
１０５でリードした内容により、図７に示すような処理
を行う。すなわち、リードした内容がリードコマンドま
たはライトコマンド等のコマンド出力を示すものである
場合は（図７：ステップＳ３０１）、制御バスにＩ／Ｏ
リード信号またはＩ／Ｏライト信号を出力したうえで
（ステップＳ３０２）、アドレスバス１１上に該当する
Ｉ／Ｏアドレスを出力してＨＤＤ２２を指定し（ステッ
プＳ３０３）、これにより指定されたＨＤＤ２２に対し
てアクセスを行う。しかるに従来においては、ステップ
Ｓ３０３でアドレスバス上にＨＤＤ２２のＩ／Ｏアドレ
スが出力されて初めてＨＤＤ２２を起動するようになっ
ていたため、ＨＤＤの起動後安定状態となるまで、相当
の間待たなければならなかったものである。

【００４２】なお、本実施例では、ＨＤＤの場合を例に
説明したが、他のデバイスについても同様であり、各デ
バイスごとに電源のオンオフ制御が行われることとな
る。

【００４３】特に、例えば上記実施例中のプリンタポー
トやシリアルポートのように、電源投入からデバイスレ
ディ状態までの時間が短いデバイスにあっては、本実施
例のような電源制御方法は有効であり、待ち時間をほぼ
０にすることも可能である。また、本実施例では、デバ
イス起動後、このデバイスへのアクセスが終了した時点
で直ちにそのデバイスへの電源を遮断することとした
が、これに限るものではなく、例えば従来例で述べたよ
うに、アクセスが一定時間行われなかった場合にオフす
るようにしてもよいのはもちろんである。

【００４４】

【発明の効果】以上説明したように、請求項１記載の発
明によれば、基本入出力制御プログラムのうちの該当す
るデバイス制御用プログラム領域の先頭アドレスがアド
レスバス上に現れたとき、そのデバイス制御用プログラ
ム領域の制御対象となっているデバイスを起動すること
としたので、デバイスの起動を早期に行うことができ
る。従って、実際に読出命令や書込命令が出力されるま
での間に、デバイスを使用可能とするための準備を先行
して行うことができ、従来よりも待ち時間を減らすこと
ができる。これにより、システムのスループットを低下
させることなく、デバイス非アクセス時の消費電力を節
約することができるという効果がある。

【００４５】また、請求項２記載の発明によれば、アド
レスバス上に現れる基本入出力制御プログラムのアドレ
ス値と、複数個のデバイス制御用プログラム領域を示す
アドレス値との比較処理を並列に行うこととしたので、
基本入出力制御プログラム中に各デバイスについてのデ
バイス制御用プログラム領域がそれぞれ複数個存在する
場合であっても、比較処理を迅速に行うことができ、い
ずれかのデバイス制御用プログラム領域の先頭アドレス
が検出された時点で直ちに当該デバイスを起動すること
ができ、システムのスループット向上に寄与するという
効果がある。

【図面の簡単な説明】

【図１】本発明におけるデバイス駆動制御方法を適用し
たノート型パーソナルコンピュータの概略構成を示すブ
ロック図である。

【図２】図１におけるパワー制御部、電源回路等を示す
ブロック図である。

【図３】図２におけるＨＤ用パワー制御部を詳細に示す
ブロック図である。

【図４】ＲＯＭに格納されたＢＩＯＳプログラムの内容
を示す説明図である。

【図５】図４におけるプログラム領域Ｈ１の内容を示す
説明図である。

【図６】本発明におけるデバイス駆動制御方法を説明す
るための流れ図である。

【図７】図６におけるステップＳ１０６の内容を説明す
るための流れ図である。

【符号の説明】

１１ アドレスバス １２ データバス １３ 制御バス １４ ＣＰＵ １５ ＲＯＭ １６ ＲＡＭ ２２ ハードディスクドライブ ２４ フロッピーディスクドライブ ２５ シリアルポート ２７ プリンタポート ３１ パワー制御部 ３２ 電源制御回路 ３６ ＨＤ用パワー制御部 ３７ ＦＤ用パワー制御部 ３８ シリアルポート用パワー制御部 ３９ プリンタポート用パワー制御部 ５１−１〜５１−ｎ アドレスレジスタ ５２−１〜５２−ｎ 比較器 ５３ ｎ入力オア回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 装置の構成要素である各種デバイスのう
   ちアクセスが行われていないデバイスへの電源を遮断す
   る機構を有する情報処理装置において、 システムの基本入出力制御プログラムのアドレス空間の
   うち、前記各種デバイスを制御するためのデバイス制御
   用プログラム領域を示すアドレス値を保持するステップ
   と、 アドレスバスを監視して、該アドレスバス上に現れた前
   記基本入出力制御プログラムの読み出しアドレス値と前
   記保持されたアドレス値とを比較するステップと、 前記基本入出力制御プログラムのうちの前記デバイス制
   御用プログラム領域の先頭アドレスが前記アドレスバス
   上に現れたとき、当該デバイス制御用プログラム領域の
   制御対象であるデバイスを起動するステップと、 を含むことを特徴とする情報処理装置のデバイス駆動制
   御方法。
2. 【請求項２】 請求項１において、前記基本入出力制御
   プログラム中に、一のデバイスを制御するためのデバイ
   ス制御用プログラム領域が複数個存在する場合には、こ
   れらの複数のデバイス制御用プログラム領域を示すアド
   レス値をそれぞれ保持するとともに、前記アドレスバス
   上に現れる基本入出力制御プログラムのアドレス値と前
   記保持された複数組のアドレス値との比較処理を並列に
   行うようにしたことを特徴とする情報処理装置のデバイ
   ス駆動制御方法。