JPH08314716A - データ処理装置及びその方法 - Google Patents
データ処理装置及びその方法Info
- Publication number
- JPH08314716A JPH08314716A JP7312964A JP31296495A JPH08314716A JP H08314716 A JPH08314716 A JP H08314716A JP 7312964 A JP7312964 A JP 7312964A JP 31296495 A JP31296495 A JP 31296495A JP H08314716 A JPH08314716 A JP H08314716A
- Authority
- JP
- Japan
- Prior art keywords
- processing unit
- central processing
- signal
- clock
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012545 processing Methods 0.000 title claims abstract description 179
- 238000000034 method Methods 0.000 title abstract description 6
- 230000004044 response Effects 0.000 claims abstract description 20
- 238000013500 data storage Methods 0.000 claims description 20
- 238000004891 communication Methods 0.000 claims description 7
- 238000003672 processing method Methods 0.000 claims description 3
- 230000005764 inhibitory process Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 238000004364 calculation method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000013461 design Methods 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
- Executing Machine-Instructions (AREA)
Abstract
(57)【要約】
【課題】 中央処理装置コアに中央処理装置クロック信
号を供給するのを停止することにより電力消費を節減し
たデータ処理及び方法を提供する。 【解決手段】 停止コントローラ２０が所定のアドレス
に対する書き込み要求に応答して、バス・コントローラ
１８と協力して中央処理装置クロック信号を禁止するバ
ス要求信号ＲＥＱの主張を保持することにより、中央処
理装置コア１４に対する中央処理装置クロック信号ｍｃ
ｌｋ、ｆｃｌｋの供給を停止する。中央処理装置コア１
４はクロック信号の停止モードを無限長の書き込み要求
とみなす。停止モードからの抜け出しは、停止コントロ
ーラ２０が非同期入力信号ＦＩＱ、ＩＲＱ、ＥＶＥＮＴ
１に応答してバス肯定応答信号ＡＣＫを発行し、中央処
理装置クロック信号の禁止を除去することにより行う。
号を供給するのを停止することにより電力消費を節減し
たデータ処理及び方法を提供する。 【解決手段】 停止コントローラ２０が所定のアドレス
に対する書き込み要求に応答して、バス・コントローラ
１８と協力して中央処理装置クロック信号を禁止するバ
ス要求信号ＲＥＱの主張を保持することにより、中央処
理装置コア１４に対する中央処理装置クロック信号ｍｃ
ｌｋ、ｆｃｌｋの供給を停止する。中央処理装置コア１
４はクロック信号の停止モードを無限長の書き込み要求
とみなす。停止モードからの抜け出しは、停止コントロ
ーラ２０が非同期入力信号ＦＩＱ、ＩＲＱ、ＥＶＥＮＴ
１に応答してバス肯定応答信号ＡＣＫを発行し、中央処
理装置クロック信号の禁止を除去することにより行う。
Description
【０００１】
【発明の属する技術分野】本発明は、データ処理システ
ムの分野におけるデータ処理装置及びその方法に関す
る。特に、本発明は、このようなデータ処理システム内
におけるクロック信号の制御に関連したデータ処理装置
及びその方法に関する。
ムの分野におけるデータ処理装置及びその方法に関す
る。特に、本発明は、このようなデータ処理システム内
におけるクロック信号の制御に関連したデータ処理装置
及びその方法に関する。
【０００２】
【従来の技術】データ処理システムは、データ処理装置
の多くの動作を制御し調節しかつ駆動するクロック信号
を備えている。使用するクロック信号の周波数は、与え
られたデータ処理の動作が特定の期間を取るよりも固定
数のクロック・サイクルを取るように制約されることが
あるので、しばしば総合的なシステム・パフォーマンス
における決定要素となる。従って、可能な限り速いクロ
ック信号を使用するのが望ましい。
の多くの動作を制御し調節しかつ駆動するクロック信号
を備えている。使用するクロック信号の周波数は、与え
られたデータ処理の動作が特定の期間を取るよりも固定
数のクロック・サイクルを取るように制約されることが
あるので、しばしば総合的なシステム・パフォーマンス
における決定要素となる。従って、可能な限り速いクロ
ック信号を使用するのが望ましい。
【０００３】速いクロック信号が有する問題は、電力消
費を増大させる結果となることである。物理的に小型の
集積回路内であっても、回路要素及び相互接続ラインは
ある有限の容量を持っており、これらの要素及びライン
がクロック信号の電位を制御することに至るので、かな
りの電流及び必然的な電力消費に帰結する。集積回路内
におけるこのような電力消費の増大は、多くの問題、例
えば回路を破壊する恐れのある加熱をもたらし、克服す
るのに付加的な熱放散対策を必要とする。
費を増大させる結果となることである。物理的に小型の
集積回路内であっても、回路要素及び相互接続ラインは
ある有限の容量を持っており、これらの要素及びライン
がクロック信号の電位を制御することに至るので、かな
りの電流及び必然的な電力消費に帰結する。集積回路内
におけるこのような電力消費の増大は、多くの問題、例
えば回路を破壊する恐れのある加熱をもたらし、克服す
るのに付加的な熱放散対策を必要とする。
【０００４】小型のポータブル装置の分野では、高いク
ロック速度に対する要請と他の考慮との間で特有な衝突
が発生する。これらのために、装置が利用可能なバッテ
リ電力にはしばしばかなりの制約があり、システム・パ
フォーマンスを保持する一方電力消費を低減し得る何ら
かの措置が極めて効果的となる。
ロック速度に対する要請と他の考慮との間で特有な衝突
が発生する。これらのために、装置が利用可能なバッテ
リ電力にはしばしばかなりの制約があり、システム・パ
フォーマンスを保持する一方電力消費を低減し得る何ら
かの措置が極めて効果的となる。
【０００５】以上の観点から、特定の集積回路は、かな
りのデータ処理活動を必要とするときに用いる高いクロ
ック速度と、所要のデータ処理量が低いとき、例えばそ
のシステムがユーザ入力のような他からの入力を待機す
るときに用いる遥かに低いクロック速度との間で、クロ
ック速度を選択できるようにしたポータブル・コンピュ
ータで用いるように設計されていた。
りのデータ処理活動を必要とするときに用いる高いクロ
ック速度と、所要のデータ処理量が低いとき、例えばそ
のシステムがユーザ入力のような他からの入力を待機す
るときに用いる遥かに低いクロック速度との間で、クロ
ック速度を選択できるようにしたポータブル・コンピュ
ータで用いるように設計されていた。
【０００６】選択可能なクロック速度は平均的な電力消
費を低減させるが、更なる低減が効果的である。
費を低減させるが、更なる低減が効果的である。
【０００７】ヨーロッパ特許出願公報ＥＰ−Ａ−０ ５
６２ ８８５号において、中央処理装置に供給されるク
ロック速度をある種の状況において停止可能とするシス
テムを設けることが提案された。提案されたこのシステ
ムでは、中央処理装置はそのクロック速度が通常保持さ
れるが処理は割込が発生するまではそれ以上進行しない
ビジー・ウエイト・ステートとして動作するＨＡＬＴ命
令をその命令セット内に有する。
６２ ８８５号において、中央処理装置に供給されるク
ロック速度をある種の状況において停止可能とするシス
テムを設けることが提案された。提案されたこのシステ
ムでは、中央処理装置はそのクロック速度が通常保持さ
れるが処理は割込が発生するまではそれ以上進行しない
ビジー・ウエイト・ステートとして動作するＨＡＬＴ命
令をその命令セット内に有する。
【０００８】ＥＰ−Ａ−０ ５６２ ８８５号に提案さ
れたシステムは、このようなＨＡＬＴ命令の発生を検出
し、かつ回路の複数の部分に対するクロック信号の供給
をディセーブルすることにより応答する付加的な回路を
付加している。従って、これらの部分に対しては、クロ
ックを単純に遅くするよりも停止して、電力消費の節約
を改善させる。
れたシステムは、このようなＨＡＬＴ命令の発生を検出
し、かつ回路の複数の部分に対するクロック信号の供給
をディセーブルすることにより応答する付加的な回路を
付加している。従って、これらの部分に対しては、クロ
ックを単純に遅くするよりも停止して、電力消費の節約
を改善させる。
【０００９】
【発明が解決しようとする課題】提案されたＥＰ−Ａ−
０ ５６２ ８８５号のシステムは多くの欠点から免れ
得ない。ＥＰ−Ａ−０ ５６２ ８８５号に提案された
システムは、中央処理装置の命令セット内にＨＡＬＴ命
令が存在することを想定している。このようなコマンド
を設けることは、複雑な命令セット計算（ＣＩＳＣ）環
境で動作するときは問題とならないが、縮小命令セット
計算（ＲＩＳＣ）環境で動作するときは命令セットの総
合的な大きさを増加させる欠点がある。
０ ５６２ ８８５号のシステムは多くの欠点から免れ
得ない。ＥＰ−Ａ−０ ５６２ ８８５号に提案された
システムは、中央処理装置の命令セット内にＨＡＬＴ命
令が存在することを想定している。このようなコマンド
を設けることは、複雑な命令セット計算（ＣＩＳＣ）環
境で動作するときは問題とならないが、縮小命令セット
計算（ＲＩＳＣ）環境で動作するときは命令セットの総
合的な大きさを増加させる欠点がある。
【００１０】ＥＰ−Ａ−０ ５６２ ８８５号のシステ
ムの更なる欠点は、割込信号の発生に従ってクロックが
停止したモードから抜け出すことである。割込信号は種
々の割込処理ルーチンに関連しており、これはクロック
信号を再開させるときはこのような例外処理ルーチンを
実行しなければならないという不都合な制約となる。更
に、クロック停止モードを抜け出すために割込が必要と
いうことは、この技術を適用可能にする環境を限定する
ものである。
ムの更なる欠点は、割込信号の発生に従ってクロックが
停止したモードから抜け出すことである。割込信号は種
々の割込処理ルーチンに関連しており、これはクロック
信号を再開させるときはこのような例外処理ルーチンを
実行しなければならないという不都合な制約となる。更
に、クロック停止モードを抜け出すために割込が必要と
いうことは、この技術を適用可能にする環境を限定する
ものである。
【００１１】
【課題を解決するための手段】本発明の目的は、前述の
欠点に対処するものである。
欠点に対処するものである。
【００１２】本発明は、第１の観点から見て、データを
処理するデータ処理装置を提供するものであって、この
データ処理装置は、（ｉ）プログラム命令に応答してデ
ータ処理を実行する、中央処理装置クロック信号により
駆動される中央処理装置コアと、（ｉｉ）前記中央処理
装置コアに接続されて非同期入力信号を受け取る非同期
信号入力と、（ｉｉｉ）前記中央処理装置コア、データ
記憶手段、及び全てが信号バスに接続された１又はそれ
以上の更なる回路の間で信号を転送する前記信号バス
と、（ｉｖ）前記中央処理装置、前記データ記憶手段及
び前記１又はそれ以上の更なる回路により前記信号バス
に対するアクセスを制御し、かつ前記中央処理装置コア
に前記中央処理装置クロック信号を供給するバス・コン
トローラと、前記データ記憶手段における所定のアドレ
スに対する前記中央処理装置コアからのプログラム命令
開始書き込み要求に応答して、前記バス・コントローラ
が前記中央処理装置クロック信号により前記中央処理装
置コアの駆動を停止させる一方前記データ記憶手段、及
び前記１又はそれ以上の更なる回路が前記信号バスを介
して通信を継続できるように、前記バス・コントローラ
に要求信号を発行するクロック停止手段と、（ｖ）前記
非同期信号入力に印加された非同期入力信号に応答し
て、前記バス・コントローラが前記中央処理装置クロッ
ク信号により前記中央処理装置コアの駆動を再開させる
ように、前記バス・コントローラに肯定応答信号を発行
するクロック再開手段と、を備えている。
処理するデータ処理装置を提供するものであって、この
データ処理装置は、（ｉ）プログラム命令に応答してデ
ータ処理を実行する、中央処理装置クロック信号により
駆動される中央処理装置コアと、（ｉｉ）前記中央処理
装置コアに接続されて非同期入力信号を受け取る非同期
信号入力と、（ｉｉｉ）前記中央処理装置コア、データ
記憶手段、及び全てが信号バスに接続された１又はそれ
以上の更なる回路の間で信号を転送する前記信号バス
と、（ｉｖ）前記中央処理装置、前記データ記憶手段及
び前記１又はそれ以上の更なる回路により前記信号バス
に対するアクセスを制御し、かつ前記中央処理装置コア
に前記中央処理装置クロック信号を供給するバス・コン
トローラと、前記データ記憶手段における所定のアドレ
スに対する前記中央処理装置コアからのプログラム命令
開始書き込み要求に応答して、前記バス・コントローラ
が前記中央処理装置クロック信号により前記中央処理装
置コアの駆動を停止させる一方前記データ記憶手段、及
び前記１又はそれ以上の更なる回路が前記信号バスを介
して通信を継続できるように、前記バス・コントローラ
に要求信号を発行するクロック停止手段と、（ｖ）前記
非同期信号入力に印加された非同期入力信号に応答し
て、前記バス・コントローラが前記中央処理装置クロッ
ク信号により前記中央処理装置コアの駆動を再開させる
ように、前記バス・コントローラに肯定応答信号を発行
するクロック再開手段と、を備えている。
【００１３】本発明は、命令空間内の既存の命令を用い
て、前記中央処理装置クロック信号の停止をトリガさせ
る一方単純に割込信号以外の非同期入力信号が前記中央
処理装置クロック信号の再開をトリガできるようにする
ことにより、前述の問題を解決する。更に、前記中央処
理装置クロック信号の停止中に、他の回路ブロックは適
当に信号バスを介して通信し続けてもよい。
て、前記中央処理装置クロック信号の停止をトリガさせ
る一方単純に割込信号以外の非同期入力信号が前記中央
処理装置クロック信号の再開をトリガできるようにする
ことにより、前述の問題を解決する。更に、前記中央処
理装置クロック信号の停止中に、他の回路ブロックは適
当に信号バスを介して通信し続けてもよい。
【００１４】本発明の付加的な特徴は、バス・コントロ
ーラの既存の構造及び機能を用い、前記中央処理装置コ
アが前記所定のアドレスに書き込むときは、前記クロッ
ク停止手段が前記バス・コントローラに書き込み要求信
号を発行して、前記バス・コントローラが前記中央処理
装置クロック信号を停止させ、その後に書き込み肯定応
答信号を待機して前記中央処理装置クロック信号を再開
するようにすることにより、本発明に従ったオペレーシ
ョンを提供するものである。
ーラの既存の構造及び機能を用い、前記中央処理装置コ
アが前記所定のアドレスに書き込むときは、前記クロッ
ク停止手段が前記バス・コントローラに書き込み要求信
号を発行して、前記バス・コントローラが前記中央処理
装置クロック信号を停止させ、その後に書き込み肯定応
答信号を待機して前記中央処理装置クロック信号を再開
するようにすることにより、本発明に従ったオペレーシ
ョンを提供するものである。
【００１５】本発明の好ましい実施の形態においては、
前記データ記憶手段は、ビデオ・データ・メモリを含
み、かつ前記１又はそれ以上の更なる回路はビデオ・ド
ライバ回路を含み、前記中央処理装置クロック信号によ
る前記中央処理装置コアの駆動を停止している間に、ビ
デオ・ドライバ回路が前記ビデオ・データ・メモリをア
クセスしかつリフレッシュできるようにする。
前記データ記憶手段は、ビデオ・データ・メモリを含
み、かつ前記１又はそれ以上の更なる回路はビデオ・ド
ライバ回路を含み、前記中央処理装置クロック信号によ
る前記中央処理装置コアの駆動を停止している間に、ビ
デオ・ドライバ回路が前記ビデオ・データ・メモリをア
クセスしかつリフレッシュできるようにする。
【００１６】前記ビデオ・ドライバ回路が前記ビデオ・
データ・メモリをアクセスし続ける能力は、スクリーン
表示と前記ビデオ・データ・メモリとをリフレッシュ可
能にさせるので、特に効果的である。このようにして、
前記スクリーン表示は、中央処理装置クロックの停止に
もかかわらず、変更されないままとすることができ、か
つユーザは本発明の省電力機能が動作状態にあることを
認識することはない。
データ・メモリをアクセスし続ける能力は、スクリーン
表示と前記ビデオ・データ・メモリとをリフレッシュ可
能にさせるので、特に効果的である。このようにして、
前記スクリーン表示は、中央処理装置クロックの停止に
もかかわらず、変更されないままとすることができ、か
つユーザは本発明の省電力機能が動作状態にあることを
認識することはない。
【００１７】非同期入力信号が異なる多くの形式を取り
得ることは、理解されるであろう。しかし、好ましい実
施の形態では、ユーザ入力に応答して前記中央処理装置
クロック信号により前記中央処理装置コアの駆動を再開
させるように、前記非同期信号入力に非同期入力信号を
発生するユーザ入力インタフェース回路が備えられてい
る。
得ることは、理解されるであろう。しかし、好ましい実
施の形態では、ユーザ入力に応答して前記中央処理装置
クロック信号により前記中央処理装置コアの駆動を再開
させるように、前記非同期信号入力に非同期入力信号を
発生するユーザ入力インタフェース回路が備えられてい
る。
【００１８】中央処理装置コアが次のユーザ入力を待機
している間に、中央処理装置コアが実行すべきデータ処
理がほとんどない場合がしばしばある。従って、次のユ
ーザ入力信号を待機している間に中央処理装置クロック
を停止することは、極めて効果的である。
している間に、中央処理装置コアが実行すべきデータ処
理がほとんどない場合がしばしばある。従って、次のユ
ーザ入力信号を待機している間に中央処理装置クロック
を停止することは、極めて効果的である。
【００１９】本発明の好ましい実施の形態において、前
記ユーザ入力インタフェース回路はキーボード・インタ
フェース回路を含み、かつ前記中央処理装置コア及び前
記バス・コントローラは、前記キーボード・インタフェ
ース回路に対するキーボード入力信号を待機する間は、
前記中央処理装置クロックを停止させるように相互的に
動作する。
記ユーザ入力インタフェース回路はキーボード・インタ
フェース回路を含み、かつ前記中央処理装置コア及び前
記バス・コントローラは、前記キーボード・インタフェ
ース回路に対するキーボード入力信号を待機する間は、
前記中央処理装置クロックを停止させるように相互的に
動作する。
【００２０】本発明により得られる省電力、及び停止モ
ードに入ること及び抜け出すことが可能な方法は、省電
力対策として個々のキー・ストローク間で前記中央処理
装置コアを停止可能にさせる。
ードに入ること及び抜け出すことが可能な方法は、省電
力対策として個々のキー・ストローク間で前記中央処理
装置コアを停止可能にさせる。
【００２１】前記中央処理装置コアに対するクロック信
号を停止させている間はかなりの量の電力を節約する
が、更に前記中央処理装置クロック信号を停止させると
きは前記クロック停止手段が１又はそれ以上の前記更な
る回路を駆動する更なる回路クロック信号を停止させ、
また前記中央処理装置クロック信号を再開させるときは
前記クロック再開手段が前記更なる回路クロック信号を
再開させる好ましい実施の形態により、更なる電力を節
約することができる。
号を停止させている間はかなりの量の電力を節約する
が、更に前記中央処理装置クロック信号を停止させると
きは前記クロック停止手段が１又はそれ以上の前記更な
る回路を駆動する更なる回路クロック信号を停止させ、
また前記中央処理装置クロック信号を再開させるときは
前記クロック再開手段が前記更なる回路クロック信号を
再開させる好ましい実施の形態により、更なる電力を節
約することができる。
【００２２】以前提案された前述のシステムに対して、
本発明の好ましい実施の形態は、前記クロック停止手段
が前記所定のアドレスに書き込まれたデータ値に従って
前記更なる回路クロック信号を選択的に停止させること
により、前記クロック信号の制御において付加される程
度の複雑さは許容される。
本発明の好ましい実施の形態は、前記クロック停止手段
が前記所定のアドレスに書き込まれたデータ値に従って
前記更なる回路クロック信号を選択的に停止させること
により、前記クロック信号の制御において付加される程
度の複雑さは許容される。
【００２３】本発明は一型式のみの非同期入力信号を有
するシステムに用いることができるが、このシステム
は、中央処理装置クロック信号を再開するために使用可
能な複数の非同期入力信号を有することが好ましい。
するシステムに用いることができるが、このシステム
は、中央処理装置クロック信号を再開するために使用可
能な複数の非同期入力信号を有することが好ましい。
【００２４】例えばユーザ入力を期待する間に前記中央
処理装置クロック信号を停止するときは、システムは割
込に対して応答する状態のままにすることが重要であ
る。従って、本発明の好ましい実施の形態は、更に、前
記中央処理装置コアに接続されて割込信号を受け取る１
又はそれ以上の割込信号入力を備え、前記クロック再開
手段は受け取った割込信号に応答して前記中央処理装置
クロック信号を再開させ、かつ前記中央処理装置コアは
受け取った割込信号に応答して割込処理ルーチンを起動
させる。
処理装置クロック信号を停止するときは、システムは割
込に対して応答する状態のままにすることが重要であ
る。従って、本発明の好ましい実施の形態は、更に、前
記中央処理装置コアに接続されて割込信号を受け取る１
又はそれ以上の割込信号入力を備え、前記クロック再開
手段は受け取った割込信号に応答して前記中央処理装置
クロック信号を再開させ、かつ前記中央処理装置コアは
受け取った割込信号に応答して割込処理ルーチンを起動
させる。
【００２５】本発明のある種の回路素子は別個的に製作
されてもよいが、前記中央処理装置コア、前記バス・コ
ントローラ、前記クロック停止手段及び前記クロック再
開手段は中央処理装置集積回路として形成されることが
好ましい。
されてもよいが、前記中央処理装置コア、前記バス・コ
ントローラ、前記クロック停止手段及び前記クロック再
開手段は中央処理装置集積回路として形成されることが
好ましい。
【００２６】データ記憶手段（例えば、前記アドレス空
間の一部に対応する装置）は異なる多くの形式、例えば
ＤＲＡＭ、ＳＲＡＭ、ＶＲＡＭ、．．．を取り得ること
が理解される。しかし、前記データ記憶手段内の所定の
アドレスに関連した特定の特性のために、前記データ記
憶手段はデータ・レジスタを含みかつ前記所定のアドレ
スは前記データ・レジスタに対応することが好ましい。
間の一部に対応する装置）は異なる多くの形式、例えば
ＤＲＡＭ、ＳＲＡＭ、ＶＲＡＭ、．．．を取り得ること
が理解される。しかし、前記データ記憶手段内の所定の
アドレスに関連した特定の特性のために、前記データ記
憶手段はデータ・レジスタを含みかつ前記所定のアドレ
スは前記データ・レジスタに対応することが好ましい。
【００２７】前記データ記憶手段はシステムのフル・メ
モリ・アドレス空間として考えることができるが、これ
は通常更に分割されることを理解すべきである。本発明
の好ましい実施の形態において、前記データ記憶手段は
ランダム・アクセス・メモリを含み、前記ランダム・ア
クセス・メモリは前記中央処理装置コア、前記バス・コ
ントローラ、前記クロック停止手段及び前記クロック再
開手段に接続されたランダム・アクセス・メモリ集積回
路として形成されている。
モリ・アドレス空間として考えることができるが、これ
は通常更に分割されることを理解すべきである。本発明
の好ましい実施の形態において、前記データ記憶手段は
ランダム・アクセス・メモリを含み、前記ランダム・ア
クセス・メモリは前記中央処理装置コア、前記バス・コ
ントローラ、前記クロック停止手段及び前記クロック再
開手段に接続されたランダム・アクセス・メモリ集積回
路として形成されている。
【００２８】前述のように、システム内の種々のクロッ
ク信号のうちのいずれを所定のアドレスに書き込まれた
データ値に従って停止させるかを制御する能力は、効果
的である。このことは、特に、前記更なる回路クロック
信号が前記中央処理装置集積回路の外部ピンに供給され
る入出力装置クロック信号であるときに、成立する。
ク信号のうちのいずれを所定のアドレスに書き込まれた
データ値に従って停止させるかを制御する能力は、効果
的である。このことは、特に、前記更なる回路クロック
信号が前記中央処理装置集積回路の外部ピンに供給され
る入出力装置クロック信号であるときに、成立する。
【００２９】オフ・チップ駆動される入出力装置クロッ
ク信号は、このようなオフ・チップ・ラインの比較的に
大きな容量のために、特に多量の電力を消費すると思わ
れる。
ク信号は、このようなオフ・チップ・ラインの比較的に
大きな容量のために、特に多量の電力を消費すると思わ
れる。
【００３０】更なる省電力が望ましいのであれば、好ま
しい実施の形態は、前記中央処理装置コアが、所定のプ
ログラム命令に応答して、通信が前記信号バスを介して
行われないように、クロック信号の発生を停止させる停
止信号を主張させるときに、これを行ってもよい。
しい実施の形態は、前記中央処理装置コアが、所定のプ
ログラム命令に応答して、通信が前記信号バスを介して
行われないように、クロック信号の発生を停止させる停
止信号を主張させるときに、これを行ってもよい。
【００３１】このような停止モードは、前に説明した停
止モードよりも徹底したものであり、通常、ユーザ、例
えば、スクリーン・リフレッシュがない、又は当該シス
テムを完全な動作状態に復帰させるのに時間が更に長く
なるということに対して顕著な効果がある。
止モードよりも徹底したものであり、通常、ユーザ、例
えば、スクリーン・リフレッシュがない、又は当該シス
テムを完全な動作状態に復帰させるのに時間が更に長く
なるということに対して顕著な効果がある。
【００３２】このような解決法は、更にシステムを包括
的に再処理しなければならないものよりも、可能性のあ
る既存設計の変更となる。
的に再処理しなければならないものよりも、可能性のあ
る既存設計の変更となる。
【００３３】前記クロック停止手段及びクロック再開手
段は選択的に実施されてもよいが、好ましい実施の形態
においては、これら２つの統一体は一つの停止コントロ
ーラ回路ブロックとして提供される。
段は選択的に実施されてもよいが、好ましい実施の形態
においては、これら２つの統一体は一つの停止コントロ
ーラ回路ブロックとして提供される。
【００３４】本発明は、他の観点から見て、データ処理
方法を提供するものであって、このデータ処理方法は、
（ｉ）中央処理装置クロック信号により中央処理装置コ
アを駆動し、プログラム命令に応答してデータ処理を実
行させるステップと、（ｉｉ）前記中央処理装置コアに
接続された非同期信号入力にて非同期信号を受け取るス
テップと、（ｉｉｉ）前記中央処理装置コア、データ・
メモリ及び全てが信号バスに接続された１又はそれ以上
の更なる回路間で前記信号バスを介して信号を転送する
ステップと、（ｉｖ）前記中央処理装置、前記データ・
メモリ及び前記１又はそれ以上の更なる回路による前記
信号バスに対するアクセスをバス・コントローラで制御
するステップと、（ｖ）前記バス・コントローラから前
記中央処理装置コアへ前記中央処理装置クロック信号を
供給するステップと、（ｖｉ）前記中央処理装置コアに
よる前記データ記憶手段内の所定のアドレスへのプログ
ラム命令開始書き込み要求に応答して、前記バス・コン
トローラが前記中央処理装置クロック信号により前記中
央処理装置コアを駆動するのを停止させ、その間は前記
データ記憶手段及び前記１又はそれ以上の更なる回路が
前記信号バスを介して通信を継続できるように、前記バ
ス・コントローラに要求を発行するステップと、（ｖｉ
ｉ）前記非同期信号入力に印加された非同期入力信号に
応答して、前記バス・コントローラが前記中央処理装置
クロック信号により前記中央処理装置コアの駆動を再び
開始するように、前記バス・コントローラに肯定応答信
号を発行するステップと、を含む。
方法を提供するものであって、このデータ処理方法は、
（ｉ）中央処理装置クロック信号により中央処理装置コ
アを駆動し、プログラム命令に応答してデータ処理を実
行させるステップと、（ｉｉ）前記中央処理装置コアに
接続された非同期信号入力にて非同期信号を受け取るス
テップと、（ｉｉｉ）前記中央処理装置コア、データ・
メモリ及び全てが信号バスに接続された１又はそれ以上
の更なる回路間で前記信号バスを介して信号を転送する
ステップと、（ｉｖ）前記中央処理装置、前記データ・
メモリ及び前記１又はそれ以上の更なる回路による前記
信号バスに対するアクセスをバス・コントローラで制御
するステップと、（ｖ）前記バス・コントローラから前
記中央処理装置コアへ前記中央処理装置クロック信号を
供給するステップと、（ｖｉ）前記中央処理装置コアに
よる前記データ記憶手段内の所定のアドレスへのプログ
ラム命令開始書き込み要求に応答して、前記バス・コン
トローラが前記中央処理装置クロック信号により前記中
央処理装置コアを駆動するのを停止させ、その間は前記
データ記憶手段及び前記１又はそれ以上の更なる回路が
前記信号バスを介して通信を継続できるように、前記バ
ス・コントローラに要求を発行するステップと、（ｖｉ
ｉ）前記非同期信号入力に印加された非同期入力信号に
応答して、前記バス・コントローラが前記中央処理装置
クロック信号により前記中央処理装置コアの駆動を再び
開始するように、前記バス・コントローラに肯定応答信
号を発行するステップと、を含む。
【００３５】本発明の前述の目的、他の目的、特徴及び
効果は、添付図面に関連して読むべき実施の形態につい
て下記の詳細な説明から明らかとなる。
効果は、添付図面に関連して読むべき実施の形態につい
て下記の詳細な説明から明らかとなる。
【００３６】
【発明の実施の形態】図１は、ユーザ入力インタフェー
ス回路４を介してキー・ボード６と接続されるととも
に、信号バス８を介してビデオ・データ・メモリ１０及
びランダム・アクセス・メモリ（データ・メモリ）１２
とに接続された中央処理装置集積回路２を示す。中央処
理装置集積回路２は、メモリ・クロック信号ｍｃｌｋ、
高速クロック信号ｆｃｌｋ及び入出力クロック信号Ｉ／
Ｏｃｌｋを含む入力を受け取る。信号バス８は、ビデオ
・データ・メモリ１０及びランダム・アクセス・メモリ
１２がアドレス及びデータ・ワードをシステムの残りの
部分と通信することができるように、中央処理装置集積
回路２の外部へ伸びている。高速割込信号ＦＩＱ及び低
速割込信号ＩＲＱは、ユーザ入力インタフェース回路４
からの第１の非同期事象信号ＥＶＥＮＴ１と共に中央処
理装置集積回路２にも入力される。入出力クロック信号
Ｉ／Ｏｃｌｋは、中央処理装置集積回路２から外部へ駆
動されており、ハードディスク・コントローラ等のよう
に、付加的な複数の入出力回路に供給されて用いられて
いる。中央処理装置集積回路２を完全に凍結するために
用いられる停止信号ｓｔｏｐが入力されている。
ス回路４を介してキー・ボード６と接続されるととも
に、信号バス８を介してビデオ・データ・メモリ１０及
びランダム・アクセス・メモリ（データ・メモリ）１２
とに接続された中央処理装置集積回路２を示す。中央処
理装置集積回路２は、メモリ・クロック信号ｍｃｌｋ、
高速クロック信号ｆｃｌｋ及び入出力クロック信号Ｉ／
Ｏｃｌｋを含む入力を受け取る。信号バス８は、ビデオ
・データ・メモリ１０及びランダム・アクセス・メモリ
１２がアドレス及びデータ・ワードをシステムの残りの
部分と通信することができるように、中央処理装置集積
回路２の外部へ伸びている。高速割込信号ＦＩＱ及び低
速割込信号ＩＲＱは、ユーザ入力インタフェース回路４
からの第１の非同期事象信号ＥＶＥＮＴ１と共に中央処
理装置集積回路２にも入力される。入出力クロック信号
Ｉ／Ｏｃｌｋは、中央処理装置集積回路２から外部へ駆
動されており、ハードディスク・コントローラ等のよう
に、付加的な複数の入出力回路に供給されて用いられて
いる。中央処理装置集積回路２を完全に凍結するために
用いられる停止信号ｓｔｏｐが入力されている。
【００３７】中央処理装置集積回路２内には、命令パイ
プ・ライン、命令デコーダ及び処理ロジックのように、
複数の主処理回路素子を含む中央処理装置コア（ｃｐ
ｕ）１４が設けられている。中央処理装置コア１４は信
号バス８に接続されている。中央処理装置集積回路２用
の制御レジスタ及びステータス・フラグを含む制御レジ
スタ・バンク１６は、信号バス８を介して中央処理装置
コア１４と通信をする。バス・コントローラ１８は、信
号バス８に接続されて、バス要求信号ＲＥＱとバス肯定
応答信号ＡＣＫとを用い、バス通信オペレーション間に
おける協調及び仲裁を行う。停止コントローラ２０は、
信号バス８に接続されて、付加的に高速割込信号ＦＩ
Ｑ、低速割込信号ＩＲＱ及び非同期事象信号ＥＶＥＮＴ
１を受け取る。停止コントローラ２０は、ＣＰＵＳｕｓ
信号及びＩ／ＯＳｕｓ信号と共に、疑似的なバス要求信
号ＲＥＱ及びバス肯定応答信号ＡＣＫを発生するために
用いられる。一つの反転入力を有するＡＮＤゲート２
４，２６はそれぞれ、ＣＰＵＳｕｓ信号及びＩ／ＯＳｕ
ｓ信号と共に高速クロック信号ｆｃｌｋ及び入出力信号
Ｉ／Ｏｃｌｋを受け取る。
プ・ライン、命令デコーダ及び処理ロジックのように、
複数の主処理回路素子を含む中央処理装置コア（ｃｐ
ｕ）１４が設けられている。中央処理装置コア１４は信
号バス８に接続されている。中央処理装置集積回路２用
の制御レジスタ及びステータス・フラグを含む制御レジ
スタ・バンク１６は、信号バス８を介して中央処理装置
コア１４と通信をする。バス・コントローラ１８は、信
号バス８に接続されて、バス要求信号ＲＥＱとバス肯定
応答信号ＡＣＫとを用い、バス通信オペレーション間に
おける協調及び仲裁を行う。停止コントローラ２０は、
信号バス８に接続されて、付加的に高速割込信号ＦＩ
Ｑ、低速割込信号ＩＲＱ及び非同期事象信号ＥＶＥＮＴ
１を受け取る。停止コントローラ２０は、ＣＰＵＳｕｓ
信号及びＩ／ＯＳｕｓ信号と共に、疑似的なバス要求信
号ＲＥＱ及びバス肯定応答信号ＡＣＫを発生するために
用いられる。一つの反転入力を有するＡＮＤゲート２
４，２６はそれぞれ、ＣＰＵＳｕｓ信号及びＩ／ＯＳｕ
ｓ信号と共に高速クロック信号ｆｃｌｋ及び入出力信号
Ｉ／Ｏｃｌｋを受け取る。
【００３８】中央処理装置集積回路２内のビデオ・ドラ
イバ回路２８は、信号バス８を介してビデオ・データ・
メモリ１０から受け取る表示データに応答してＲＧＢ信
号を発生するために用いられる。
イバ回路２８は、信号バス８を介してビデオ・データ・
メモリ１０から受け取る表示データに応答してＲＧＢ信
号を発生するために用いられる。
【００３９】図２は、図１の停止コントローラ２０の動
作を示す。ステップ３０において、停止コントローラ２
０は、信号バス８を監視して、アドレス０ｘ０３２００
０１Ｃ（０ｘは後続する数が１６進数であることを表
す。）に対する書き込み要求を検出する。アドレス０ｘ
０３２０００１Ｃは複数のレジスタを制御するために通
常確保されたアドレス空間内にある。しかし、物理レジ
スタを設けるのは、必須ではない。
作を示す。ステップ３０において、停止コントローラ２
０は、信号バス８を監視して、アドレス０ｘ０３２００
０１Ｃ（０ｘは後続する数が１６進数であることを表
す。）に対する書き込み要求を検出する。アドレス０ｘ
０３２０００１Ｃは複数のレジスタを制御するために通
常確保されたアドレス空間内にある。しかし、物理レジ
スタを設けるのは、必須ではない。
【００４０】ステップ３０においてこのような書き込み
要求を検出すると、ステップ３２及びステップ３４が、
主張された（疑似）バス要求信号ＲＥＱ及びＣＰＵＳｕ
ｓ信号を保持するために用いられる。ＣＰＵＳｕｓ信号
はＡＮＤゲート２４に印加されて中央処理装置コア１４
に高速クロック信号ｆｃｌｋを供給するのを禁止し、一
方バス要求信号ＲＥＱはバス・コントローラ１８にメモ
リ・クロック信号ｍｃｌｋを禁止させる。従って、バス
要求信号ＲＥＱの主張（ａｓｓｅｒｔ）と、中央処理装
置コア１４に対する中央処理装置クロックの停止とは、
中央処理装置コア１４が固定された状態を保持する結果
となり、従ってかなりの量の電力を節減し、またバス・
コントローラ１８はこれが長いバス要求信号ＲＥＱであ
るとみなす。
要求を検出すると、ステップ３２及びステップ３４が、
主張された（疑似）バス要求信号ＲＥＱ及びＣＰＵＳｕ
ｓ信号を保持するために用いられる。ＣＰＵＳｕｓ信号
はＡＮＤゲート２４に印加されて中央処理装置コア１４
に高速クロック信号ｆｃｌｋを供給するのを禁止し、一
方バス要求信号ＲＥＱはバス・コントローラ１８にメモ
リ・クロック信号ｍｃｌｋを禁止させる。従って、バス
要求信号ＲＥＱの主張（ａｓｓｅｒｔ）と、中央処理装
置コア１４に対する中央処理装置クロックの停止とは、
中央処理装置コア１４が固定された状態を保持する結果
となり、従ってかなりの量の電力を節減し、またバス・
コントローラ１８はこれが長いバス要求信号ＲＥＱであ
るとみなす。
【００４１】ステップ３６において、停止コントローラ
２０はアドレス０ｘ０３２０００１Ｃに書き込まれてい
るデータ値の最下位ビットＢｉｔ０の値を判断する。こ
のビットが“０”であれば、これは、入出力クロック信
号Ｉ／Ｏｃｌｋも停止すべきであることを表す（そうで
ないときは、この信号は停止されない。）。Ｂｉｔ０＝
０のときは、ステップ３８においてＩ／ＯＳｕｓ信号が
主張（ａｓｓｅｒｔ）される。Ｉ／ＯＳｕｓ信号はＡＮ
Ｄゲート２６に印加されて入出力クロック信号Ｉ／Ｏｃ
ｌｋの供給を禁止する。
２０はアドレス０ｘ０３２０００１Ｃに書き込まれてい
るデータ値の最下位ビットＢｉｔ０の値を判断する。こ
のビットが“０”であれば、これは、入出力クロック信
号Ｉ／Ｏｃｌｋも停止すべきであることを表す（そうで
ないときは、この信号は停止されない。）。Ｂｉｔ０＝
０のときは、ステップ３８においてＩ／ＯＳｕｓ信号が
主張（ａｓｓｅｒｔ）される。Ｉ／ＯＳｕｓ信号はＡＮ
Ｄゲート２６に印加されて入出力クロック信号Ｉ／Ｏｃ
ｌｋの供給を禁止する。
【００４２】ステップ４０において、停止コントローラ
２０は、高速割込信号ＦＩＱ、低速割込信号ＩＲＱ又は
非同期事象信号ＥＶＥＮＴ１である得る非同期入力信号
を監視する。このような信号が発生すると、ステップ４
２及びステップ４４において、ＡＮＤゲート２４及びＡ
ＮＤゲート２６による中央処理装置クロック信号及びＩ
／Ｏクロック信号の禁止が解除される。
２０は、高速割込信号ＦＩＱ、低速割込信号ＩＲＱ又は
非同期事象信号ＥＶＥＮＴ１である得る非同期入力信号
を監視する。このような信号が発生すると、ステップ４
２及びステップ４４において、ＡＮＤゲート２４及びＡ
ＮＤゲート２６による中央処理装置クロック信号及びＩ
／Ｏクロック信号の禁止が解除される。
【００４３】ステップ４６は、バス肯定応答信号ＡＣＫ
を主張するために用いられ、バス肯定応答信号ＡＣＫは
バス・コントローラ１８にメモリ・クロック信号ｍｃｌ
ｋの解除を行わせる。
を主張するために用いられ、バス肯定応答信号ＡＣＫは
バス・コントローラ１８にメモリ・クロック信号ｍｃｌ
ｋの解除を行わせる。
【００４４】ステップ３６において判断がＢｉｔ０＝１
であったときは、ステップ４８が非同期入力信号の発生
について監視し、ステップ５０はステップ４６に制御を
渡す前にＣＰＵＳｕｓ信号を除去するために用いられ
る。
であったときは、ステップ４８が非同期入力信号の発生
について監視し、ステップ５０はステップ４６に制御を
渡す前にＣＰＵＳｕｓ信号を除去するために用いられ
る。
【００４５】図３は、そのノーマル・モードのうちの一
つにおける図１のシステムの動作を示す。このモードで
は、中央処理装置コア１４に対してメモリ・クロック信
号ｍｃｌｋ及び高速クロック信号ｆｃｌｋをイネーブル
させる。中央処理装置コア１４は、その時点で中央処理
装置コアにより実行されている動作の性質に基づき、内
部でこれら２つのクロック信号のうちのいずれを用いる
かについて、これら２つのクロック信号間で選択を行
う。また、入出力クロック信号Ｉ／Ｏｃｌｋもイネーブ
ルされる。中央処理装置コア１４からランダム・アクセ
ス・メモリ１２への書き込み要求は、アドレス・ワード
及びデータ・ワードの両方を搬送する信号バス８により
転送される。このバス通信オペレーションの開始で、メ
モリ・コントローラ（図示なし）によりバス要求信号Ｒ
ＥＱをバス・コントローラ１８に対して発行し、次いで
バス・コントローラ１８は、バス通信オペレーションを
完了するまで当該バス通信オペレーションに信号バスを
割り付け、その完了時点でバス肯定応答信号ＡＣＫを発
行して信号バス８を開放し他の回路素子により使用させ
る。
つにおける図１のシステムの動作を示す。このモードで
は、中央処理装置コア１４に対してメモリ・クロック信
号ｍｃｌｋ及び高速クロック信号ｆｃｌｋをイネーブル
させる。中央処理装置コア１４は、その時点で中央処理
装置コアにより実行されている動作の性質に基づき、内
部でこれら２つのクロック信号のうちのいずれを用いる
かについて、これら２つのクロック信号間で選択を行
う。また、入出力クロック信号Ｉ／Ｏｃｌｋもイネーブ
ルされる。中央処理装置コア１４からランダム・アクセ
ス・メモリ１２への書き込み要求は、アドレス・ワード
及びデータ・ワードの両方を搬送する信号バス８により
転送される。このバス通信オペレーションの開始で、メ
モリ・コントローラ（図示なし）によりバス要求信号Ｒ
ＥＱをバス・コントローラ１８に対して発行し、次いで
バス・コントローラ１８は、バス通信オペレーションを
完了するまで当該バス通信オペレーションに信号バスを
割り付け、その完了時点でバス肯定応答信号ＡＣＫを発
行して信号バス８を開放し他の回路素子により使用させ
る。
【００４６】図４は停止モードのエントリを示す。中央
処理装置コア１４はアドレス０ｘ０３２０００１Ｃに対
して書き込み要求を発行する。停止コントローラ２０は
この書き込み要求を識別し、バス・コントローラ１８に
供給する（疑似）バス要求信号ＲＥＱを主張及び保持す
る。また、停止コントローラ２０は、中央処理装置コア
１４に対して高速クロック信号ｆｃｌｋの供給を阻止す
るＣＰＵＳｕｓ信号も主張する。この場合に、中央処理
装置コア１４により書き込まれているワードの値は、そ
の最下位ビット（Ｂｉｔ０）として“１”を有する。従
って、Ｉ／Ｏｃｌｋ信号は停止されない。
処理装置コア１４はアドレス０ｘ０３２０００１Ｃに対
して書き込み要求を発行する。停止コントローラ２０は
この書き込み要求を識別し、バス・コントローラ１８に
供給する（疑似）バス要求信号ＲＥＱを主張及び保持す
る。また、停止コントローラ２０は、中央処理装置コア
１４に対して高速クロック信号ｆｃｌｋの供給を阻止す
るＣＰＵＳｕｓ信号も主張する。この場合に、中央処理
装置コア１４により書き込まれているワードの値は、そ
の最下位ビット（Ｂｉｔ０）として“１”を有する。従
って、Ｉ／Ｏｃｌｋ信号は停止されない。
【００４７】図５は、中央処理装置コア１４に対するク
ロック信号を阻止し、従って電力を節減でき、一方ビデ
オ・データ・メモリ１０及びビデオ・ドライバ回路２８
のような他の回路素子が信号バス８を介して通信が続け
られる方法を示す。このような通信は、ビデオ・データ
・メモリ１０がビデオ・ドライバ回路２８を供給可能に
させるものであり、従ってユーザに対して連続的な表示
出力を可能にさせるものである。
ロック信号を阻止し、従って電力を節減でき、一方ビデ
オ・データ・メモリ１０及びビデオ・ドライバ回路２８
のような他の回路素子が信号バス８を介して通信が続け
られる方法を示す。このような通信は、ビデオ・データ
・メモリ１０がビデオ・ドライバ回路２８を供給可能に
させるものであり、従ってユーザに対して連続的な表示
出力を可能にさせるものである。
【００４８】図６は停止モードの抜け出しを示す。キー
・ボード６におけるキーストロークは、ユーザ入力イン
タフェース回路４により検出され、次いでユーザ入力イ
ンタフェース回路４は非同期事象信号ＥＶＥＮＴ１を発
生して、これを停止コントローラ２０に供給する。停止
コントローラ２０は、バス要求信号ＲＥＱ及びＣＰＵＳ
ｕｓ信号を除去し、次いで（疑似）バス肯定応答信号Ａ
ＣＫを主張することにより、応答する。ＣＰＵＳｕｓ信
号を除去する動作は、再び高速クロック信号ｆｃｌｋを
中央処理装置コア１４に供給可能にさせる。また、バス
肯定応答信号ＡＣＫはバスコントローラによるメモリ・
クロック信号ｍｃｌｋの禁止を解除する。中央処理装置
コア１４は停止モードを無限長の単一書き込みオペレー
ションとみなす。停止モードを抜け出したときは、中央
処理装置コア１４は、クロック信号が再び供給され、オ
ペレーションを開始すること、例えば信号バス８を介し
て制御レジスタ・バンク１６と通信をしてデータ処理を
実行することができる。
・ボード６におけるキーストロークは、ユーザ入力イン
タフェース回路４により検出され、次いでユーザ入力イ
ンタフェース回路４は非同期事象信号ＥＶＥＮＴ１を発
生して、これを停止コントローラ２０に供給する。停止
コントローラ２０は、バス要求信号ＲＥＱ及びＣＰＵＳ
ｕｓ信号を除去し、次いで（疑似）バス肯定応答信号Ａ
ＣＫを主張することにより、応答する。ＣＰＵＳｕｓ信
号を除去する動作は、再び高速クロック信号ｆｃｌｋを
中央処理装置コア１４に供給可能にさせる。また、バス
肯定応答信号ＡＣＫはバスコントローラによるメモリ・
クロック信号ｍｃｌｋの禁止を解除する。中央処理装置
コア１４は停止モードを無限長の単一書き込みオペレー
ションとみなす。停止モードを抜け出したときは、中央
処理装置コア１４は、クロック信号が再び供給され、オ
ペレーションを開始すること、例えば信号バス８を介し
て制御レジスタ・バンク１６と通信をしてデータ処理を
実行することができる。
【００４９】ここでは本発明の実施の形態を添付図面を
参照して詳細に説明したが、本発明はこれらの実施の形
態そのものに限定されないこと、及び特許請求の範囲に
より定義した本発明の範囲及び精神から逸脱することな
く、当該技術分野に習熟する者により、種々の変更及び
修正を実行し得ることを理解すべきである。
参照して詳細に説明したが、本発明はこれらの実施の形
態そのものに限定されないこと、及び特許請求の範囲に
より定義した本発明の範囲及び精神から逸脱することな
く、当該技術分野に習熟する者により、種々の変更及び
修正を実行し得ることを理解すべきである。
【図１】中央処理装置クロックを停止させることができ
るデータ処理システムを示すブロック図。
るデータ処理システムを示すブロック図。
【図２】図１の中央処理装置クロックを停止及び再開さ
せる機能的な流れを示すフローチャート。
せる機能的な流れを示すフローチャート。
【図３】図１のデータ処理システムにおいてノーマル・
モードの動作を示すブロック図。
モードの動作を示すブロック図。
【図４】図１のデータ処理システムにおいて停止モード
のエントリを示すブロック図。
のエントリを示すブロック図。
【図５】図１のデータ処理システムにおいてクロック信
号を停止させる動作を示すブロック図。
号を停止させる動作を示すブロック図。
【図６】図１のデータ処理システムにおいて停止モード
を抜け出す動作を示すブロック図。
を抜け出す動作を示すブロック図。
４ ユーザ入力インタフェース回路 ６ キーボード ８ 信号バス １０ ビデオ・データ・メモリ １２ ランダム・アクセス・メモリ １４ 中央処理装置コア １６ 制御レジスタ・バンク １８ バス・コントローラ ２０ 停止コントローラ ２４、２６ ＡＮＤゲート ２８ ビデオ・ドライバ回路
Claims (15)
- 【請求項１】 データ処理装置において、 （ｉ）プログラム命令に応答してデータ処理を実行す
る、中央処理装置クロック信号により駆動される中央処
理装置コアと、 （ｉｉ）前記中央処理装置コアに接続されて、非同期入
力信号を受け取る非同期信号入力と、 （ｉｉｉ）前記中央処理装置コア、データ記憶手段及び
全てが信号バスに接続された１又はそれ以上の更なる回
路の間で信号を転送する前記信号バスと、 （ｉｖ）前記中央処理装置、前記データ記憶手段及び前
記１又はそれ以上の更なる回路により前記信号バスに対
するアクセスを制御し、かつ前記中央処理装置コアに前
記中央処理装置クロック信号を供給するバス・コントロ
ーラと、 前記データ記憶手段における所定のアドレスに対する前
記中央処理装置コアによるプログラム命令開始書き込み
要求に応答して、前記バス・コントローラが前記中央処
理装置クロック信号による前記中央処理装置コアの駆動
を停止させ、その間に前記データ記憶手段、及び前記１
又はそれ以上の更なる回路が前記信号バスを介して通信
を継続できるように、前記バス・コントローラに要求信
号を発行するクロック停止手段と、 （ｖ）前記非同期信号入力に印加された非同期入力信号
に応答して、前記バス・コントローラが前記中央処理装
置クロック信号により前記中央処理装置コアの駆動を再
開させるように、前記バス・コントローラに肯定応答信
号を発行するクロック再開手段と、を備えていることを
特徴とするデータ処理装置。 - 【請求項２】 前記データ記憶手段はビデオ・データ・
メモリを含み、前記１又はそれ以上の更なる回路はビデ
オ・ドライバ回路を含み、前記中央処理装置クロックに
よる前記中央処理装置コアの駆動を停止している間に、
前記ビデオ・ドライバ回路が前記ビデオ・データ・メモ
リをアクセスしかつリフレッシュできることを特徴とす
る請求項１記載のデータ処理装置。 - 【請求項３】 ユーザ入力に応答して、前記中央処理装
置クロック信号により前記中央処理装置コアの駆動の再
開をトリガするように、前記非同期信号入力に非同期入
力信号を発生するユーザ入力インタフェース回路を含む
ことを特徴とする請求項１記載のデータ処理装置。 - 【請求項４】 前記ユーザ入力インタフェース回路はキ
ーボード・インタフェース回路を含み、かつ前記中央処
理装置コア及び前記バス・コントローラは、前記キーボ
ード・インタフェース回路に対するキーボード入力信号
を待機する間に、前記中央処理装置クロックを停止させ
るように相互に作動することを特徴とする請求項３記載
のデータ処理装置。 - 【請求項５】 前記クロック停止手段は、前記中央処理
装置クロック信号を停止させるときは、更なる回路クロ
ック信号が前記１又はそれ以上の更なる回路を駆動する
のを停止させ、かつ前記クロック再開手段は、前記中央
処理装置クロック信号を再び開始させるときは、前記更
なる回路クロック信号を再開させることを特徴とする請
求項１記載のデータ処理装置。 - 【請求項６】 前記クロック停止手段は、前記所定のア
ドレスに書き込まれたデータ値に従って、前記更なる回
路クロック信号を選択的に停止させることを特徴とする
請求項５記載のデータ処理装置。 - 【請求項７】 前記中央処理装置クロック信号を再開さ
せるように使用可能な複数の非同期信号入力を受け取る
複数の非同期信号入力を備えていることを特徴とする請
求項１記載のデータ処理装置。 - 【請求項８】 前記中央処理装置コアに接続されて、割
込信号を受け取る１又はそれ以上の割込信号入力を含
み、前記クロック再開手段は受け取った割込信号に応答
して前記中央処理装置クロック信号を再開させ、かつ前
記中央処理装置コアは受け取った割込信号に応答して割
込処理ルーチンを開始させることを特徴とする請求項１
記載のデータ処理装置。 - 【請求項９】 前記中央処理装置コア、前記バス・コン
トローラ、前記クロック停止手段及び前記クロック再開
手段は、一つの中央処理装置集積回路として形成される
ことを特徴とする請求項１記載のデータ処理装置。 - 【請求項１０】 前記データ記憶手段はデータ・レジス
タを含み、前記所定のアドレスは前記データ・レジスタ
に対応することを特徴とする請求項１記載のデータ処理
装置。 - 【請求項１１】 前記データ記憶手段はデータ・レジス
タを含み、前記所定のアドレスは、前記データ・レジス
タと、前記中央処理装置コアに接続された一つのランダ
ム・アクセス・メモリ集積回路として形成されているラ
ンダム・アクセス・メモリと、前記バス・コントローラ
と、前記クロック停止手段と、前記クロック再開手段と
に対応することを特徴とする請求項９記載のデータ処理
装置。 - 【請求項１２】 前記中央処理装置コア、前記バス・コ
ントローラ、前記クロック停止手段及び前記クロック再
開手段は、一つの中央処理装置集積回路として形成さ
れ、前記更なる回路クロック信号は前記中央処理装置集
積回路の外部ピンに供給された入出力装置クロック信号
であることを特徴とする請求項６記載のデータ処理装
置。 - 【請求項１３】 前記中央処理装置コアは、所定のプロ
グラム命令に応答して、通信が前記信号バスを介して行
われないように、クロック信号の発生を停止させる停止
信号を主張させることを特徴とする請求項１記載のデー
タ処理装置。 - 【請求項１４】 前記クロック停止手段及び前記クロッ
ク再開手段は、一つの停止コントローラ回路ブロックを
備えることを特徴とする請求項１記載のデータ処理装
置。 - 【請求項１５】 データを処理するデータ処理方法にお
いて、 （ｉ）中央処理装置クロック信号により中央処理装置コ
アを駆動し、プログラム命令に応答してデータ処理を実
行させるステップと、 （ｉｉ）前記中央処理装置コアに接続された非同期信号
入力に非同期信号を受け取るステップと、 （ｉｉｉ）前記中央処理装置コア、データ・メモリ及び
全てが信号バスに接続された１又はそれ以上の更なる回
路間で前記信号バスを介して信号を転送するステップ
と、 （ｉｖ）前記中央処理装置、前記データ・メモリ及び前
記１又はそれ以上の更なる回路による前記信号バスに対
するアクセスをバス・コントローラで制御するステップ
と、 （ｖ）前記バス・コントローラから前記中央処理装置コ
アへ前記中央処理装置クロック信号を供給するステップ
と、 （ｖｉ）前記中央処理装置コアによる前記データ記憶手
段内の所定のアドレスへのプログラム命令開始書き込み
要求に応答して、前記バス・コントローラが前記中央処
理装置クロック信号により前記中央処理装置コアを駆動
するのを停止させ、その間は前記データ記憶手段及び前
記１又はそれ以上の更なる回路が前記信号バスを介して
通信を継続できるように、前記バス・コントローラに要
求を発行するステップと、 （ｖｉｉ）前記非同期信号入力に印加された非同期入力
信号に応答して、前記バス・コントローラが前記中央処
理装置クロック信号により前記中央処理装置コアの駆動
を再び開始するように、前記バス・コントローラに肯定
応答信号を発行するステップと、を含むことを特徴とす
るデータ処理方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9510205A GB2301202B (en) | 1995-05-19 | 1995-05-19 | Controlling processing clock signals |
| GB95102059 | 1995-05-19 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08314716A true JPH08314716A (ja) | 1996-11-29 |
| JP3597282B2 JP3597282B2 (ja) | 2004-12-02 |
Family
ID=10774757
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31296495A Expired - Lifetime JP3597282B2 (ja) | 1995-05-19 | 1995-11-30 | データ処理装置及びその方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5623646A (ja) |
| JP (1) | JP3597282B2 (ja) |
| GB (1) | GB2301202B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7149912B2 (en) | 2002-02-22 | 2006-12-12 | Sanyo Electric Co., Ltd. | Control method and circuit for stopping clock signal |
| JP2008299740A (ja) * | 2007-06-01 | 2008-12-11 | Seiko Epson Corp | 非同期マイクロプロセッサ、電子情報装置 |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NO304626B1 (no) | 1996-12-19 | 1999-01-18 | Ericsson Telefon Ab L M | FremgangsmÕte for Õ redusere st°y |
| US6049883A (en) * | 1998-04-01 | 2000-04-11 | Tjandrasuwita; Ignatius B. | Data path clock skew management in a dynamic power management environment |
| US6009533A (en) * | 1998-06-02 | 1999-12-28 | Via-Cyrix, Inc. | Speculative bus cycle acknowledge for 1/2X core/bus clocking |
| US6952711B2 (en) * | 2001-06-01 | 2005-10-04 | Microchip Technology Incorporated | Maximally negative signed fractional number multiplication |
| US7020788B2 (en) * | 2001-06-01 | 2006-03-28 | Microchip Technology Incorporated | Reduced power option |
| US6934728B2 (en) * | 2001-06-01 | 2005-08-23 | Microchip Technology Incorporated | Euclidean distance instructions |
| US20020184566A1 (en) * | 2001-06-01 | 2002-12-05 | Michael Catherwood | Register pointer trap |
| US20030028696A1 (en) * | 2001-06-01 | 2003-02-06 | Michael Catherwood | Low overhead interrupt |
| US6937084B2 (en) * | 2001-06-01 | 2005-08-30 | Microchip Technology Incorporated | Processor with dual-deadtime pulse width modulation generator |
| US7467178B2 (en) * | 2001-06-01 | 2008-12-16 | Microchip Technology Incorporated | Dual mode arithmetic saturation processing |
| US6985986B2 (en) * | 2001-06-01 | 2006-01-10 | Microchip Technology Incorporated | Variable cycle interrupt disabling |
| US6976158B2 (en) | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Repeat instruction with interrupt |
| US7003543B2 (en) * | 2001-06-01 | 2006-02-21 | Microchip Technology Incorporated | Sticky z bit |
| US7007172B2 (en) * | 2001-06-01 | 2006-02-28 | Microchip Technology Incorporated | Modified Harvard architecture processor having data memory space mapped to program memory space with erroneous execution protection |
| US20030005269A1 (en) * | 2001-06-01 | 2003-01-02 | Conner Joshua M. | Multi-precision barrel shifting |
| US20030005268A1 (en) * | 2001-06-01 | 2003-01-02 | Catherwood Michael I. | Find first bit value instruction |
| US6975679B2 (en) * | 2001-06-01 | 2005-12-13 | Microchip Technology Incorporated | Configuration fuses for setting PWM options |
| US20030023836A1 (en) * | 2001-06-01 | 2003-01-30 | Michael Catherwood | Shadow register array control instructions |
| US6968468B2 (en) | 2002-02-25 | 2005-11-22 | O2 Micro, Inc. | Digital computer utilizing buffer to store and output data to play real time applications enabling processor to enter deep sleep state while buffer outputs data |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4851987A (en) * | 1986-01-17 | 1989-07-25 | International Business Machines Corporation | System for reducing processor power consumption by stopping processor clock supply if a desired event does not occur |
| US5392437A (en) * | 1992-11-06 | 1995-02-21 | Intel Corporation | Method and apparatus for independently stopping and restarting functional units |
| US5471625A (en) * | 1993-09-27 | 1995-11-28 | Motorola, Inc. | Method and apparatus for entering a low-power mode and controlling an external bus of a data processing system during low-power mode |
| US5546568A (en) * | 1993-12-29 | 1996-08-13 | Intel Corporation | CPU clock control unit |
-
1995
- 1995-05-19 GB GB9510205A patent/GB2301202B/en not_active Expired - Lifetime
- 1995-09-12 US US08/528,475 patent/US5623646A/en not_active Expired - Lifetime
- 1995-11-30 JP JP31296495A patent/JP3597282B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7149912B2 (en) | 2002-02-22 | 2006-12-12 | Sanyo Electric Co., Ltd. | Control method and circuit for stopping clock signal |
| JP2008299740A (ja) * | 2007-06-01 | 2008-12-11 | Seiko Epson Corp | 非同期マイクロプロセッサ、電子情報装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2301202A (en) | 1996-11-27 |
| US5623646A (en) | 1997-04-22 |
| JP3597282B2 (ja) | 2004-12-02 |
| GB2301202B (en) | 1999-09-22 |
| GB9510205D0 (en) | 1995-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3597282B2 (ja) | データ処理装置及びその方法 | |
| JP4685312B2 (ja) | データ処理システムおよび電力節約方法 | |
| US5586332A (en) | Power management for low power processors through the use of auto clock-throttling | |
| TWI603186B (zh) | 於圖形子系統中進入和退出休眠模式的系統和方法 | |
| US5884088A (en) | System, apparatus and method for managing power in a computer system | |
| US7343502B2 (en) | Method and apparatus for dynamic DLL powerdown and memory self-refresh | |
| US6330639B1 (en) | Method and apparatus for dynamically changing the sizes of pools that control the power consumption levels of memory devices | |
| KR100229575B1 (ko) | 정보처리시스템의 파워매니지먼트시스템 | |
| US5590341A (en) | Method and apparatus for reducing power consumption in a computer system using ready delay | |
| US5649213A (en) | Method and apparatus for reducing power consumption in a computer system | |
| US6711691B1 (en) | Power management for computer systems | |
| JP4376897B2 (ja) | プロセッサ電力状態を考慮するメモリコントローラ | |
| US5652895A (en) | Computer system having a power conservation mode and utilizing a bus arbiter device which is operable to control the power conservation mode | |
| JP3454866B2 (ja) | バスユニットと実行ユニットとを含むタイプのプロセッサを動作させる方法、中央処理装置、コンピュータシステム、およびクロック制御装置回路 | |
| JP5427775B2 (ja) | 低パワーキャッシュアクセスモードを備えたデータ処理デバイス | |
| JP2886491B2 (ja) | 情報処理システム | |
| JPH08194663A (ja) | コンピュータシステム、および周辺バスのためのクロックラン特性を能動化または不能化する方法 | |
| GB2484204A (en) | Power management of processor cache during processor sleep | |
| JP2023508659A (ja) | ロングアイドル状態のシステム及び方法 | |
| JP4202754B2 (ja) | バス結合された回路ブロックのための電力管理の方法及び構成 | |
| US6240522B1 (en) | Clock run controller | |
| US6829677B1 (en) | Method and apparatus for preserving the contents of synchronous DRAM through system reset | |
| EP1570335B1 (en) | An apparatus and method for address bus power control | |
| JPH0883133A (ja) | コンピュータシステム及びそのクロック制御方法 | |
| WO2024112530A1 (en) | System and method to reduce power consumption when conveying data to a device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040818 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040831 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040908 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |