JP4376897B2 - プロセッサ電力状態を考慮するメモリコントローラ - Google Patents

Description

発明の詳細な説明

［発明の技術分野］
本発明は、コンピュータシステム技術に関し、より詳細には、コンピュータシステムの電力消費を低減する方法及び装置に関する。

［背景］
携帯情報端末（ＰＤＡ）や携帯電話などの小型携帯電子装置からセットトップボックス、デジタルカメラや他の家電機器などの特定用途向け電子装置、ノートブック、サブノートブックやタブレットコンピュータなどの中型モバイルシステム、及びデスクトップシステム、ワークステーションやサーバまでのあらゆるシステムを含むコンピュータシステムが、世界中で普及している。

ここ数年の間に、より高い周波数で動作し、追加的及び／または拡張的機能をサポートする集積回路（ＩＣ）を有する改良された電子装置を開発してきた多くの半導体技術が発達してきた。これらの発達により、ハードウェアメーカーはより高速かつ高機能のコンピュータシステムの設計及び構築が可能となったが、それらはまた、特に電池により駆動されるコンピュータシステムに対して、より大きな電力消費の問題を提起してきた。

コンピュータシステムの電力消費を低減する多様な技術が知られている。例えば、ＡＣＰＩ（Ａｄｖａｎｃｅｄ Ｃｏｎｆｉｇｕｒａｔｉｏｎ ａｎｄ Ｐｏｗｅｒ Ｉｎｔｅｒｆａｃｅ）仕様（Ｒｅｖ．２．０ａ，２００２年３月３１日）は、携帯型コンピュータシステムなどの動的な電力消費の低減方法に関する情報を提供している。コンピュータシステムで使用されるプロセッサに関して、ＡＣＰＩ仕様では４つのプロセッサ電力消費モード（Ｃ０、Ｃ１、Ｃ２及びＣ３）が規定されている。例えば、プロセッサ１０５が命令を実行しているとき、それはＣ０モードにいる。このＣ０モードは、高電力消費モードである。プロセッサ１０５が命令を実行しておらず、アイドル状態であるとき、それは低電力消費モードＣ１、Ｃ２及びＣ３の１つに置かれているかもしれない。コンピュータシステムのオペレーティングシステム（ＯＳ）は、アイドル状態のプロセッサ１０５を適切な低電力消費モードに動的に移行させるかもしれない。

Ｃ１電力モードは、最も低い遅延によるプロセッサ電力モードである。Ｃ２電力モードは、Ｃ１電力モードよりより向上した電力節約を提供する。Ｃ２電力モードでは、プロセッサはシステムキャッシュのコンテキストを依然として維持することが可能である。Ｃ３電力モードは、Ｃ１及びＣ２電力モードと比較して、さらに低い電力消費を提供するが、Ｃ１及びＣ２電力モードより大きなｅｘｉｔ遅延を有する。Ｃ３電力モードでは、プロセッサ１０５は、他のシステム動作に関してプロセッサキャッシュのコヒーレンシーを維持することができないかもしれない。

ＡＣＰＩ仕様や既知の技術により規定される低減された電力消費モードは多くの効果を有する一方、ディスプレイ、ディスクドライブ、統合グラフィックプロセッサなどの個々のコンポーネントの電力消費を含むコンピュータシステムの電力消費をさらに低減させることが継続的に必要とされる。

［詳細な説明］
コンピュータシステムの電力消費を制御するための方法及びシステムが開示される。一実施例では、コンピュータシステムのプロセッサが低電力モードにあるとき、プロセッサに接続されるメモリの１以上のコンポーネント、及びメモリにリクエストを与えるに関するコントローラを有する他のシステムコンポーネントの電力消費は低減されるかもしれない。

以下の説明では、本発明の完全なる理解を提供するため、多数の具体的詳細が提供される。しかしながら、本発明がこれらの具体的詳細なく実現可能であるということは、当業者には明らかであろう。他の例では、本発明の実施例を示すため、周知の構成、プロセス及び装置はブロック図やフローチャートにより与えられ、説明に対する理解を不必要に不明瞭にすることを回避するため、詳細には説明されない。

ここで用いられる「とき」という用語は、イベントの時間的性質を示すのに利用されてもよい。例えば、「イベントＢ」が発生するとき「イベントＡ」が発生するというフレーズは、イベントＡがイベントＢの発生以前、発生中または発生後に発生する可能性があるが、にもかかわらずそれがイベントＢの発生に関連しているということを意味するものと解釈されるべきである。例えば、イベントＢの発生に応答して、あるいはイベントＢが発生したこと、イベントＢが発生中であること、イベントＢが発生予定であることを示す信号に応答して、イベントＡが発生する場合、イベントＢが発生するとき、イベントＡは発生する。

図１は、コンピュータシステムの一例を示すブロック図である。コンピュータシステム１００は、中央処理ユニット（ＣＰＵ）、すなわちプロセッサ１０５と、当該プロセッサ１０５にバス１５を介し接続されるシステムメモリ１１５とから構成される。コンピュータシステム１００は、表示ユニット１２４（例えば、液晶ディスプレイ（ＬＣＤ）やＣＴＲ（Ｃａｔｈｏｄｅ Ｒａｙ Ｔｕｂｅ）など）を有するようにしてもよい。表示ユニット１２４上に表示されるデータ（例えば、テキストやグラフィックスなど）は、チップセット（図示せず）に備えられるグラフィックコントローラにより制御されるようにしてもよい。コンピュータシステム１００はさらに、英数字入力装置２０（キーボードなど）、カーソル制御装置２５（マウスなど）及びディスクドライブユニット３０を有するようにしてもよい。

ディスクドライブユニット３０は、ここで開示される実施例の何れか１つまたはすべてを実現する命令セット（ソフトウェアアプリケーションなど）が格納されるマシーン可読媒体（図示せず）を有するようにしてもよい。これらの命令は、メインメモリ１１５及び／またはプロセッサ１０５の内部に完全にあるいは少なくとも部分的に備えられてもよい。これらの命令はさらに、ネットワークインタフェース装置３５を介し送受信されてもよい。コンピュータシステム１００はまた、１以上のネットワークと接続するためのネットワークインタフェースを有するようにしてもよい。コンピュータシステムは、交流（ＡＣ）電源または１以上の電池を用いた直流（ＤＣ）電源により駆動されてもよい。

図示されてはいないが、バス１５は、アドレスバス、バス制御信号データバス、及び／またはすべてのメモリアクセスリクエストを調停するメモリコントローラの１以上を有するようにしてもよい。プロセッサ１０５は、入出力（Ｉ／Ｏ）装置（またはスレーブ装置）間の通信がプロセッサ１０５の関与を必要とすることを意味するバス１５を制御する。図示されてはいないが、コンピュータシステム１００にはメモリ１１５へのアクセスリクエストを行うプロセッサ１０５を利用することが可能な他のコントローラが設けられてもよい。これにより、コントローラはプロセッサ１０５による最小限の介入によりバス１５の制御信号とアドレスバスを駆動することが可能となる。例えば、プロセッサ１０５は、バス１５を必要としない他のタスクを実行することによりビジー状態であるか、あるいはプロセッサ１０５は低電力状態によりアイドル状態であるかもしれない。コントローラは、メモリ１１５へのリクエストを生成する自らのプロセッサ、マイクロコントローラあるいはエンジンを有するようにしてもよい。コントローラは、例えば、イーサネット（登録商標）コントローラ、音声トランスデューサコントローラ、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）コントローラ、グラフィックコントローラなどであってもよい。

以下の説明では、統合グラフィックコントローラは、プロセッサ１０５による最小限の介入によりメモリ１１５にアクセスし、バス１５を制御することが可能なコントローラとして利用されてもよい。当業者は、当該説明が他のコントローラにも適用可能であるかもしれないということを認識するであろう。

図２は、一実施例によるコンピュータシステムのチップセットの一例を示すブロック図である。コンピュータシステム１００は、中央プロセッサ１０５とチップセット２００とを有する。コンピュータシステム１００はさらに、メモリ１１５を有するようにしてもよい。チップセット２００は、統合グラフィックチップセットであってもよい。チップセット２００は、例えば、カリフォルニア州サンタクララのインテルコーポレイションからのインテル８４５Ｇ統合グラフィックチップセットであってもよい。チップセット２００は、グラフィック／ビデオサポートを提供する統合グラフィックコントローラ２１２を有するようにしてもよい。チップセット２００はまた、先進的なグラフィック機能に対する外部グラフィックコントローラ（図示せず）をサポートするグラフィックインタフェース２２（例えば、ＡＧＰ（Ａｃｃｅｌｅｒａｔｅｄ Ｇｒａｐｈｉｃｓ Ｐｏｒｔ）インタフェースなど）を有するようにしてもよい。外部グラフィックコントローラは、自らのローカルメモリを有するようにしてもよい。

チップセット２００はまた、プロセッサ１０５からのリード／ライトリクエストを満たすため、メモリ１１５とインタフェースをとるメモリコントローラ２１３を有するようにしてもよい。メモリ１１５は、例えば、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＤＤＲ（Ｄｏｕｂｌｅ Ｄａｔａ Ｒａｔｅ）ＳＲＡＭなどであってもよい。チップセット２００はまた、周辺装置（図示せず）とインタフェースをとるＩ／Ｏコントローラ２１４を有するようにしてもよい。図２はグラフィックコントローラ２１２と異なるモジュールとしてプロセッサ１０５を示しているが、プロセッサ１０５、グラフィックコントローラ２１２及びＩ／Ｏコントローラ２１４の１以上が、複数のモジュールまたは１つのモジュールにより実現されてもよい。例えば、メモリコントローラ２１３の機能は、プロセッサ１０５に統合されてもよい。

グラフィックコントローラ２１２とメモリ１１５は、クロック発生器２０５から基準クロック信号を受信するようにしてもよい。グラフィックコントローラ２１２、メモリコントローラ２１３及びメモリ１１５はまた、タイミング制御などに用いられるＤＬＬ（Ｄｅｌａｙｅｄ Ｌｏｃｋｅｄ Ｌｏｏｐ）回路を有するようにしてもよい。

グラフィックコントローラ２１２は、メモリ１１５から表示データを取得し、映像出力ポート２２０を介しこの表示データを表示ユニット１２４に出力するための計算を実行するようにしてもよい。グラフィックコントローラ２１２はまた、例えば、リフレッシュレート、バックライトの明るさなどを含む表示ユニット１２４の他の動作を制御するようにしてもよい。グラフィックコントローラ２１２により実行されるこれらの動作は、チップセット２００とシステム１００により消費される電力に寄与するかもしれない。

図３は、一実施例によるグラフィックコントローラの一例を示すブロック図である。グラフィックコントローラ２１２は、表示データを格納するための表示バッファ３１０を有するようにしてもよい。表示バッファ３１０は、メモリ１１５から表示データをリクエストする時点を判断するのに利用されるディスプレイストリーマ（ＤＳ）３０５と関連付けされていてもよい。表示バッファ３１０は、ＦＩＦＯ（Ｆｉｒｓｔ−Ｉｎ Ｆｉｒｓｔ−Ｏｕｔ）バッファであってもよい。この表示データは、表示バッファ３１０から表示エンジン３１５に供給されてもよい。図３に示される例はＤＳ３０５を異なるコンポーネントとして示しているが、ＤＳ３０５とそれの機能は、グラフィックコントローラ２１２のメモリコントローラ３００などに搭載されてもよい。

グラフィックコントローラ２１２とメモリコントローラ２１３（図２に示される）（及びプロセッサ１０５）は、メモリ１１５を共有するようにしてもよいということが注目されてもよい。すなわち、グラフィックコントローラ２１２は、プロセッサ１０５の直接的な制御なしにメモリ１１５への自らのアクセスを開始する自らのメモリコントローラ３００を有するようにしてもよい。例えば、統合グラフィックコントローラを有するＵＭＡ（Ｕｎｉｆｉｅｄ Ｍｅｍｏｒｙ Ａｒｃｈｉｔｅｃｔｕｒｅ）チップセットを考慮すると、この場合には、チップセット２００のグラフィックコントローラ２１２とメモリコントローラ２１３は同じメモリ１１５を共有し、グラフィックコントローラ２１２とメモリ１１５の電力消費は低減されるかもしれない。自らのローカルメモリを有する外部グラフィックコントローラ（図示せず）が存在するとき、チップセット２００、メモリ１１５、外部グラフィックコントローラとそれのローカルメモリの電力消費は低減されるかもしれない。

メモリ１１５は、それが高いレートで表示データを提供することが可能であるとき、より効率的なものとなるかもしれない。しかしながら、表示データは低レートで表示エンジン３１５により処理されるだけでもよい。表示バッファ３１０から表示エンジン３１５への表示データの供給における中断または割込みは、表示ユニット１２４への最終的な出力のフリッカや中断などの視覚的アーチファクトをもたらすかもしれない。また、制御値が利用される必要があるかもしれない。例えば、ＤＳ３０５は、グラフィックコントローラ２１２によりサポートされる各表示モードに対し、異なる制御値を利用するようにしてもよい。表示モードには、例えば、表示装置解像度、カラーデプスまたはピクセルデプス、リフレッシュレートとシステム設定の組み合わせを有するものであってもよい。

これらの制御値は、ＤＳ３０５が表示データを抽出する時点と、メモリ１１５から抽出すべき表示データのデータ量を判断することを可能にする。例えば、制御値は、透かし値やバースト長値を含むものであってもよい。透かし値は、バッファ３１０のサイズに応じて最小バッファ値と最大バッファ値と間の値を表すものであってもよい。バースト長値は、ある表示モードに対しある時点でＤＳ３０５がメモリ１１５からリクエスト可能な表示データのデータ量を表すものであってもよい。ＤＳ３０５は、この透かし値とバースト長値とを利用して、表示データが表示ユニット１２４上に表示されるために、メモリ１１５からフェッチされ、表示エンジン３１５に提供される方法及び時点を効率的に制御する。これにより、表示ユニット１２４上に現れる視覚的アーチファクトや表示劣化を解消することに役立つかもしれない。

表示バッファ３１０は、メモリ１１５からフェッチされた表示データを所定量まで格納するようにしてもよい。表示バッファ３１０の表示データ量が現在の表示モードの透かし値以下になると、ＤＳ３０５は、メモリ１１５からさらなる表示データを要求する。ここで、メモリ１１５から抽出する表示データの時点またはデータ量を制御するのに透かし値とバースト長値を利用する以外の他の手法が利用可能である。

図２に示されるプロセッサ１０５は、コンピュータシステム１００の各種設定から生じる様々な表示モードに対する透かし値とバースト長値を動的に計算するようにしてもよい。設定は、例えば、複数のディスプレイ、表示解像度、カラーデプス、リフレッシュレート、オーバレイスケーリング状態、ビデオキャプチャ状態、及び／または他のシステム設定などであってもよい。プロセッサ１０５は、表示ユニット１２４上に表示される表示データを処理するのに利用するため、現在の透かし値としてこれらの透かし値の１つを、現在のバースト長値としてこれらのバースト長値の１つをグラフィックコントローラ２１２にプログラムするようにしてもよい。

通常動作中、メモリ１１５はメモリリフレッシュモードにあり、そのコンテンツは例えば、メモリリフレッシュ間隔ごとにリフレッシュまたはリチャージされるようにしてもよい。一実施例では、メモリ１１５は、プロセッサ１０５や外部リフレッシュ回路（図示せず）とは独立に、それのコンポーネントによる自らのリフレッシュ処理（すなわち、セルフリフレッシュ）を可能にさせる機能を有するようにしてもよい。

ＡＣＰＩ仕様によると、プロセッサ１０５が命令を実行していないとき、コンピュータシステム１００による電力消費は、例えば、Ｃ３電力モード（またはＣ２またはＣ１電力モード）などの低電力モードにプロセッサ１０５を配置することにより低減されるようにしてもよい。プロセッサ１０５が低電力モード（Ｃ３モードなど）にいるとき、ＤＳ３０５は制御値（透かし値とバースト長値など）に基づく表示リフレッシュのため、メモリ１１５から表示データをフェッチする必要がある。これは、他のコントローラがメモリ１１５にアクセスすること所望しても、しなくてもよいときに発生するようにしてもよい。メモリアクセス遅延に対するあらゆるコントローラ装置の寄与が考慮可能であるとき、ここで説明される技術は、プロセッサ１０５がＣ３電力モード、Ｃ２電力モード、あるいはＣ１電力モードにいるとき、機能するようにしてもよい。

一実施例では、プロセッサ１０５が低電力モードにあるとき、メモリ１１５もまた低電力モードにおかれるようにしてもよい。すなわち、メモリ１１５の１以上のコンポーネントの電力消費は低減されるかもしれない。このことは、プロセッサパフォーマンスに最小限の効果しか与えない。例えば、メモリ１１５の電力消費は、メモリ１１５をセルフリフレッシュモードにおくことにより低減されるようにしてもよい。セルフリフレッシュモードは、メモリが入力クロックを必要とせず、それのメモリ状態を維持するのに必要な電力消費しか行わないようにしようとするＤＲＡＭ電力低減状態であってもよい。これは、例えば、セルフリフレッシュコマンドをメモリ１１５に発行することにより実行されるようにしてもよい。メモリ１１５をセルフリフレッシュモードにおくことは、電力消費の低減中にそのコンテンツを保存することを可能にするようにしてもよい。

当業者は、他の技術を用いて、メモリ１１５をプレチャージ電力ダウンまたはアクティブ電力ダウンにおくことにより、メモリ１１５を低電力モードにおくようにしてもよいということを認識するかもしれない。プレチャージ電力ダウンは、システムクロッキングを依然として必要とするＤＲＡＭ電力低減状態であり、すべてのＤＲＡＭメモリページが入力可能となる前にクローズされている。アクティブ電力ダウンは、システムクロッキングを必要とするＤＲＡＭ電力低減状態であるが、必ずしもすべてのＤＲＡＭページが入力可能となる前にクローズされていない。一般に、低減力状態は、より長い電力アップまたはウェークアップ遅延時間を有するかもしれない。

一実施例では、プロセッサ１０５が低電力モードにおかれると、メモリ１１５の電力消費はメモリ１１５に関連するＤＬＬ回路への電力を低減することにより低減されるかもしれない。

一実施例では、メモリ１１５の電力消費が低減されると、グラフィックコントローラ２１２の１以上のコンポーネントの電力消費もまた低減されるかもしれない。グラフィックコントローラ２１２の１以上のコンポーネントは、メモリ１１５を実行させるのに必要なコンポーネントを有するようにしてもよい。これにより、グラフィックコントローラ２１２は低減力モードにおかれ、プロセッサパフォーマンスに対する影響を最小限にするようにしてもよい。例えばこれには、グラフィックコントローラ２１２に関するＤＬＬ回路への電力の低減（ＤＬＬのシャットオフなど）や、グラフィックコントローラ２１２からメモリへのクロッキングのシャットオフが含まれるかもしれない。ここで用いられるような電力消費の低減には、適用可能なとき、電力オフや現在の電力量からより低い電力量への低減が含まれるかもしれない。

コンピュータシステム１００の全体的な電力消費を可能な限り低減するため、メモリ１１５とグラフィックコントローラ２１２が可能な限り長い期間、低電力モードに留まることが効果的であるかもしれない。もちろん、ある時点では、コンピュータシステム１００が許容されるように動作するのを可能にするため、メモリ１１５とグラフィックコントローラ２１２をウェークアップさせることが必要となるかもしれない。例えばある時点では、表示バッファ３１０のディスプレイデータのデータ量は透かしレベルに低減され、メモリバーストが必要とされる。この状況では、グラフィックコントローラ２１２とメモリ１１５をウェークアップすることが必要であり、それらを通常電力モードに回復させる必要があるかもしれない。ここで用いられるようなウェーブアップには、適用可能なときには、低電力量から高電力量に電力を増大させたり、電力オンさせたりすることが含まれてもよい。

上述のように、透かし値は、メモリバーストが必要となる時点を判断するのに利用されてもよく、バースト長値は各時点においてメモリ１１５からフェッチされるデータ量を判断するのに利用されてもよい。典型的には、通常のプロセッサ電力モード中は（例えば、Ｃ０電力モード）、メモリバーストはより小さく、時間的により近接したものであってもよい。従って、プロセッサが低電力モード（Ｃ１、Ｃ２あるいはＣ３など）にあるとき、メモリバーストがより長く、時間的に離間するように、制御値（バースト長値と透かし値など）を変更することが効果的であるかもしれない。もちろん、このことは、表示バッファ３１０のサイズと現在の表示モードに依存するかもしれない。制御値を変更することにより、ウェークアップ遅延時間が表示バッファ３１０の表示データを処理する時間より短くすることが可能となる。ウェークアップ遅延時間には、メモリ１１５とグラフィックコントローラ２１２の１以上のコンポーネントへの電力を回復させる時間が含まれるかもしれない。

図４は、一実施例によるグラフィックコントローラとメモリの電力消費を低減するのに利用されるプロセスの一例を示すフロー図である。ブロック４００において、プロセッサ１０５は低電力モードにおかれる。上述のように、低電力モードから通常電力モードにメモリ１１５を回復させることに関するウェークアップ遅延が起こるかもしれない。プロセッサ１０５が低電力モードにおかれると、ウェークアップ遅延が表示バッファ３１０に存在する表示データを処理する時間より一時的に長くなるように、バッファ３１０は既存の表示データにより部分的占有されるようにしてもよい。

次のメモリバーストにおいて、表示バッファ３１０はより多くの表示データにより占有され（たとえば、バースト長値により指示されるように）、ウェークアップ遅延時間は表示バッファ３１０の表示データを処理するのにかかる時間より短いものであってもよい。これにより、メモリ１１５はより長く低電力モードにいることが可能となる。

ブロック４０５において、メモリ１１５の１以上のコンポーネントの電力消費が低減される。メモリ１１５の１以上のコンポーネントの電力消費の低減は、例えば、セルフリフレッシュモードにメモリ１１５をおくことなどが含まれるかもしれない。メモリ１１５がセルフリフレッシュモードにあるとき、メモリ１１５に関するＤＬＬ回路への電力は低減されてもよい。

ブロック４１０において、グラフィックコントローラ２１２の１以上のコンポーネントの電力消費は低減される。これには、例えば、メモリへのクロックのシャットダウンやグラフィックコントローラに関するＤＬＬ回路の電力消費の低減などが含まれてもよい。

図５は、一実施例によるメモリとグラフィックコントローラを通常電力モードに回復するプロセスを示すフロー図である。ブロック５０５において、グラフィックコントローラ２１２は、低電力モードにある。ブロック５１０において、グラフィックコントローラ２１２が低電力モードから退出する必要があるか判断される。例えば、この判定では、透かしレベルに達したか、そうでないかが検証されてもよい。この判定は、電力アップ遅延時間がすでにバッファリングされている表示データがサポートすることが可能であるものより長いものとなる前に、グラフィックコントローラ２１２が適切な時点において低電力モードから退出することが可能となるように実行されてもよい。グラフィックコントローラ２１２が低電力モードから退出する必要がない場合、本プロセスはブロック５１０に留まる。そうでない場合、本プロセスはブロック５１５に移行する。

ブロック５１５において、メモリ１１５への電力は通常電力モードに回復される。これには、例えば、セルフリフレッシュモードからメモリ１１５を解放したり、メモリ１１５に関するＤＬＬ回路を電力アップすることなどが含まれるかもしれない。ブロック５２０において、グラフィックコントローラ２１２への電力は、通常電力モードに回復される。これには例えば、グラフィックコントローラ２１２に関するＤＬＬ回路の電力アップが含まれるかもしれない。ここで、グラフィックコントローラ２１２は、低電力モードからドリフトイン及びドリフトアウトされてもよい。例えば、グラフィックコントローラ２１２は、より多くの表示データが必要とされ、メモリバーストが実行されるとき、ブロック５２５に示されるように、低電力モードから出るようにしてもよい。

制御値（バースト長値と透かし値など）が利用され、メモリ１１５とグラフィックコントローラ２１２が低電力モードに留まる時間を増やすよう変更されるとき、これらの制御値は、プロセッサ１０５が通常電力モードにあるときに通常利用されるそれらのオリジナルの値に回復される必要があるかもしれない。ここで、メモリ１５とグラフィックコントローラ２１２がプロセッサ１０５を低電力モードから抜け出す前に電力アップするのを待機する必要があるかもしれない。

図４及び５で説明されたプロセスはグラフィックコントローラ２１２に関するものであるが、当業者はこれらのプロセスがプロセッサ１０５とは独立にメモリ１１５にアクセス可能な他のコントローラ装置にもまた適用可能であるということを認識しているであろう。また、上述の技術は表示データに関するものであるが、当業者はまた当該技術がタイムクリティカルなデータを服務任意のデータと共に利用可能であるということを認識するであろう。

コンピュータシステムにおける電力消費を低減する技術が開示された。コンピュータシステムの電力消費は、プロセッサが低電力モードにいるとき、メモリとメモリに関するバスコントローラの電力消費を低減することにより低減されてもよい。上述の技術は一般に同一のメモリを共有するプロセッサとグラフィックコントローラに関するものであるが、グラフィックコントローラが自らのローカルメモリを有するとき、グラフィックコントローラの電力消費は、同一の技術を用いて管理されてもよい。さらに、上述の技術はメモリ１１５とグラフィックコントローラ２１２のＤＬＬ回路の電力消費を低減することに関するが、当該技術はまたコンピュータシステム１００の他のコンポーネントの電力消費を低減するのに利用されてもよい。

本発明は具体的な実施例を参照して説明されたが、請求項に与えられる本発明のより広範な趣旨及び範囲から逸脱することなく、これらの実施例に様々な改良及び変更が可能となることは明白であろう。従って、明細書と図面は、限定的なものでなく、例示的なものとしてみなされるべきである。

図１は、コンピュータシステムの一例を示すブロック図である。 図２は、一実施例によるコンピュータシステムのチップセットの一例を示すブロック図である。 図３は、一実施例によるグラフィックコントローラの一例を示すブロック図である。 図４は、一実施例によるグラフィックコントローラとメモリの電力消費を低減するのに利用されるプロセスの一例を示すフロー図である。 図５は、一実施例によるメモリとグラフィックコントローラを通常電力モードに回復させるプロセスを示すフロー図である。

Claims (3)

1. プロセッサが低電力モードにおかれると、前記プロセッサに接続されるメモリの１以上のコンポーネントと、前記メモリを実行するのに必要なグラフィックコントローラの１以上のコンポーネントの電力消費を低減するため、チップセットが前記メモリと前記グラフィックコントローラとを低電力モードにおくステップと、
   前記メモリと前記グラフィックコントローラとを低電力モードにおく前に、前記プロセッサが前記メモリから抽出される表示データのデータ量を増加するステップと、
   から構成され、
   前記表示データのデータ量は、前記メモリと前記グラフィックコントローラとに係るウェークアップ遅延時間に基づき決定され、
   前記ウェークアップ遅延時間は、前記メモリから抽出される表示データを処理する時間より短く、前記メモリと前記グラフィックコントローラとを前記低電力モードから通常電力モードに復帰させるのに必要とされる時間を含む、
   ことを特徴とする方法。
2. 処理システムで実行されるとき、
   プロセッサが低電力モードにおかれると、前記プロセッサに接続されるメモリの１以上のコンポーネントと前記メモリを前記プロセッサと共有するグラフィックコントローラの１以上のコンポーネントの電力消費を低減するため、チップセットが前記メモリと前記グラフィックコントローラとを低電力モードにおくステップと、
   前記メモリと前記グラフィックコントローラとを低電力モードにおく前に、前記プロセッサが前記メモリから抽出される表示データのデータ量を増加するステップと、
   から構成される方法を前記処理システムに実行させる実行可能な命令を有することを特徴とするコンピュータ可読媒体であって、
   前記表示データのデータ量は、前記メモリと前記グラフィックコントローラとに係るウェークアップ遅延時間に基づき決定され、
   前記ウェークアップ遅延時間は、前記メモリから抽出される表示データを処理する時間より短く、前記メモリと前記グラフィックコントローラとを前記低電力モードから通常電力モードに復帰させるのに必要とされる時間を含む、
   ことを特徴とするコンピュータ可読媒体。
3. プロセッサと、
   前記プロセッサに接続されるメモリと、
   前記プロセッサと前記メモリとに接続されるグラフィックコントローラと、
   から構成されるシステムであって、
   前記グラフィックコントローラと前記プロセッサは前記メモリを共有し、
   前記プロセッサが低電力モードにおかれると、前記メモリの１以上のコンポーネントと前記グラフィックコントローラの１以上のコンポーネントの電力消費を低減するため、チップセットによって前記グラフィックコントローラと前記メモリとが低電力モードにおかれ、
   前記グラフィックコントローラと前記メモリとを低電力モードにおく前に、前記プロセッサによって前記メモリから抽出される表示データのデータ量が増加され、
   前記表示データのデータ量は、前記メモリと前記グラフィックコントローラとに係るウェークアップ遅延時間に基づき決定され、
   前記ウェークアップ遅延時間は、前記メモリから抽出される表示データを処理する時間より短く、前記メモリと前記グラフィックコントローラとを前記低電力モードから通常電力モードに復帰させるのに必要とされる時間を含む、
   ことを特徴とするシステム。

Images