JP2009122828A - 中央処理装置、制御装置、及びプログラム - Google Patents

中央処理装置、制御装置、及びプログラム Download PDF

Info

Publication number
JP2009122828A
JP2009122828A JP2007294279A JP2007294279A JP2009122828A JP 2009122828 A JP2009122828 A JP 2009122828A JP 2007294279 A JP2007294279 A JP 2007294279A JP 2007294279 A JP2007294279 A JP 2007294279A JP 2009122828 A JP2009122828 A JP 2009122828A
Authority
JP
Japan
Prior art keywords
task
processing unit
central processing
power
saving mode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007294279A
Other languages
English (en)
Inventor
Kenji Kuroishi
健児 黒石
Naoshi Hatake
直志 畠
Toshiharu Hayashida
俊治 林田
Masashi Ono
真史 小野
Yu Nameki
祐 行木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2007294279A priority Critical patent/JP2009122828A/ja
Publication of JP2009122828A publication Critical patent/JP2009122828A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Power Sources (AREA)

Abstract

【課題】機器が動作していない待機時だけでなく、動作時にも機器が消費するエネルギー量を抑えることで、機器が消費するエネルギー量を更に抑える。
【解決手段】外部割込みの要求がある場合は、省電力モード移行タスクよりも高いプライオリティのタスクがあるときにCPUがフルパワーで動作できるように、CPUの電力状態が省電力モードの場合に、電力状態を省電力モードから通常の電力モードに復帰する(ステップ100,102)。省電力モード移行タスクよりもプライオリティの高いタスクが存在するか否かを判定し(ステップ104)、存在しない場合は省電力モード移行タスクをコールし、省電力モード移行タスクを実行し、CPUの電力状態を省電力モードに移行する(ステップ106,108)。存在する場合は最もプライオリティの高いタスクをコールし、最もプライオリティの高いタスクを実行する(ステップ110,112)。
【選択図】図3

Description

本発明は、中央処理装置、制御装置、及びプログラムに関する。
地球温暖化は、毎日消費するエネルギーと密接な関係にあり、とくに近年は、長時間スイッチを入れた状態になりがちな機器のエネルギー消費が問題になると共に、消費するエネルギー量を抑えるために検討がなされている。
例えば、特許文献1には、通信インターフェースにイーサネット(登録商標)が接続されている場合には、ダイレクトメモリアクセス(DMA)コントローラから所定時間以上DMA転送要求信号が出力されないと中央処理装置(CPU)等へのクロック供給を停止させるスリープモードへ遷移するように制御すると共に、ホストコンピュータ群からデータを受信した場合にスリープモードを解除するように制御し、通信インターフェースにUSB機器やIEEE1284機器が接続されている場合には、DMAコントローラから所定時間以上DMA転送要求信号が出力されないと、CPU等への電源供給を停止させる電源停止モードへ遷移するように制御することにより、省電力性を向上させる技術が記載されている。
このように、機器が動作していない待機時に消費するエネルギー量を抑える技術は、種々提案されてきた。
特開2001−180083公報
本発明は、機器が動作していない待機時だけでなく、動作時にも機器が消費するエネルギー量を抑えることで、機器が消費するエネルギー量を更に抑えることができる中央処理装置、制御装置、及びプログラムを提供することを目的とする。
請求項1の中央処理装置の発明は、優先度が最低に設定されたタスクであって中央処理装置の電力状態を省電力モードに移行する移行タスクを含む複数のタスクの何れかを順に実行するマルチタスクオペレーティングシステムの管理下で動作する中央処理装置であって、前記移行タスクより優先度が高いタスクが存在するか否かを判定する判定手段と、前記判定手段により前記優先度が高いタスクが存在すると判定された場合には、該優先度が高いタスクを実行し、前記優先度が高いタスクが存在しないと判定された場合には、前記移行タスクを実行する実行手段と、を含んで構成されている。
請求項2の発明は請求項1に記載の中央処理装置において、前記移行タスクの実行中に前記マルチタスクオペレーティングシステムのタスクスイッチによるタイマ割込みを含む外部割込みが発生した場合に、前記電力状態を省電力モードから通常の電力モードに復帰させる復帰手段を更に含んで構成されている。
請求項3の発明は請求項1又は請求項2に記載の中央処理装置において、前記実行手段は、前記中央処理装置が搭載されている制御装置が処理能力の高さが重視される状態の場合には、前記優先度が高いタスクが存在しないと判定されたときであっても前記移行タスクの実行を中止するものである。
請求項4の発明は請求項1〜請求項3の何れか1項に記載の中央処理装置において、前記中央処理装置を複数の異なる省電力モードの何れかの省電力モードに移行可能とし、前記移行タスクの実行によって移行する省電力モードを前記中央処理装置の動作に応じて設定したものである。
請求項5の制御装置の発明は、前記請求項1〜請求項4の何れか1項に記載の中央処理装置が搭載されている制御装置であって、前記中央処理装置が即時性の要求されるタスクの実行に用いられている場合は、オートリフレッシュによってリフレッシュし、前記中央処理装置が即時性の要求されないタスクの実行に用いられている場合は、セルフリフレッシュによってリフレッシュする主記憶装置を含んで構成されている。
請求項6の発明は、中央処理装置を、前記請求項1〜請求項4の何れか1項に記載の中央処理装置に含まれる各手段として機能させるためのプログラムである。
請求項1の発明によれば、優先度が高いタスクが存在しないときに、中央処理装置の電力状態を省電力モードに移行するタスクを実行しない場合と比較して、中央処理装置が消費する電力を抑えることができる、という効果が得られる。
請求項2の発明によれば、外部割込みが発生した場合に、中央処理装置の電力状態を省電力モードから通常の電力モードに復帰させない場合と比較して、優先度が高いタスクが存在するときに通常の電力モードで優先度が高いタスクを実行することができる、という効果が得られる。
請求項3の発明によれば、優先度が高いタスクが存在しないときに、中央処理装置の電力状態を常に省電力モードに移行するタスクを実行する場合と比較して、処理能力の高さを重視して制御装置を動作させることができる、という効果が得られる。
請求項4の発明によれば、中央処理装置の動作に応じた設定をしない場合と比較して、中央処理装置の電力状態を適切な省電力モードに移行させることができる、という効果が得られる。
請求項5の発明によれば、中央処理装置の用途を考慮しない場合と比較して、主記憶装置が消費する電力を抑えることができる、という効果が得られる。
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
図1に示すように、制御装置10は、制御装置10全体を制御するためのCPU(中央処理装置)12、メインメモリ14、及びCPU12の制御を受けずにメインメモリ14に直接アクセスし、メインメモリ14とデバイス16との間でデータの入出力を直接行うためのDMAコントローラ18を含んで構成されたコントローラ20と、デバイス16への信号の入出力を行うための入出力インターフェース22を含んで構成されている。
CPU12は、制御装置10の内部動作を統括的に制御するメイン・コントローラであり、制御装置10に搭載されているマルチタスクオペレーティングシステム(マルチタスクOS)に管理される動作環境下で複数のプログラムを実行する。複数のプログラムは、時分割等により複数のタスクに分割され、マルチタスクOSが提供する所謂マルチタスクの動作環境下で並列に実行される。
メインメモリ14は、主にDRAMで構成されており、一定時間毎に再び電荷を注入するリフレッシュ動作を行なう。
本実施の形態では、デバイス16は、CRT又はLCD等の表示デバイスを含む複数種のデバイスを含んで構成されている。デバイス16には表示デバイスの他に、例えば、キーボード及びポインティングデバイス等の操作者によって操作される入力デバイス、並びに補助記憶装置等が含まれる。
デバイス16は、入出力インターフェース22及びバスを介してコントローラ20と信号の送受信を行うように接続され、表示デバイスは、ビデオカード及びバスを介してコントローラ20から出力された信号を受信するように接続されている。
また、制御装置10には、電源装置24が接続されており、電源スイッチ(図示省略)がオンされることにより、制御装置10に電源装置24からの電力が供給される。コントローラ20は電力が供給されることで起動すると共に、作動可能となるように制御装置10を立ち上げる。電源装置24は、制御装置10に設けられた切換回路26を介して、一点鎖線の矢印で示すように、CPU12、メインメモリ14、デバイス16、DMAコントローラ18、及び入出力インターフェース22の各々の電力供給先に作動用の電力を供給する。切換回路26は、CPU12の制御によって、電力供給先の各々への電力の供給と供給停止とを切り換える。また、切換回路26は、CPU12の制御によって、電力供給先の各々への電力の供給量を変更する。
制御装置10に含まれる電力供給先の各々は、電力消費量の低減を図るために、電源装置24からの電力供給量が低減される省電力モードに移行可能である。CPU12は、電力供給先の各々を監視し、例えば、作動停止状態が所定時間以上経過したとき等の予め設定したタイミングで制御装置10に含まれる電力供給先の各々を省電力モードへ移行させる。省電力モードへの移行は、CPU12が、電力の供給を停止する停止制御信号、又は電力の供給量を低減する低減制御信号等を電力供給先に応じて生成し、生成した信号を切換回路26に出力して切り替えることにより行われる。切換回路26は、CPU12から停止制御信号、低減制御信号等が入力されることにより、電力供給先に応じて電力の供給の停止、電力の供給量の低減等を行う。
CPU12を含む電力供給先の各々は、複数の異なる省電力モードの何れかに移行するように設定可能である。どの省電力モードに移行するかは電力供給先の各々の動作に関する設定に応じて定まる。
本実施の形態における制御装置10では、DMAコントローラ18により、CPU12の制御を受けずにメインメモリ14とデバイス16との間で直接データの入出力を行うDMA入出力制御が行なわれる。このようにDMA入出力制御を行なう場合、CPU12のキャッシュに記憶されているデータとメインメモリ14に記憶されているデータとの一貫性を保つ必要がある。このアルゴリズムとして、例えば、キャッシュが自身やDMA入出力制御により更新されたメインメモリ14の更新状態を把握及び管理し、キャッシュとメインメモリ14との更新状態の情報を交換することで、キャッシュ又はメインメモリ14の何れに最新のデータが存在するかを知り、必要なときにキャッシュが最新のデータを取得できるように、キャッシュ自身の状態の変更、及びラインの消去等を行うスヌープ方式がある。このスヌープ方式を採用した場合、キャッシュに記憶されているデータをキャストアウトするか否かの設定内容に応じてCPU12が消費する電力が異なる。このように、設定内容に応じて、CPU12が移行する省電力モードが定まる。
なお、上記ではCPU12のキャッシュに記憶されているデータとメインメモリ14に記憶されているデータとの一貫性を保つための設定内容を一例に挙げて説明したが、これに限らず、種々の設定内容に応じて移行する省電力モードが定まる。
ところで、DMA入出力制御では、CPU12がDMAコントローラ18にDMA入出力制御を指示した後は、メインメモリ14とデバイス16との間のデータ転送はDMAコントローラ18が管理する。これにより、CPU12は、メインメモリ14とデバイス16との間のデータ転送以外のタスクを実行することが可能となる。しかし、CPU12がDMAコントローラ18にDMA入出力制御を指示した後に、処理すべきタスクが存在しない場合には、CPU12はアイドル状態となり、電源装置24から供給される電力を不要に消費することになる。
これに対し、本実施の形態では、詳細を後述するようにCPU12のタスクに、CPU12に供給される電力を低減させるためのタスクであって、省電力モードへ移行させる省電力モード移行タスクをプライオリティを最低に設定して含められている。ここで、マルチタスクOSの管理下では、CPU12は、図中の矢印Aで模式的に示す入出力割込みやタイマ割込み等、割込み処理が要求される度に、タスク管理プログラムによって、そのとき実行可能なタスクの中から、最もプライオリティの高いタスクの実行を開始するか、あるいは再開させる。すなわち、CPU12は、通常の処理すべきタスクが存在しない場合には、プライオリティが最低に設定された省電力モード移行タスクによって自らの電力状態を省電力モードに移行する。これにより、CPU12による不要な電力の消費を抑えることができる。
図2は、本実施の形態に係るCPU12によって実行されるタスクの優先順位の一例を示している。図2に示されるように、プライオリティを最低のレベルに設定した省電力モード移行タスクが、複数のタスクに含まれている。すなわち、CPU12は、高いレベルのプライオリティが設定されているネットワークに関するタスク、ユーザーインターフェースに関するタスク、及びジョブデコンポーザに関するタスク等が存在しない場合、省電力モード移行タスクを実行して、CPU12を省電力モードに移行する。これにより、CPU12による不要な電力の消費を抑えることができる。
次に、本実施の形態に係るCPU12による処理ルーチンを図3に示すフローチャートを用いて説明する。この処理ルーチンのプログラムは、コントローラ20に設けられた記憶媒体としてのROM(図示省略)に記憶されている。
ステップ100では、入出力割込みやタイマ割込み等の外部割込みの要求の有無を判定する。肯定された場合、すなわち外部割込みの要求があった場合はステップ102へ移行し、否定された場合はステップ100に戻る。
ステップ102では、省電力モード移行タスクよりも高いプライオリティのタスクが存在するときにCPU12がフルパワーで動作できるように、CPU12の電力状態が省電力モードの場合には、電力状態が省電力モードから通常の電力モードに一旦復帰される。
ステップ104では、省電力モード移行タスクよりもプライオリティの高いタスクが存在するか否かを判定する。プライオリティの高いタスクが存在しない場合はステップ106へ移行し、プライオリティの高いタスクが存在する場合はステップ110へ移行する。
ステップ106では、省電力モード移行タスクをコールし、ステップ108では、コールした省電力モード移行タスクを実行し、CPU12の電力状態を省電力モードに移行する。
ステップ110では、プライオリティの高いタスクの中から最もプライオリティの高いタスクをコールし、ステップ112では、最もプライオリティの高いタスクを実行する。
ステップ108、又はステップ112の実行後は、ステップ100へ戻る。
なお、本実施の形態では、CPU12がリアルタイム性の要求されるタスクの実行に用いられているとして、タスクスイッチのタイマは例えば10ms毎にエクスパイアするように設定されている。このような設定がされている場合、CPU12については、10ms毎に省電力モードへの移行及び復帰を行うことによって消費することが抑えられる電力量は、10ms毎に省電力モードへの移行及び復帰を行うことによって消費する電力量よりも大きい。一方、メインメモリ14については、10ms毎に省電力モードへの移行及び復帰を行うことによって消費することが抑えられる電力量は、10ms毎に省電力モードへの移行及び復帰を行うことによって消費する電力量よりも小さい。従って、本実施の形態では、CPU12を省電力モードに移行する場合にも、メインメモリ14への電力供給状態は維持する。また、メインメモリ14は、オートリフレッシュによりリフレッシュを行うようになっている。
一方、CPU12がリアルタイム性が要求されないタスクの実行に用いられている場合は、例えば100ms等、タスクスイッチのタイマがエクスパイアするまでの時間間隔がリアルタイム性の要求されるタスクを実行する場合より長く設定される。このようにタイマがエクスパイアするまでの時間間隔が長く設定されている場合は、CPU12を省電力モードに移行するときに、メインメモリ14の電力状態も省電力モードに移行する。また、タイマがエクスパイアするまでの時間間隔が長く設定されている場合は、メインメモリ14は、セルフリフレッシュによりリフレッシュを行うように設定しておく。
また、制御装置10の処理能力を高く保つことを最優先とするように設定されている場合は、実行すべきタスクが省電力モード移行タスクのみの場合でも、省電力モード移行タスクをコールすることなく、CPU12の電力状態を省電力モードに移行しないようにするとよい。
このように、本実施の形態では、制御装置が動作していても、CPUがアイドル状態であるときに、CPUの電力状態を省電力モードに移行することで、コントローラが消費する電力を抑えることができる。さらに、マルチタスクOSのタスクスイッチのタイマ割込みを含む外部割込みの要求毎にCPUが省電力モードから通常の電力モードに復帰することで、省電力モードに移行するタスクよりも高いプライオリティのタスクがあるときにCPUがフルパワーで動作可能な状態となり、制御装置の動作状態に係わらず、コントローラが消費する電力を抑えることができる。
なお、本発明に係る中央処理装置は、本発明を実現する構成を備えたものであればよく、上述した中央処理装置の構成に限定されるものではない。
また、本発明に係る制御装置は、本発明を実現する構成を備えたものであればよく、上述した制御装置の構成に限定されるものではなく、例えば、デバイスとしてプリンタ、スキャナを含んだ画像形成の機能を備えた制御装置であってもよい。
本実施の形態に係る制御装置の概略構成図である。 タスクのプライオリティの一例を示す図である。 本実施の形態に係るCPUによる処理ルーチンを示すフローチャートである。
符号の説明
10 制御装置
12 CPU
14 メインメモリ
16 デバイス
18 DMAコントローラ
20 コントローラ
22 入出力インターフェース
24 電源装置
26 切換回路

Claims (6)

  1. 優先度が最低に設定されたタスクであって中央処理装置の電力状態を省電力モードに移行する移行タスクを含む複数のタスクの何れかを順に実行するマルチタスクオペレーティングシステムの管理下で動作する中央処理装置であって、
    前記移行タスクより優先度が高いタスクが存在するか否かを判定する判定手段と、
    前記判定手段により前記優先度が高いタスクが存在すると判定された場合には、該優先度が高いタスクを実行し、前記優先度が高いタスクが存在しないと判定された場合には、前記移行タスクを実行する実行手段と、
    を含む中央処理装置。
  2. 前記移行タスクの実行中に前記マルチタスクオペレーティングシステムのタスクスイッチによるタイマ割込みを含む外部割込みが発生した場合に、前記電力状態を省電力モードから通常の電力モードに復帰させる復帰手段を更に含む請求項1に記載の中央処理装置。
  3. 前記実行手段は、前記中央処理装置が搭載されている制御装置が処理能力の高さが重視される状態の場合には、前記優先度が高いタスクが存在しないと判定されたときであっても前記移行タスクの実行を中止する請求項1又は請求項2に記載の中央処理装置。
  4. 前記中央処理装置を複数の異なる省電力モードの何れかの省電力モードに移行可能とし、前記移行タスクの実行によって移行する省電力モードを前記中央処理装置の動作に応じて設定した請求項1〜請求項3の何れか1項に記載の中央処理装置。
  5. 前記請求項1〜請求項4の何れか1項に記載の中央処理装置が搭載されている制御装置であって、
    前記中央処理装置が即時性の要求されるタスクの実行に用いられている場合は、オートリフレッシュによってリフレッシュし、前記中央処理装置が即時性の要求されないタスクの実行に用いられている場合は、セルフリフレッシュによってリフレッシュする主記憶装置を含む制御装置。
  6. 中央処理装置を、前記請求項1〜請求項4の何れか1項に記載の中央処理装置に含まれる各手段として機能させるためのプログラム。
JP2007294279A 2007-11-13 2007-11-13 中央処理装置、制御装置、及びプログラム Pending JP2009122828A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007294279A JP2009122828A (ja) 2007-11-13 2007-11-13 中央処理装置、制御装置、及びプログラム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007294279A JP2009122828A (ja) 2007-11-13 2007-11-13 中央処理装置、制御装置、及びプログラム

Publications (1)

Publication Number Publication Date
JP2009122828A true JP2009122828A (ja) 2009-06-04

Family

ID=40814936

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007294279A Pending JP2009122828A (ja) 2007-11-13 2007-11-13 中央処理装置、制御装置、及びプログラム

Country Status (1)

Country Link
JP (1) JP2009122828A (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121259A (ja) * 1993-10-26 1995-05-12 Citizen Watch Co Ltd コンピュータシステム
JPH07295694A (ja) * 1994-04-25 1995-11-10 Matsushita Electric Ind Co Ltd 演算処理装置の省電力方法
JP2000347772A (ja) * 1999-06-07 2000-12-15 Toshiba Corp 携帯情報機器に使用されるプロセッサの低消費電力制御方法
JP2002366266A (ja) * 2001-06-07 2002-12-20 Mitsubishi Electric Corp プロセッサ省電力制御装置及びプロセッサ省電力制御方法を実現するプログラムを記録したコンピュータ読み取り可能な記録媒体及びプロセッサ省電力制御方法及びプログラム
JP2004192043A (ja) * 2002-12-06 2004-07-08 Sharp Corp メモリ制御装置およびそれを備えた情報処理システム並びにメモリ制御方法
JP2005352602A (ja) * 2004-06-08 2005-12-22 Sharp Corp メモリ制御方法及びメモリ制御装置
JP2006187935A (ja) * 2005-01-06 2006-07-20 Canon Inc インクジェット式記録装置、記録装置における消費電力制御方法、プログラムおよび記憶媒体
JP2006517315A (ja) * 2003-01-09 2006-07-20 インテル コーポレイション プロセッサ電力状態を考慮するメモリコントローラ

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07121259A (ja) * 1993-10-26 1995-05-12 Citizen Watch Co Ltd コンピュータシステム
JPH07295694A (ja) * 1994-04-25 1995-11-10 Matsushita Electric Ind Co Ltd 演算処理装置の省電力方法
JP2000347772A (ja) * 1999-06-07 2000-12-15 Toshiba Corp 携帯情報機器に使用されるプロセッサの低消費電力制御方法
JP2002366266A (ja) * 2001-06-07 2002-12-20 Mitsubishi Electric Corp プロセッサ省電力制御装置及びプロセッサ省電力制御方法を実現するプログラムを記録したコンピュータ読み取り可能な記録媒体及びプロセッサ省電力制御方法及びプログラム
JP2004192043A (ja) * 2002-12-06 2004-07-08 Sharp Corp メモリ制御装置およびそれを備えた情報処理システム並びにメモリ制御方法
JP2006517315A (ja) * 2003-01-09 2006-07-20 インテル コーポレイション プロセッサ電力状態を考慮するメモリコントローラ
JP2005352602A (ja) * 2004-06-08 2005-12-22 Sharp Corp メモリ制御方法及びメモリ制御装置
JP2006187935A (ja) * 2005-01-06 2006-07-20 Canon Inc インクジェット式記録装置、記録装置における消費電力制御方法、プログラムおよび記憶媒体

Similar Documents

Publication Publication Date Title
US7624215B2 (en) Interrupt controller
JP2006221381A (ja) プロセッサシステム、該プロセッサシステムを備えた画像形成装置
US8631257B2 (en) Platform power management based on latency guidance
US20100287394A1 (en) North-bridge to south-bridge protocol for placing processor in low power state
EP3872604A1 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
JP5094666B2 (ja) マルチプロセッサシステム及びその制御方法、並びに、コンピュータプログラム
JP2006344162A (ja) 並列計算装置
JP2006072991A (ja) 省電力処理装置、省電力処理方法、及び省電力処理プログラム
JP2005285093A (ja) プロセッサ電力制御装置及びプロセッサ電力制御方法
JP2010228239A (ja) 処理装置
JP2008077563A (ja) 電子機器およびcpu動作環境制御プログラム
TWI502332B (zh) 電源管理方法及應用該方法之電子系統
JP2010160565A (ja) タスクスケジューリング装置、タスクスケジューリング制御方法、及びタスクスケジューリング制御プログラム
TWI595353B (zh) 用於控制處理器核心之電力模式的基於延遲電力模式單元以及相關方法及系統
US9619001B2 (en) Information processing apparatus, device control method and computer program product for saving power
JP2006268324A (ja) 画像形成システム
JP5585651B2 (ja) マルチコアシステム、スケジューリング方法およびスケジューリングプログラム
KR20110103258A (ko) 전력 소모 저감을 위한 하이브리드 메모리 장치 및 그 방법
JP5783348B2 (ja) 制御装置、制御プログラム、画像形成装置
JP2009122828A (ja) 中央処理装置、制御装置、及びプログラム
JP2004326153A (ja) 消費電力低減装置
JP2010097427A (ja) 処理装置、処理方法及びコンピュータプログラム
KR20090084255A (ko) 멀티-코어 프로세서의 전원제어장치 및 방법
JP2006240130A (ja) 印刷装置のコントローラ
JP2008114571A (ja) 制御装置およびデータ処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120123

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120918

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016