JP2006344162A - 並列計算装置 - Google Patents
並列計算装置 Download PDFInfo
- Publication number
- JP2006344162A JP2006344162A JP2005171483A JP2005171483A JP2006344162A JP 2006344162 A JP2006344162 A JP 2006344162A JP 2005171483 A JP2005171483 A JP 2005171483A JP 2005171483 A JP2005171483 A JP 2005171483A JP 2006344162 A JP2006344162 A JP 2006344162A
- Authority
- JP
- Japan
- Prior art keywords
- processors
- power consumption
- processing
- data
- computing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
【解決手段】複数のデータ量と、動作周波数および電圧をパラメータとしてプロセッサによる処理を実行したときの消費電力量とを対応付けた消費電力量情報をあらかじめ記憶する記憶部10と、制約時間内にデータ処理を終了させるために制約時間ごとに入力したデータ量に応じてデータ処理を分割して複数のプロセッサに割り付ける際に、記憶部10に記憶された消費電力量情報に基づいて、複数のプロセッサによる消費電力量の合計が最小となるように、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行う割付設定処理部20とを備える。
【選択図】図1
Description
本発明の並列計算装置は、処理にかけられる制約時間および入力データ量に応じて、省電力のための最適な実行方式を選定することを特徴とする。具体的には、動作周波数と電圧が可変であるプロセッサを複数備えた並列計算装置により、処理完了時間が制約されている問題を処理する場合に、消費電力量が最も少なくなるように、使用するプロセッサ数およびプロセッサの動作周波数・電圧を設定する。
図1は、本発明の実施の形態1における並列計算装置による処理の流れの一例を示した図である。具体的には、1つの適用例であるレーダーセンサーシステムにおいて、対象とする並列計算装置部分の処理の流れの概略を示したものである。図1の処理においては、観測周期(時間間隔:T)毎に、データ量が異なる処理データ(観測データ)がシステムの並列計算装置に届く。この時間間隔Tが制約時間に相当する。
図3は、本発明の実施の形態2の並列計算装置において、2つの実行方式の消費電力量の比較を示した図である。具体的には、制約時間に相当する時間間隔T内に、ある処理データの処理を完了させる場合に、2つの実行方式による消費電力量をタイムチャートとして示したものである。
本実施の形態3では、動作周波数および電圧が可変であるプロセッサを用いる場合の具体例について説明する。図4は、本発明の実施の形態3の並列計算装置に用いられるプロセッサのスペック例を示した図である。このスペック例では、動作周波数及び電圧の設定により、高速動作状態、低速動作状態、休眠状態の3状態の切り換えが可能であるプロセッサの例を示している。
本実施の形態4では、並列処理によるオーバーヘッドを考慮する場合について説明する。ここで、並列処理によるオーバーヘッドとは、データを分割処理することによってデータ処理以外に必要となる余計な処理時間に相当する。すなわち、処理データをn分割した場合には、それぞれのプロセッサによる処理時間は、単純にn分の1になるのではなく、さらに各プロセッサによる並列処理に伴うオーバーヘッド分の処理時間が必要となる。
本実施の形態5では、発熱量を考慮した上で、各プロセッサの実行方式を選定する場合について説明する。一般的に、物質の温度変化に対する発熱量の関係は、下式(4)で表すことができる。また、発熱量と消費電力量の関係は、下式(5)で表すことができるため、消費電力量を如何に低減させるかという課題は、発熱量を如何に低減させるかという課題と等価となる。
本実施の形態6では、許容消費電力量を考慮した上で、各プロセッサの実行方式を選定する場合について説明する。図10は、本発明の実施の形態6における許容消費電力量を考慮した実行方式の選定に関する説明図である。
本実施の形態7では、プロセッサの状態温度が外気温度に下がるまでの時間特性を考慮した上で、各プロセッサの実行方式を選定する場合について説明する。図11は、本発明の実施の形態7におけるCPU温度の時間特性を示した図である。このようなCPU温度の時間特性が分かっている場合には、処理が完了してから制約時間経過までの間の温度特性を考慮した上で、制約時間が終わった時点で最もCPU温度が低くなる実行方式を選定することも考えられる。
Claims (10)
- 動作周波数および電圧が可変であるプロセッサを複数用いて、処理完了時間が制約されているデータの処理を分割して並列処理を実行することにより制約時間内に前記データの処理を終了させる並列計算装置であって、
複数のデータ量と、動作周波数および電圧をパラメータとして処理を実行したときのプロセッサの消費電力量とを対応付けた消費電力量情報を記憶する記憶部と、
前記制約時間内に前記データの処理を終了させるために、前記制約時間ごとに入力したデータのデータ量に応じて前記データの処理を分割して複数のプロセッサに割り付ける際に、前記記憶部に記憶された前記消費電力量情報に基づいて、前記複数のプロセッサによる消費電力量の合計が最小となるように、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行う割付設定処理部と
を備えることを特徴とする並列計算装置。 - 請求項1に記載の並列計算装置において、
複数のプロセッサの状態温度を検出する温度検出部をさらに備え、
前記割付設定処理部は、前記制約時間内に前記データの処理を終了させるために、前記制約時間ごとに入力したデータのデータ量に応じて前記データの処理を分割して複数のプロセッサに割り付ける際に、前記記憶部に記憶された前記消費電力量情報に基づいて、前記複数のプロセッサによる消費電力量の合計が最小となるように、かつ前記温度検出部で検出された前記状態温度に基づいて前記状態温度の低いプロセッサを優先するように複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行う
ことを特徴とする並列計算装置。 - 請求項1に記載の並列計算装置において、
複数のプロセッサの状態温度を検出する温度検出部をさらに備え、
前記記憶部は、プロセッサの状態温度と、動作周波数および電圧をパラメータとして処理を実行するためのプロセッサの許容消費電力量とを対応付けた許容消費電力量情報をさらに記憶し、
前記割付設定処理部は、前記制約時間内に前記データの処理を終了させるために、前記制約時間ごとに入力したデータのデータ量に応じて前記データの処理を分割して複数のプロセッサに割り付ける際に、前記記憶部に記憶された前記消費電力量情報および前記許容消費電力量情報と、前記温度検出部で検出された前記状態温度とに基づいて、処理実行後の各プロセッサの消費電力量が前記許容消費電力量以内に収まる範囲で前記複数のプロセッサによる消費電力量の合計が最小となるように、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行う
ことを特徴とする並列計算装置。 - 請求項3に記載の並列計算装置において、
前記記憶部は、消費電力の上昇率がピークとなる温度に基づいて算出される許容消費電力量情報を記憶することを特徴とする並列計算装置。 - 請求項3に記載の並列計算装置において、
前記記憶部は、プロセッサを冷却するためのファンが起動する温度に基づいて算出される許容消費電力量情報を記憶することを特徴とする並列計算装置。 - 請求項1に記載の並列計算装置において、
複数のプロセッサの状態温度を検出する温度検出部をさらに備え、
前記記憶部は、プロセッサの状態温度が外気温度に下がるまでの時間特性を冷却特性情報としてさらに記憶し、
前記割付設定処理部は、前記制約時間内に前記データの処理を終了させるために、前記制約時間ごとに入力したデータのデータ量に応じて前記データの処理を分割して複数のプロセッサに割り付ける際に、前記記憶部に記憶された前記消費電力量情報および前記冷却特性情報と、前記温度検出部で検出された前記状態温度とに基づいて、それぞれのプロセッサの処理完了後から前記制約時間経過時までの各プロセッサの状態温度の低下分を加味して、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行う
ことを特徴とする並列計算装置。 - 請求項1ないし6のいずれか1項に記載の並列計算装置において、
前記割付設定処理部は、今回の制約時間の次の制約時間以降に処理すべきデータ量が既知の場合には、前記今回の制約時間と前記次の制約時間以降とを加算した総制約時間経過後の前記複数のプロセッサによる消費電力量の合計が最小となるように、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行うことを特徴とする並列計算装置。 - 請求項1ないし7のいずれか1項に記載の並列計算装置において、
前記記憶部は、前記複数のプロセッサの前記消費電力量情報に対応して、前記複数のプロセッサの処理に伴う前記複数のプロセッサ以外の周辺機器の消費電力量を周辺機器消費電力量情報としてさらに備え、
前記割付設定処理部は、前記複数のプロセッサによる消費電力量と前記複数のプロセッサ以外の周辺機器の消費電力量との合計が最小となるように、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行う
ことを特徴とする並列計算装置。 - 請求項1ないし8のいずれか1項に記載の並列計算装置において、
前記記憶部は、仕様の異なるプロセッサに対応する消費電力量情報を記憶することを特徴とする並列計算装置。 - 請求項1ないし9のいずれか1項に記載の並列計算装置において、
前記割付設定処理部は、並列処理による通信オーバーヘッドを考慮して、前記複数のプロセッサによる消費電力量の合計が最小となるように、複数のプロセッサに対する割り付けと、動作周波数および電圧の設定とを行うことを特徴とする並列計算装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005171483A JP4476876B2 (ja) | 2005-06-10 | 2005-06-10 | 並列計算装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005171483A JP4476876B2 (ja) | 2005-06-10 | 2005-06-10 | 並列計算装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006344162A true JP2006344162A (ja) | 2006-12-21 |
JP4476876B2 JP4476876B2 (ja) | 2010-06-09 |
Family
ID=37641059
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005171483A Expired - Fee Related JP4476876B2 (ja) | 2005-06-10 | 2005-06-10 | 並列計算装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4476876B2 (ja) |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141290A (ja) * | 2006-11-30 | 2008-06-19 | Sharp Corp | Nicを備えるシステム機器および同システム機器の省電力制御方法 |
JP2009134716A (ja) * | 2007-11-28 | 2009-06-18 | Internatl Business Mach Corp <Ibm> | マルチプロセッサ・データ処理システムにおいて共有キャッシュ・ラインを与える方法、コンピュータ読み取り可能な記録媒体及びマルチプロセッサ・データ処理システム |
WO2009078104A1 (ja) * | 2007-12-19 | 2009-06-25 | Fujitsu Limited | 電源制御方法及び装置 |
JP2010211331A (ja) * | 2009-03-06 | 2010-09-24 | Nec Corp | 業務管理システム、管理装置、業務管理方法、プログラム及び記録媒体 |
JP2011040083A (ja) * | 2008-04-09 | 2011-02-24 | Hitachi Ltd | 情報処理システムの運用管理方法、運用管理プログラムおよび運用管理装置、ならびに情報処理システム |
WO2011052102A1 (ja) * | 2009-11-02 | 2011-05-05 | 株式会社日立製作所 | サービス設定支援方法 |
JP4751962B2 (ja) * | 2008-09-17 | 2011-08-17 | 株式会社日立製作所 | 情報処理システムの運用管理方法 |
JP2011204110A (ja) * | 2010-03-26 | 2011-10-13 | Nomura Research Institute Ltd | 情報処理システムおよび情報処理方法 |
JP2011210225A (ja) * | 2010-07-14 | 2011-10-20 | Nomura Research Institute Ltd | 情報処理システムおよび情報処理方法 |
WO2012008019A1 (ja) | 2010-07-13 | 2012-01-19 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法及びプログラム |
WO2012014312A1 (ja) * | 2010-07-30 | 2012-02-02 | 富士通株式会社 | マルチコアプロセッサシステム、割り当てプログラム、制御プログラム、割り当て方法、および制御方法 |
US8127298B2 (en) | 2008-10-30 | 2012-02-28 | Hitachi, Ltd. | Operations management apparatus of information-processing system |
WO2012108058A1 (ja) * | 2011-02-10 | 2012-08-16 | 富士通株式会社 | スケジューリング方法、設計支援方法、およびシステム |
JP5067425B2 (ja) * | 2007-09-21 | 2012-11-07 | 富士通株式会社 | 翻訳装置と翻訳方法および翻訳プログラムとプロセッサコアの制御方法およびプロセッサ |
JP2013500515A (ja) * | 2009-07-21 | 2013-01-07 | マイクロソフト コーポレーション | コンポーネントの電力監視およびワークロードの最適化 |
WO2014061141A1 (ja) | 2012-10-18 | 2014-04-24 | トヨタ自動車株式会社 | 並列計算装置 |
JP2014130645A (ja) * | 2014-04-03 | 2014-07-10 | Fujitsu Ltd | マルチプロセッサシステム、制御方法、および制御プログラム |
JP2014186522A (ja) * | 2013-03-22 | 2014-10-02 | Fujitsu Ltd | 計算システム及びその電力管理方法 |
JP2014219788A (ja) * | 2013-05-07 | 2014-11-20 | 富士通株式会社 | 情報処理装置、省電力化制御方法および省電力化制御プログラム |
JP2015097021A (ja) * | 2013-11-15 | 2015-05-21 | オリンパス株式会社 | 演算装置 |
WO2016185599A1 (ja) * | 2015-05-21 | 2016-11-24 | 株式会社日立製作所 | 計算機システム及び計算機 |
JP2017515230A (ja) * | 2014-04-30 | 2017-06-08 | クアルコム,インコーポレイテッド | グラフィックスフレーム処理において電力消費を低減させるためのcpu/gpu dcvs相互最適化 |
JP2018151920A (ja) * | 2017-03-14 | 2018-09-27 | 株式会社富士通アドバンストエンジニアリング | データ分配装置及びデータ分配比率の決定方法 |
US10133330B2 (en) | 2013-07-17 | 2018-11-20 | Fujitsu Limited | Cluster system, controller, method for controlling, and computer-readable recording medium having stored therein controlling program that operate node at the combination of the respective load setting values that satisfy required performance and lowers power consumption |
JP2020042504A (ja) * | 2018-09-10 | 2020-03-19 | 日本電気株式会社 | 設定装置、処理装置及び設定方法 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07168726A (ja) * | 1993-12-16 | 1995-07-04 | Matsushita Electric Ind Co Ltd | 電子計算機及びマルチプロセスオペレーティングシステムのスケジューリング方法 |
JPH1069469A (ja) * | 1996-08-28 | 1998-03-10 | Hitachi Ltd | 並列プログラム自動生成方法 |
JPH10162130A (ja) * | 1996-12-02 | 1998-06-19 | Hitachi Ltd | 並列データ処理装置および方法 |
JPH11272629A (ja) * | 1998-03-19 | 1999-10-08 | Hitachi Ltd | データ処理装置 |
JPH11296488A (ja) * | 1998-04-09 | 1999-10-29 | Hitachi Ltd | 電子機器 |
JP2002202893A (ja) * | 2000-10-24 | 2002-07-19 | Texas Instruments Inc | 多重タスクの実行を制御する方法と処理回路 |
JP2003140787A (ja) * | 2001-11-06 | 2003-05-16 | Hitachi Ltd | 電力制御装置及び方法並びに電力制御プログラム |
WO2003083693A1 (fr) * | 2002-04-03 | 2003-10-09 | Fujitsu Limited | Planificateur de taches dans un systeme de traitement distribue |
WO2004095248A2 (en) * | 2003-04-09 | 2004-11-04 | Intel Corporation | Performance scheduling using multiple constraints |
JP2005063066A (ja) * | 2003-08-08 | 2005-03-10 | Internatl Business Mach Corp <Ibm> | 分散コンピューティングシステム |
-
2005
- 2005-06-10 JP JP2005171483A patent/JP4476876B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07168726A (ja) * | 1993-12-16 | 1995-07-04 | Matsushita Electric Ind Co Ltd | 電子計算機及びマルチプロセスオペレーティングシステムのスケジューリング方法 |
JPH1069469A (ja) * | 1996-08-28 | 1998-03-10 | Hitachi Ltd | 並列プログラム自動生成方法 |
JPH10162130A (ja) * | 1996-12-02 | 1998-06-19 | Hitachi Ltd | 並列データ処理装置および方法 |
JPH11272629A (ja) * | 1998-03-19 | 1999-10-08 | Hitachi Ltd | データ処理装置 |
JPH11296488A (ja) * | 1998-04-09 | 1999-10-29 | Hitachi Ltd | 電子機器 |
JP2002202893A (ja) * | 2000-10-24 | 2002-07-19 | Texas Instruments Inc | 多重タスクの実行を制御する方法と処理回路 |
JP2003140787A (ja) * | 2001-11-06 | 2003-05-16 | Hitachi Ltd | 電力制御装置及び方法並びに電力制御プログラム |
WO2003083693A1 (fr) * | 2002-04-03 | 2003-10-09 | Fujitsu Limited | Planificateur de taches dans un systeme de traitement distribue |
WO2004095248A2 (en) * | 2003-04-09 | 2004-11-04 | Intel Corporation | Performance scheduling using multiple constraints |
JP2006522384A (ja) * | 2003-04-09 | 2006-09-28 | インテル コーポレイション | 複数の制約条件を用いるパフォーマンススケジューリング |
JP2005063066A (ja) * | 2003-08-08 | 2005-03-10 | Internatl Business Mach Corp <Ibm> | 分散コンピューティングシステム |
Non-Patent Citations (1)
Title |
---|
尾崎敦夫、佐藤裕幸: "並列演算環境における消費電力量低減化方式の検討", 情報処理学会研究報告, vol. 第2004巻,第80号, JPN6009050031, 31 July 2004 (2004-07-31), JP, pages 175 - 180, ISSN: 0001427204 * |
Cited By (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008141290A (ja) * | 2006-11-30 | 2008-06-19 | Sharp Corp | Nicを備えるシステム機器および同システム機器の省電力制御方法 |
JP5067425B2 (ja) * | 2007-09-21 | 2012-11-07 | 富士通株式会社 | 翻訳装置と翻訳方法および翻訳プログラムとプロセッサコアの制御方法およびプロセッサ |
US8543993B2 (en) | 2007-09-21 | 2013-09-24 | Fujitsu Limited | Compiler, compile method, and processor core control method and processor |
JP2009134716A (ja) * | 2007-11-28 | 2009-06-18 | Internatl Business Mach Corp <Ibm> | マルチプロセッサ・データ処理システムにおいて共有キャッシュ・ラインを与える方法、コンピュータ読み取り可能な記録媒体及びマルチプロセッサ・データ処理システム |
WO2009078104A1 (ja) * | 2007-12-19 | 2009-06-25 | Fujitsu Limited | 電源制御方法及び装置 |
US8407494B2 (en) | 2007-12-19 | 2013-03-26 | Fujitsu Limited | Power supply control method and device |
JP5152197B2 (ja) * | 2007-12-19 | 2013-02-27 | 富士通株式会社 | 電源制御方法及び装置 |
JP2011040083A (ja) * | 2008-04-09 | 2011-02-24 | Hitachi Ltd | 情報処理システムの運用管理方法、運用管理プログラムおよび運用管理装置、ならびに情報処理システム |
JPWO2010032501A1 (ja) * | 2008-09-17 | 2012-02-09 | 株式会社日立製作所 | 情報処理システムの運用管理方法 |
JP4751962B2 (ja) * | 2008-09-17 | 2011-08-17 | 株式会社日立製作所 | 情報処理システムの運用管理方法 |
US8145927B2 (en) | 2008-09-17 | 2012-03-27 | Hitachi, Ltd. | Operation management method of information processing system |
US8127298B2 (en) | 2008-10-30 | 2012-02-28 | Hitachi, Ltd. | Operations management apparatus of information-processing system |
JP2010211331A (ja) * | 2009-03-06 | 2010-09-24 | Nec Corp | 業務管理システム、管理装置、業務管理方法、プログラム及び記録媒体 |
JP2013500515A (ja) * | 2009-07-21 | 2013-01-07 | マイクロソフト コーポレーション | コンポーネントの電力監視およびワークロードの最適化 |
JP5328929B2 (ja) * | 2009-11-02 | 2013-10-30 | 株式会社日立製作所 | サービス設定支援方法 |
WO2011052102A1 (ja) * | 2009-11-02 | 2011-05-05 | 株式会社日立製作所 | サービス設定支援方法 |
JP2011204110A (ja) * | 2010-03-26 | 2011-10-13 | Nomura Research Institute Ltd | 情報処理システムおよび情報処理方法 |
WO2012008019A1 (ja) | 2010-07-13 | 2012-01-19 | 富士通株式会社 | 情報処理装置、情報処理装置の制御方法及びプログラム |
JP2011210225A (ja) * | 2010-07-14 | 2011-10-20 | Nomura Research Institute Ltd | 情報処理システムおよび情報処理方法 |
US9170965B2 (en) | 2010-07-30 | 2015-10-27 | Fujitsu Limited | Interrupt assigning method, interrupt control method, and system therefor |
WO2012014312A1 (ja) * | 2010-07-30 | 2012-02-02 | 富士通株式会社 | マルチコアプロセッサシステム、割り当てプログラム、制御プログラム、割り当て方法、および制御方法 |
JP5516737B2 (ja) * | 2010-07-30 | 2014-06-11 | 富士通株式会社 | プロセッサシステム、制御プログラム、および制御方法 |
CN103348324A (zh) * | 2011-02-10 | 2013-10-09 | 富士通株式会社 | 调度方法、设计辅助方法以及系统 |
JP5713029B2 (ja) * | 2011-02-10 | 2015-05-07 | 富士通株式会社 | スケジューリング方法、設計支援方法、およびシステム |
WO2012108058A1 (ja) * | 2011-02-10 | 2012-08-16 | 富士通株式会社 | スケジューリング方法、設計支援方法、およびシステム |
WO2014061141A1 (ja) | 2012-10-18 | 2014-04-24 | トヨタ自動車株式会社 | 並列計算装置 |
JP2014186522A (ja) * | 2013-03-22 | 2014-10-02 | Fujitsu Ltd | 計算システム及びその電力管理方法 |
JP2014219788A (ja) * | 2013-05-07 | 2014-11-20 | 富士通株式会社 | 情報処理装置、省電力化制御方法および省電力化制御プログラム |
US10133330B2 (en) | 2013-07-17 | 2018-11-20 | Fujitsu Limited | Cluster system, controller, method for controlling, and computer-readable recording medium having stored therein controlling program that operate node at the combination of the respective load setting values that satisfy required performance and lowers power consumption |
JP2015097021A (ja) * | 2013-11-15 | 2015-05-21 | オリンパス株式会社 | 演算装置 |
US9798305B2 (en) | 2013-11-15 | 2017-10-24 | Olympus Corporation | Calculation device |
JP2014130645A (ja) * | 2014-04-03 | 2014-07-10 | Fujitsu Ltd | マルチプロセッサシステム、制御方法、および制御プログラム |
JP2017515230A (ja) * | 2014-04-30 | 2017-06-08 | クアルコム,インコーポレイテッド | グラフィックスフレーム処理において電力消費を低減させるためのcpu/gpu dcvs相互最適化 |
WO2016185599A1 (ja) * | 2015-05-21 | 2016-11-24 | 株式会社日立製作所 | 計算機システム及び計算機 |
US10481671B2 (en) | 2015-05-21 | 2019-11-19 | Hitachi, Ltd. | Power saving for a computer system and computer based on differences between chip regions in processing and communication times |
JP2018151920A (ja) * | 2017-03-14 | 2018-09-27 | 株式会社富士通アドバンストエンジニアリング | データ分配装置及びデータ分配比率の決定方法 |
JP2020042504A (ja) * | 2018-09-10 | 2020-03-19 | 日本電気株式会社 | 設定装置、処理装置及び設定方法 |
JP7259236B2 (ja) | 2018-09-10 | 2023-04-18 | 日本電気株式会社 | 設定装置、処理装置及び設定方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4476876B2 (ja) | 2010-06-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4476876B2 (ja) | 並列計算装置 | |
US20240029488A1 (en) | Power management based on frame slicing | |
EP3355163B1 (en) | Adaptive power control loop | |
JP6483609B2 (ja) | マルチcpuシステム | |
KR100663864B1 (ko) | 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 | |
JP5189921B2 (ja) | コンピュータの放熱システム | |
US7702938B2 (en) | Method and apparatus for implementing a hybrid power management mode for a computer with a multi-core processor | |
CN106598184B (zh) | 在处理器中执行跨域热控制 | |
US8171319B2 (en) | Managing processor power-performance states | |
US8898495B2 (en) | Method and apparatus for switching an operating system by determining whether a boot-up mode is a general mode or a switch mode | |
US20080307248A1 (en) | Cpu Clock Control Device, Cpu Clock Control Method, Cpu Clock Control Program, Recording Medium, and Transmission Medium | |
WO2013036497A2 (en) | Dynamically allocating a power budget over multiple domains of a processor | |
JP2004178588A (ja) | プロセッサに供給される電圧をクロック周波数に応じて調整する方法 | |
KR20090069618A (ko) | 전원관리 제어 장치 및 방법 | |
JP2013539121A (ja) | コア単位電圧及び周波数制御の提供 | |
US20130080809A1 (en) | Server system and power managing method thereof | |
US10768684B2 (en) | Reducing power by vacating subsets of CPUs and memory | |
JP2005135350A (ja) | 温度制御装置及びその方法、携帯端末装置並びに温度制御プログラム | |
JP4620768B2 (ja) | 複数のコアを含むプロセッサを有するコンピュータ・システムの制御 | |
JP2010160565A (ja) | タスクスケジューリング装置、タスクスケジューリング制御方法、及びタスクスケジューリング制御プログラム | |
JP2010039802A (ja) | マルチプロセッサシステム、スケジューリング方法およびそのプログラム | |
JP2006190104A (ja) | 並列計算装置 | |
KR101510694B1 (ko) | 데이터 처리 장치 및 방법 | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP6928263B2 (ja) | 情報処理装置、計算機制御方法、および計算機制御プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080422 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090929 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091126 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100215 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100309 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100310 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4476876 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130319 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140319 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |