KR100663864B1 - 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 - Google Patents

멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 Download PDF

Info

Publication number
KR100663864B1
KR100663864B1 KR1020050052066A KR20050052066A KR100663864B1 KR 100663864 B1 KR100663864 B1 KR 100663864B1 KR 1020050052066 A KR1020050052066 A KR 1020050052066A KR 20050052066 A KR20050052066 A KR 20050052066A KR 100663864 B1 KR100663864 B1 KR 100663864B1
Authority
KR
South Korea
Prior art keywords
mode
processor
power
core
cores
Prior art date
Application number
KR1020050052066A
Other languages
English (en)
Other versions
KR20060131543A (ko
Inventor
김서광
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020050052066A priority Critical patent/KR100663864B1/ko
Priority to CNB2006100819422A priority patent/CN100401232C/zh
Priority to EP06012047A priority patent/EP1734436A1/en
Priority to US11/424,080 priority patent/US7596705B2/en
Publication of KR20060131543A publication Critical patent/KR20060131543A/ko
Application granted granted Critical
Publication of KR100663864B1 publication Critical patent/KR100663864B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/28—Supervision thereof, e.g. detecting power-supply failure by out of limits supervision
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3228—Monitoring task completion, e.g. by use of idle timers, stop commands or wait commands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G06F1/3225—Monitoring of peripheral devices of memory devices

Abstract

본 발명은 멀티-코어 프로세서의 전원모드 제어장치 및 방법에 관한 것으로, 두 개 이상의 코어를 포함하는 프로세서에 있어서 시스템의 조건에 따라 프로세서 모드를 자동으로 제어함으로써, 전력 소모를 최소화하고 전원 관리의 효율성을 최대화할 수 있는 멀티-코어 프로세서의 전원모드 제어장치 및 방법을 제공하는 것이다.
멀티-코어 프로세서, 복수 코어 모드, 단일 코어 모드, AC 전원 상태, 배터리 잔량, 시스템 온도

Description

멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 {APPARATUS AND METHOD FOR CONTROLLING PROCESSOR MODE IN A MULTI-CORE PROCESSOR}
도 1은 본 발명의 일실시예에 의한 멀티-코어 프로세서의 전원모드 자동제어장치의 기능블록도,
도 2는 본 발명의 일실시예에 의한 멀티-코어 프로세서의 전원모드 자동제어방법을 나타낸 흐름도,
도 3은 본 발명의 일실시예에 의한 배터리 잔량에 따른 멀티-코어 프로세서의 전원모드의 자동제어방법을 나타낸 흐름도,
도 4는 본 발명의 일실시예에 의한 응용프로그램의 감시를 통한 프로세서 멀티-코어 프로세서의 전원모드의 자동제어방법을 나타낸 흐름도,
도 5는 본 발명의 일실시예에 의한 메모리 사용량에 따른 멀티-코어 프로세서의 전원모드의 자동제어방법을 나타낸 흐름도이다.
*도면의 주요 부분에 대한 부호의 설명*
100 : 프로세서 101 : 제 1 코어
103 : 제 2 코어 105 : 제 n 코어
200 : 전원모드 자동제어장치 230 : 모니터부
220 : 모드 자동 변환부 210 : 코어 칩셋
240 : 전력제어부 250 : 운영체제(OS)
본 발명은 멀티-코어 프로세서의 전원모드 제어장치 및 방법에 관한 것으로, 더욱 상세하게는 컴퓨터 시스템의 동작 상태에 따라 프로세서 모드를 자동으로 조절함으로써 전력 소모를 최소화함과 동시에 성능을 최적화할 수 있는 멀티-코어 프로세서의 전원모드 제어장치 및 방법에 관계한다.
최근 컴퓨터 분야에서는 멀티태스킹과 다수의 고속연산을 요구하는 멀티미디어 성능이 중시되자 하나의 프로세서 내에 복수의 코어를 구비하는 멀티-코어 프로세서들이 개발되었다. 멀티-코어 프로세서는 작업을 복수의 코어들이 분담하여 처리하기 때문에 처리 성능을 향상시킬 수 있다. 또한 여러 개의 프로세서를 부가하여 사용하는 것에 비해 코어 이외의 부분을 공용할 수 있기 때문에 제조 비용이 저렴하고 크기를 소형화할 수 있는 이점을 가진다.
이러한 멀티-코어 프로세서는 복수의 코어가 동작하기 때문에 싱글-코어 프로세서에 비해 소비 전력이 증가될 것으로 예상된다. 전력 소모의 증가는 휴대형 컴퓨터의 경우 배터리의 연속 동작 시간을 단축시킨다. 또한 전력 소모가 증가할 경우 고정형 시스템에서도 발열로 인해 시스템의 수명이 단축되고 더 나아가 시스템의 기능이 열화될 수 있다. 따라서 멀티-코어 프로세서의 전력 소모를 줄이고 복수의 코어를 최적의 상태로 동작시키기 위한 기술의 개발이 요구되고 있다.
기존의 멀티-코어 프로세서를 구비하는 휴대용 컴퓨터 시스템은 복수의 코어들을 구비하는 프로세서(CPU), 비디오 컨트롤러(Video Controller), 메인 메모리(Main Memory), 메인메모리를 제어하는 노스 브리지(North Bridge), 입출력 컨트롤러(I/O Controller), 주변장치의 입출력 기능을 관리하는 레지스터의 집합체인 사우스 브리지(South bridge), 하드 디스크(HDD), 키보드 컨트롤러(Keyboard Controller) 및 전력제어부(power controller)를 포함하여 구성된다. 상기 전력제어부는 컴퓨터 시스템의 운영체제(Operatimg System), CPU, 코어 칩셋과 연결되어 동작하면서, 각각의 코어에 대한 전력 공급을 제어한다.
기존의 두 개 이상의 코어를 포함하는 프로세서를 구비하는 컴퓨터 시스템들은 프로세서의 전원관리모드와 관련하여 복수의 코어들 가운데 하나만이 동작하는 단일 코어 모드와 두 개 이상의 코어들이 모두 동작하는 복수 코어 모드를 지원한다.
이러한 기존의 멀티-코어 프로세서를 구비하는 컴퓨터 시스템에서는 시스템의 CMOS 설정에서 단일 코어 모드와 복수 코어 모드 가운데 하나를 선택하여 시스템의 전원관리모드로 설정하고, 일단 설정이 완료되고나면 시스템을 다시 시작하여 설정을 변경하기 전까지는 프로세서의 전원관리모드를 변경할 수 없도록 되어 있다.
이러한 종래 기술에 의한 전원 관리 방법은 전력의 최적 사용이라는 측면에서 전원관리가 효율적으로 이루어지지 못하는 문제점을 가지고 있다. 따라서 컴퓨터 시스템을 다시 시작하지 않고 사용 중에 시스템의 조건에 따라 실시간으로 프로세서의 전원관리모드를 변경할 수 있는 방법의 개발이 요구되고 있다.
본 발명은 상술한 종래 기술의 문제점을 극복하기 위한 것으로, 본 발명의 하나의 목적은 두 개 이상의 코어를 포함하는 프로세서에 있어서 절전을 위한 단일 코어 모드와 성능을 위한 복수 코어 모드를 실시간으로 자동으로 변경할 수 있는 멀티-코어 프로세서의 전원모드 제어장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은 멀티-코어 프로세서의 제반 조건에 따라 프로세서 모드를 탄력적으로 실시간으로 조절함으로써 전력 소모를 최소화하고 전원 관리의 효율성을 최대화할 수 있는 멀티-코어 프로세서의 전원모드 제어장치 및 방법을 제공하는 것이다.
상술한 목적을 달성하기 본 발명의 하나의 양상은, 멀티-코어 프로세서가 구비되는 시스템의 사용환경을 감시하는 모니터링 결과에 따라서 하나 이상의 코어가 선택적으로 동작하도록 하여 시스템의 전원모드를 변경하도록 하는 시스템에 있어서, 상기 시스템의 배터리 잔량, 메모리 사용량, 응용프로그램의 종류 및 실행 여부 중 적어도 하나를 감시하는 모니터부, 상기 프로세서 전원모드의 설정을 위한 조건 및 그에 대응되는 최적의 전원모드에 대한 정보를 저장하고 있는 저장부, 상기 감시결과에 따라 상기 저장부에 저장된 전원모드의 최대성능모드/자동모드/최적배터리모드/최대절전모드중 하나를 자동 또는 수동으로 선택하여 설정하는 모드변환부를 포함하여 구성된다.
상기 모드변환부는 상기 프로세서 전원모드가 최대성능모드/자동모드인 경우에는 적어도 두 개 이상의 코어들이 동작되는 복수 코어모드를 자동 또는 수동방식에 의해 설정하고, 상기 프로세서 전원모드가 최적배터리모드/최대절전모드인 경우에는 복수의 코어들 중에서 임의의 하나만의 코어가 동작되는 단일 코어모드를 자동 또는 수동방식에 의해 설정하는 것을 특징으로 한다.
그리고, 상기 모드변환부는 상기 프로세서의 모드 변경 요구가 수동으로 발생되는 경우 상기 시스템 운영체제에 의하여 상기 프로세서 모드를 변경한다.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
상술한 목적을 달성하기 위한 본 발명의 다른 양상은, 두 개 이상의 코어를 구비하는 프로세서의 시스템 전원관리모드를 제어하는 방법에 있어서, 상기 시스템의 배터리 잔량, 메모리 사용량, 응용프로그램의 종류 또는 실행 여부 중 적어도 하나를 감시하는 단계, 상기 감시결과에 따라 최대성능모드/자동모드/최적배터리모드/최대절전모드로 구분되는 상기 프로세서의 전원모드 중 하나를 자동 또는 수동으로 설정하는 단계를 포함하여 구성된다.
상기 응용프로그램 감시 단계에서, 동시에 하나 이상의 등록된 프로그램들이 실행하면 상기 프로세서 모드중에서 가장 높은 프로세서 모드로 변경한다.
삭제
삭제
이하에서 본 발명의 바람직한 실시예를 첨부 도면을 참고하여 더욱 상세하게 설명한다.
본 발명에서 "멀티-코어 프로세서"란 하나의 칩에 두 개 이상의 프로세싱 코어가 포함되어 있는 데이터 처리 능력이 있는 시스템이나 장치를 의미한다. 이러한 멀티-코어 프로세서는 전형적으로는 컴퓨터의 중앙처리장치를 의미하나, 보조처리기, 입출력처리기 등과 같은 프로세서도 모두 포함하는 의미이다.
본 발명에서 "복수 코어 모드"란 프로세서 내의 두 개 이상의 코어들이 동작되는 전원관리모드를 의미한다. 복수 코어 모드의 경우에는 모든 코어가 동작하는 모드 뿐만 아니라 두 개 이상의 코어들이 동작하는 모드도 포함한다. 따라서 3개의 코어를 포함하는 프로세서의 경우에, 복수 코어 모드는 2개의 코어가 동작하 는 모드와 3개 모두 동작하는 모드를 모두 포함한다.
본 발명에서 "단일 코어 모드"란 프로세서 내의 두 개 이상의 코어들 가운데 임의의 하나만이 동작되는 전원관리모드를 의미한다.
본 발명에서 "프로세서 모드"란 두 개 이상의 코어를 포함하는 프로세서의 전원관리모드를 의미하는 것으로, 단일 코어 모드인지 또는 복수 코어 모드인지, 복수 코어 모드의 경우에는 구체적으로 몇 개의 코어들이 동작되는 모드인지를 의미한다.
두 개 이상의 코어를 구비하는 멀티-코어 프로세서에서는 하나의 전력제어부(power controller)로 두 개의 코어에 대한 전력 공급을 제어할 수 있어 구조가 단순화되고 각 코어에 대한 전력 분배를 다이내믹하게 제어할 수 있다.
본 발명에서 멀티-코어 프로세서는 단일 코어 모드와 복수 코어 모드 가운데 하나로 동작한다. 본 발명에서 프로세서 모드는 시스템의 전원모드, AC 전원 상태, 배터리 잔량, 메모리의 사용량, 응용프로그램의 실행 여부 또는 종류에 따라 제어되는데, 절전이 중요한 상황에서는 단일 코어 모드로 설정되고, 프로세서의 성능이 중요한 상황에서는 복수 코어 모드로 설정된다.
본 발명의 멀티-코어 프로세서의 전원모드 자동제어장치는 프로세서 모드를 실시간으로 변경함으로써 불필요한 전력 소모를 최소화하고 시스템의 성능을 최적의 상태로 유지 및 관리할 수 있다.
도 1은 본 발명의 일실시예에 따른 멀티-코어 프로세서의 전원모드 자동제어장치가 적용된 휴대용 컴퓨터 시스템의 구성을 전원관리모드 설정 측면에서 도시한 것이다. 도 1을 참고하면, 컴퓨터 시스템은 두 개 이상의 코어를 포함하는 프로세서(100)와 본 발명에 의한 전원모드 자동제어장치(200)를 포함한다. 본 발명에 의한 전원모드 자동제어장치는 모니터부(230)와 모드 자동 변환부(220)를 포함한다.
도 1에 도시된 바와 같이, 본 발명의 멀티-코어 프로세서를 구비하는 컴퓨터 시스템은 컴퓨터 시스템의 전반적인 동작을 제어하는 프로세서(100)와 프로세서(100)와 주변 장치들을 접속해 주고 프로세서를 도와 메모리 장치와 입출력 장치들을 제어하는 코어 칩셋(210)을 포함한다. 그 밖에 도시하지는 않았으나, 비디오 컨트롤러, 메인 메모리, 입출력 컨트롤러, 하드 디스크(HDD), 키보드 컨트롤러 및 전력제어부를 포함한다.
하드 디스크는 운영체제(OS: Operating System)를 포함하는 여러 가지 프로그램들을 저장하고 있다. 운영체제와 같은 시스템 프로그램 및 각종 응용프로그램들은 ROM으로 불리우는 별도의 메모리에 저장될 수도 있다. 한편, 상기 하드 디스크에 저장된 운영체제는 시스템 부팅 동작에 의해 상기 메모리의 램(RAM)에 업 로드(Up Load)되어 실행된다.
본 발명에서 전력제어부(240)는 컴퓨터 시스템의 운영체제, CPU, 코어 칩셋과 연결되어 동작하면서, 프로세서 모드에 따라 각 코어에 대한 전력 공급을 제어한다.
모니터부(230)는 멀티-코어 프로세서의 전원관리모드와 관련된 조건을 모니터링한다. 모니터부(230)가 모니터링하는 조건은 특별히 제한되지 않으나, 예를 들어, 컴퓨터 시스템의 전원모드, 시스템의 AC 전원 상태, 배터리 잔량, 메모리의 사용량, 응용프로그램의 실행 여부 또는 종류를 모니터링한다.
모니터부(230)는 컴퓨터 시스템의 운영체제(250)로부터 CPU의 전원모드에 관한 정보를 수신한다. 일반적으로 CPU의 전원모드는 최대성능 모드, 자동 모드, 최적 배터리 모드 및 최대 배터리 모드의 4 가지 모드를 지원한다. 이러한 전원관리모드는 절대적인 것은 아니고, 컴퓨터의 제조사에 따라 달라질 수 있다.
본 발명의 멀티-코어 프로세서는 시스템의 전원모드에 따라 단일 코어 모드와 복수 코어 모드 가운데 하나로 동작되도록 제어될 수 있다. 프로세서의 전원모드는 예를 들어 다음과 같이 구성될 수 있다.
1. 최대 성능 모드 (예컨대, CPU 코어 사용량 100%) : 장치가 최대의 성능으로 동작하며, 절전기능은 사용하지 않는 모드이다.
2. 자동 모드 (예컨대, CPU 코어 사용량 70%) : 최대 성능 모드 보다는 높은 절전기능을 사용한다.
3. 최적 배터리 모드 (예컨대, CPU 코어 사용량 50%) : 자동 모드 보다는 높은 절전기능을 사용한다.
4. 최대 절전 모드 (예컨대, CPU 코어 사용량 20%) : 장치가 최대 절전모드로 동작하며, 배터리 소모가 거의 없는 모드이다.
CPU의 전원모드는 컴퓨터 시스템의 전력관리 프로그램을 통해 자동으로 관리되거나 사용자가 수동으로 동작시킬 수 있다. 예를 들어, 사용자가 노트북 컴퓨 터를 AC 전원에 연결할 수 없는 상황에서 사용하는 경우, 배터리의 사용시간을 연장하기 위해 절전 모드(예컨대, 최적 배터리 모드 또는 최대 배터리 모드)를 선택할 수 있다. 수동으로 컴퓨터를 절전 모드로 전환하고자 하는 경우에는, 예를 들어, 제어판의 전원 옵션을 사용하면 컴퓨터의 고유한 하드웨어 구성에서 지원하는 전원모드에 관한 옵션을 조정할 수 있다. 만일 사용자가 수동으로 CPU의 전원모드를 변경하면, 제어부는 이를 윈도우의 이벤트로 받아서 프로세서 모드를 자동 제어한다.
본 발명의 전원모드 자동제어장치의 모드 자동 변환부(220)는 프로세서의 전원모드가 성능이 중시되는 최대성능모드이거나 자동모드인 경우에는 프로세서 모드를 복수 코어 모드로 설정한다. 한편, 컴퓨터 시스템의 성능 보다 배터리의 연속사용시간을 늘려야 하는 최적 배터리 모드 또는 최대 절전 모드와 같은 절전 모드에서는 프로세서 모드를 단일 코어 모드로 설정한다.
모니터부(230)는 외부로부터의 AC 전원의 인가 여부, 배터리 잔량, 메모리 사용량, 및 응용 프로그램의 실행 여부 또는 종류 등을 지속적으로 체크하여 그 결과를 모드 자동 변환부(220)로 전송한다.
상기 모드 자동 변환부(220)는 상기 모니터부(230)로부터 모드 결정 조건에 관한 데이터를 입력 받아 그러한 조건에 맞게 프로세서 모드를 단일 코어 모드와 복수 코어 모드 가운데 하나를 선택해서 시스템의 전원 모드로 설정한다.
컴퓨터 시스템의 사용 상태에 대한 여러 가지 조건을 동시에 고려해야 하는 경우에는, 모드 판단시 전원모드 설정을 위한 각 조건과 이에 따른 최적의 전원모 드가 컴퓨터 시스템의 메모리(미도시)에 연계 저장된다.
배터리의 충전전력 잔량의 상(많음), 중(보통), 하(적음)로의 분류기준은, 상기 배터리의 충전전력 잔량을 100%를 기준으로 하여 30% 미만인 경우에는 하(적음)로, 30%~50% 사이인 경우에는 중(보통)으로, 그리고 50% 이상인 경우에는 상(많음)으로 간주하여 분류할 수 있다.
따라서 3개의 코어를 포함하는 멀티-코어 프로세서의 경우에는 배터리 잔량이 30% 미만인 경우에는 세 개의 코어 가운데 하나의 코어만이 동작하는 모드 1로 설정하고, 배터리 잔량이 30%∼50%인 경우에는 세 개의 코어 가운데 두 개의 코어가 동작하는 모드 2, 그리고 배터리 잔량이 50%를 초과하는 경우에는 세 개의 코어 모두 동작하는 모드 3으로 설정한다. 이와 같이 배터리 잔량에 따른 동작 모드 변경을 위한 배터리 잔량에 대한 임계치와 각각의 배터리 잔량 구간에 따른 프로세서 모드는 컴퓨터 시스템의 메모리에 연계 저장된다.
이하에서 상술한 구성을 갖는 본 발명에 의한 멀티-코어 프로세서의 전원모드 자동제어장치의 동작에 관해서 설명한다.
본 발명의 전원모드 자동제어장치(200)의 모니터부(230)는 컴퓨터 시스템 내의 운영체제(250)로부터 시스템의 AC 전원상태(어댑터 모드 또는 배터리 모드), 배터리 잔량, 메모리 사용량, 및 응용프로그램의 실행 여부 또는 종류에 관한 정보를 수득한다.
모드 자동 변환부(220)는 상기 모니터부(230)로부터 입력 받은 전원관리모드 를 결정하기 위한 조건에 관한 데이터에 기초해서 프로세서 모드를 선택하고, 각 코어에 연결된 전력제어부(240)를 통해서 선택된 프로세서 모드에 따라 각 코어에 대한 전원공급이 이루어지도록 제어한다.
본 발명의 다른 양상은 멀티-코어 프로세서의 전원모드 자동제어방법에 관계한다. 도 2는 본 발명의 일실시예에 의한 멀티-코어 프로세서의 전원모드 자동제어방법을 나타낸 흐름도이다. 도 2에 도시된 바와 같이, 본 발명의 방법에 의해 멀티-코어 프로세서의 전원모드를 자동으로 제어하기 위해서는 먼저 그러한 멀티-코어 프로세서를 포함하는 시스템의 현재 상태를 지속적으로 모니터링한다 (203). 이러한 모니터링 단계에서는 시스템의 전원모드, AC 전원 상태, 배터리 잔량, 메모리 사용량, 및 응용프로그램의 실행 여부 또는 종류에 대해 모니터링한다.
이어서 모니터링된 조건에 따라 복수 코어 모드와 단일 코어 모드 가운데 하나의 모드를 선택한다(205). 이 때 각각의 조건에 부합되게 모드를 판단하기 위해서는 모니터링되는 조건과 모드 사이의 연관관계를 메모리에 저장할 필요가 있다(201). 따라서 단계 205에서는, 상기 메모리에 저장된 임계치에 기초해서 프로세서 모드를 판단한다.
시스템의 조건에 따라서 프로세서 모드가 설정되면 해당 모드로 전원 모드는 자동적으로 변경된다. 따라서 시스템을 다시 시작하지 않더라도 같은 시스템 내에서 시스템의 조건에 따라 시스템의 프로세서 모드는 실시간으로 자동으로 변경될 수 있다.
도 3은 본 발명의 일실시예에 의한 멀티-코어 프로세서의 프로세서 모드 자동제어 방법에서 배터리 잔량에 따른 모드 자동 제어 방법을 상세하게 도시한 흐름도이다. 도 3에 도시된 예는 3 개의 코어를 포함하는 멀티-코어 프로세서의 경우를 나타낸 것이다.
도 3을 참고하면, 먼저 배터리 잔량에 따라 멀티-코어 프로세서의 프로세서 모드를 제어하기 위해서는 배터리 잔량의 임계치를 설정한다(S301). 이러한 임계치는 컴퓨터 시스템에 따라 달라질 수 있고, 사용자에 의해 그 값이 다르게 설정될수도 있다.
n개의 코어가 존재하는 경우에는 n-1개의 임계값을 설정한다. 예를 들어, 코어가 3개 존재하는 경우에는 동작하는 코어의 갯수에 따라 3 가지 모드가 존재할 수 있기 때문에, 2 개의 임계값(제 1 임계값 및 제 2 임계값)을 설정한다. 여기서 제 1 임계값 보다 제 2 임계값이 크다.
예를 들어, 제 1 임계치를 배터리 잔량 30%로 하고, 제 2 임계치를 배터리 잔량 50%로 설정할 수 있다. 따라서 3개의 코어를 포함하는 멀티-코어 프로세서의 경우에는 배터리 잔량이 30% 미만인 경우에는 세 개의 코어 가운데 하나의 코어만이 동작하는 모드 1로 설정하고, 배터리 잔량이 30%∼50%인 경우에는 세 개의 코어 가운데 두 개의 코어가 동작하는 모드 2로, 그리고 배터리 잔량이 50%를 초과하는 경우에는 세 개의 코어들이 모두 동작하는 모드 3으로 설정할 수 있다.
이어서 시스템의 배터리 잔량을 구한다(S303). 배터리 잔량에 관한 정보는 컴퓨터 시스템의 운영체제(Operting System :OS)로부터 수득할 수 있다.
배터리 잔량을 구하고나서, 현재의 배터리 잔량(C)과 제 1 임계치(THlow) 및 제 2 임계치(THhigh)를 비교하여 모드를 판단한다(S305). 먼저 현재의 배터리 잔량(C)을 제 1 임계치(THlow)와 비교한다. 현재의 배터리의 잔량이 제 1 임계치(THlow) 보다 적은 경우에는 프로세서 모드를 모드 1로 설정하고, 그렇지 않은 경우에는 제 1 임계치(THlow) 보다 크거나 같고 제 2 임계치(THhigh) 보다 적은지 판단한다. 만약 현재의 배터리 잔량이 제 1 임계치(THlow) 보다 크거나 같고 제 2 임계치(THhigh) 보다 적다면 모드 2로 판단한다. 한편, 현재의 배터리 잔량(C)이 제 2 임계치(THhigh) 보다 크거나 같은 경우에는 모드 3으로 판단한다.
프로세서 모드가 정해지고 나면, 이렇게 해서 선택된 모드가 기존의 모드와 동일한지 비교한다. 동일한 경우에는 모드를 변경하지 않고 단계 S303으로 리턴하고, 선택된 모드가 기존의 모드와 상이한 경우에는 기존의 모드를 선택된 모드로 변경한다(S307).
도 4는 본 발명의 일실시예에 의한 멀티-코어 프로세서의 전원모드 자동제어 방법에서 응용프로그램의 감시를 통한 프로세서 모드의 자동 제어 단계를 상세하게 나타낸 흐름도이다.
도 4에 도시된 바와 같이, 응용프로그램의 감시를 통해서 프로세서 모드를 제어하는 경우에는 각 응용프로그램에 따라 특정한 프로세서 모드를 저장하고, 응용프로그램의 실행을 감시하여 지정된 응용프로그램이 실행되면 프로세서를 지정된 모드로 변경하고, 응용프로그램이 종료되면 원래의 동작 모드로 복귀한다.
본 발명에 의한 컴퓨터 시스템의 메모리에는 각 응용프로그램이 동작할 때의 프로세서의 전원모드에 관한 정보가 저장되어 있다. 예를 들어서, 컴퓨터 시스템의 사용자가 CAD 작업을 하는 경우와 같이 프로세서를 많이 사용하는 응용프로그램을 실행시키는 경우에는 보다 많은 코어를 사용하는 모드(예컨대, mode n)로 설정한다. 한편, 단순한 문서 작업을 하는 응용프로그램이 실행되는 경우에는 적은 수의 코어만이 동작하는 모드(예컨대, mode 1)로 설정된다.
이와 같이 응용프로그램을 감시함으로써 프로세서 모드를 제어하는 경우에는 컴퓨터 시스템 상에서 실행되는 모든 응용프로그램을 감시할 수 없기 때문에, 시스템내의 일정한 장소(예컨대, 레지스트리)에 특정 응용프로그램을 등록하고, 프로그램이 실행되는 경우에, 등록된 프로그램인지 확인하고 등록된 프로그램인 경우에는 프로세서 모드 변경 여부에 대해 판단한다. 동시에 여러 종류의 등록된 프로그램들이 실행중이라면 가장 높은 다중 코어 동작 모드를 선택한다.
도 5는 본 발명의 일실시예에 의한 멀티-코어 프로세서의 프로세서 모드 자동제어 방법에서 메모리 사용량에 따른 프로세서 모드 자동 제어 방법을 나타낸 흐름도이다.
주기적으로 지정된 시간 동안 메모리 사용량을 감시하여 메모리의 액세스(Read/Write)가 지정된 수치 이상이면 프로세서의 동작 모드를 지정된 모드로 변경한다.
메모리 사용량에 따라 프로세서 모드를 제어하기 위해서는 메모리 사용량과 관련된 임계치가 설정되어야 하고, 이러한 임계치와 이에 따른 프로세서 모드의 관계는 메모리에 연계저장된다.
도 5를 참고하면 먼저 메모리 사용량에 따라 멀티-코어 프로세서의 프로세서 모드를 제어하기 위해서는 메모리 사용량의 임계치를 설정한다(S501). 이러한 임계치는 컴퓨터 시스템에 따라 달라질 수 있고, 사용자에 의해 그 값이 변경될 수 있다. n개의 코어를 포함하는 경우에는 n개의 모드가 가능하므로, n-1개의 임계치를 설정해야 한다.
메모리 사용량에 따라서 프로세스 모드를 제어하기 위해서는, 현재의 시스템의 메모리 사용량(C)을 구한다(S503). 메모리 사용량에 관한 정보는 컴퓨터 시스템의 운영체제로부터 수득할 수 있다.
현재의 메모리 사용량을 구하고나서, 현재의 메모리 사용량이 기설정된 임계치 구간 가운데 어느 구간에 속하는지 판단하여(S505), 모드 변경한다(S507).
예를 들어, 3개의 코어를 포함하는 프로세서의 경우에는 3 가지 모드가 가능하므로, 메모리 사용량에 대해서 2개의 임계치(제 1 임계치 및 제 2 임계치)가 설정된다. 제 1 임계치가 제 2 임계치 보다 적은 경우에, 현재의 메모리 사용량이 제 1 임계치 미만이면 하나의 코어가 동작하는 모드로 설정하고, 현재의 메모리 사용량이 제 1 임계치 보다 크거나 같고 제 2 임계치 보다 적은 경우에는 2개의 코어 가 동작하는 모드로 설정한다. 한편, 현재의 메모리 사용량이 제 2 임계치 이상인 경우에는 3개의 코어가 동작하는 모드로 설정할 수 있다.
본 발명에 의한 멀티-코어 프로세서의 전원 제어 방법은 컴퓨터로 읽을 수 있는 기록매체에 컴퓨터가 읽을 수 있는 코드로서 구현하는 것이 가능하다. 본 발명에 의한 멀티-코어 프로세서의 프로세서 모드 자동제어방법을 구현하는 프로그램은 컴퓨터 시스템의 하드디스크에 저장될 수 있고, 운영체제가 부팅되고 나서 메모리에 로딩되어 실행될 수 있다.
컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록장치를 포함한다. 컴퓨터가 읽을 수 있는 기록매체의 예로는 ROM, EEPROM, 플래시 EEPROM, 플로피 디스크, CD-ROM, 광데이터 저장장치 등이 있다.
본 발명에 의한 컴퓨터가 읽을 수 있는 기록매체는 두 개 이상의 코어를 구비하는 프로세서에서 시스템의 전원모드, AC 전원 상태, 배터리 잔량, 메모리 사용량 및 응용프로그램의 실행 여부 또는 종류를 모니터링 하는 제 1 단계, 및 상기 모니터링 결과에 따라 복수 코어 모드와 단일 코어 모드 가운데 하나를 시스템의 전원 모드로 설정하는 제 2 단계를 포함하는 멀티-코어 프로세서의 전원모드 자동제어방법을 수행하기 위한 컴퓨터에 의해 실행가능한 프로그램 코드를 저장하고 있다.
이상에서 본 발명의 구체적인 실시예를 예로 들어 설명하였으나, 이들은 단지 설명의 목적을 위한 것으로 본 발명의 보호 범위를 제한하고자 하는 것은 아니다. 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 치환, 변형 및 변경이 가능하다는 것은 본 발명이 속하는 기술 분야의 통상의 지식을 가진 자에게 자명할 것이다.
예를 들어, 본 발명의 멀티-코어 프로세서의 프로세서 모드 자동제어장치 및 방법은 데스크탑 컴퓨터 또는 서버 이외에 노트북 컴퓨터, 스마트폰, 핸드폰, PDA 등과 같은 각종 모바일 기기에도 적용될 수 있다.
또한 설명의 편의를 위해 두 개의 코어를 구비하는 듀얼-코어 프로세서를 중심으로 설명하였으나, 본 발명은 반드시 이들로 국한되는 것이 아니고 더 많은 수의 코어를 포함하는 프로세서에도 적용될 수 있음은 물론이다.
본 발명의 멀티-코어 프로세서의 전원모드 자동제어장치 및 방법은 두 개 이상의 코어를 포함하는 프로세서에서 그러한 프로세서를 포함하는 컴퓨터 시스템의 사용 환경을 모니터하여 그러한 환경에 맞게 실시간으로 프로세서 모드를 변경함으로써, 컴퓨터 시스템의 성능을 최적화하고 전력 소모를 최소화할 수 있는 이점을 가진다.
또한 본 발명에 의하면 시스템을 다시 시작하지 않고도 시스템의 사용중에 실시간으로 프로세서 모드를 변경할 수 있어 편리성을 향상시킬 수 있다.

Claims (10)

  1. 멀티-코어 프로세서가 구비되는 시스템의 사용환경을 감시하는 모니터링 결과에 따라서 하나 이상의 코어가 선택적으로 동작하도록 하여 시스템의 전원모드를 변경하도록 하는 시스템에 있어서,
    상기 시스템의 배터리 잔량, 메모리 사용량, 응용프로그램의 종류 및 실행 여부 중 적어도 하나를 감시하는 모니터부,
    상기 프로세서 전원모드의 설정을 위한 조건 및 그에 대응되는 최적의 전원모드에 대한 정보를 저장하고 있는 저장부,
    상기 감시결과에 따라 상기 저장부에 저장된 전원모드의 최대성능모드/자동모드/최적배터리모드/최대절전모드중 하나를 자동 또는 수동으로 선택하여 설정하는 모드변환부를 포함하여 구성되는 멀티-코어 프로세서의 전원모드 제어장치.
  2. 제 1항에 있어서,
    상기 모드변환부는 상기 프로세서 전원모드가 최대성능모드/자동모드인 경우에는 적어도 두 개 이상의 코어들이 동작되는 복수 코어모드를 자동 또는 수동방식에 의해 설정하고, 상기 프로세서 전원모드가 최적배터리모드/최대절전모드인 경우에는 복수의 코어들 중에서 임의의 하나만의 코어가 동작되는 단일 코어모드를 자동 또는 수동방식에 의해 설정하는 것을 특징으로 하는 멀티-코어 프로세서의 전원모드 제어장치.
  3. 제 1항 또는 제 2항에 있어서,
    상기 모드변환부는 상기 프로세서의 모드 변경 요구가 수동으로 발생되는 경우 상기 시스템 운영체제에 의하여 상기 프로세서 모드를 변경하는 것을 특징으로 하는 멀티-코어 프로세서의 전원모드 제어장치.
  4. 두 개 이상의 코어를 구비하는 프로세서의 시스템 전원관리모드를 제어하는 방법에 있어서,
    상기 시스템의 배터리 잔량, 메모리 사용량, 응용프로그램의 종류 또는 실행 여부 중 적어도 하나를 감시하는 단계,
    상기 감시결과에 따라 최대성능모드/자동모드/최적배터리모드/최대절전모드로 구분되는 상기 프로세서의 전원모드 중 하나를 자동 또는 수동으로 설정하는 단계를 포함하여 구성되는 멀티-코어 프로세서의 전원모드 제어방법.
  5. 제 4항에 있어서,
    상기 응용프로그램 감시 단계에서,
    동시에 하나 이상의 등록된 프로그램들이 실행하면 상기 프로세서 모드중에서 가장 높은 프로세서 모드로 변경하는 단계를 포함하여 구성되는 멀티-코어 프로세서의 전원모드 제어방법.
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
KR1020050052066A 2005-06-16 2005-06-16 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법 KR100663864B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020050052066A KR100663864B1 (ko) 2005-06-16 2005-06-16 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법
CNB2006100819422A CN100401232C (zh) 2005-06-16 2006-05-11 多核处理器的处理器模式自动控制装置及其方法
EP06012047A EP1734436A1 (en) 2005-06-16 2006-06-12 Automatically controlling processor mode of multi-core processor
US11/424,080 US7596705B2 (en) 2005-06-16 2006-06-14 Automatically controlling processor mode of multi-core processor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050052066A KR100663864B1 (ko) 2005-06-16 2005-06-16 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060131543A KR20060131543A (ko) 2006-12-20
KR100663864B1 true KR100663864B1 (ko) 2007-01-03

Family

ID=37074982

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050052066A KR100663864B1 (ko) 2005-06-16 2005-06-16 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법

Country Status (4)

Country Link
US (1) US7596705B2 (ko)
EP (1) EP1734436A1 (ko)
KR (1) KR100663864B1 (ko)
CN (1) CN100401232C (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101084876B1 (ko) * 2009-12-10 2011-11-21 주식회사 케이티네트웍스 운영서버에 구성된 ｃｐｕ의 전체전력소모를 절감하는 방법
KR101155757B1 (ko) * 2008-05-16 2012-06-12 인텔 코오퍼레이션 처리 장치, 및 프로세서 성능 조정 방법
WO2013075012A2 (en) * 2011-11-18 2013-05-23 The Regents Of The University Of Michigan Computational sprinting using multiple cores
KR20130112623A (ko) * 2012-04-04 2013-10-14 엘지전자 주식회사 이동 단말기 및 그 제어 방법, 이를 위한 기록 매체

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005037230A1 (de) * 2005-08-08 2007-02-15 Robert Bosch Gmbh Verfahren und Vorrichtung zur Überwachung von Funktionen eines Rechnersystems
US7484110B2 (en) * 2006-03-16 2009-01-27 Microsoft Corporation Adaptive power management
US7899434B2 (en) * 2006-12-15 2011-03-01 Broadcom Corporation Power management for a mobile communication device and method for use therewith
US10339227B1 (en) 2007-06-08 2019-07-02 Google Llc Data center design
US7895455B2 (en) 2007-06-25 2011-02-22 Hewlett-Packard Development Company, L.P. Dynamic converter control for efficient operation
DE102007041345B4 (de) * 2007-08-31 2010-07-22 Siemens Ag X-Core Bildrekonstruktionssystem (IRS) mit x-parallelen Recon-Pipelines
JP5067088B2 (ja) * 2007-09-13 2012-11-07 富士ゼロックス株式会社 制御装置、プログラム、画像形成装置、および情報処理装置
US8578193B2 (en) * 2007-11-28 2013-11-05 International Business Machines Corporation Apparatus, method and program product for adaptive real-time power and perfomance optimization of multi-core processors
US8302098B2 (en) * 2007-12-06 2012-10-30 Oracle America, Inc. Hardware utilization-aware thread management in multithreaded computer systems
US20090187735A1 (en) * 2008-01-22 2009-07-23 Sonix Technology Co., Ltd. Microcontroller having dual-core architecture
EP2266010A2 (en) * 2008-04-09 2010-12-29 Nxp B.V. A method and system for power management
US20090309243A1 (en) * 2008-06-11 2009-12-17 Nvidia Corporation Multi-core integrated circuits having asymmetric performance between cores
US7757233B2 (en) * 2008-07-10 2010-07-13 International Business Machines Corporation Controlling a computer system having a processor including a plurality of cores
US20100057404A1 (en) * 2008-08-29 2010-03-04 International Business Machines Corporation Optimal Performance and Power Management With Two Dependent Actuators
US8001405B2 (en) * 2008-08-29 2011-08-16 International Business Machines Corporation Self-tuning power management techniques
KR100953968B1 (ko) * 2008-09-11 2010-04-21 엘지전자 주식회사 멀티 프로세서 및 이를 이용한 전원 절감 방법
KR101449046B1 (ko) * 2008-09-17 2014-10-08 엘지전자 주식회사 멀티 프로세서 및 이를 이용한 전원 절감 방법
US8214675B2 (en) * 2008-12-08 2012-07-03 Lenovo (Singapore) Pte. Ltd. Apparatus, system, and method for power management utilizing multiple processor types
KR101197591B1 (ko) 2008-12-22 2012-11-08 한국전자통신연구원 저전력 프로세서
US8122269B2 (en) * 2009-01-07 2012-02-21 International Business Machines Corporation Regulating power consumption in a multi-core processor by dynamically distributing power and processing requests by a managing core to a configuration of processing cores
US8375250B2 (en) * 2009-03-04 2013-02-12 Infineon Technologies Ag System and method for testing a module
US8707061B2 (en) * 2009-03-27 2014-04-22 Qualcomm Incorporated System and method of providing scalable computing between a portable computing device and a portable computing device docking station
US8064197B2 (en) * 2009-05-22 2011-11-22 Advanced Micro Devices, Inc. Heat management using power management information
US8587595B2 (en) 2009-10-01 2013-11-19 Hand Held Products, Inc. Low power multi-core decoder system and method
KR101620103B1 (ko) * 2009-10-21 2016-05-13 삼성전자주식회사 멀티 코어 시스템에서 중앙 처리 장치의 전력 제어 장치 및 방법
US9456041B2 (en) * 2009-12-16 2016-09-27 Quantum Corporation Method and apparatus for reducing messaging in a client-server system by selectively transitioning state mode
WO2011117669A1 (en) 2010-03-22 2011-09-29 Freescale Semiconductor, Inc. Integrated circuit device, signal processing system, electronic device and method therefor
US8407499B2 (en) 2010-04-20 2013-03-26 International Business Machines Corporation Optimizing power management in partitioned multicore virtual machine platforms by uniform distribution of a requested power reduction between all of the processor cores
US9811385B2 (en) * 2010-04-28 2017-11-07 Wind River Systems, Inc. Optimizing task management
KR20110137973A (ko) * 2010-06-18 2011-12-26 삼성전자주식회사 컴퓨터시스템 및 그 제어방법
EP2596432A4 (en) * 2010-07-21 2016-06-15 Hewlett Packard Development Co ACCESSING A LOCAL STORAGE DEVICE USING AN AUXILIARY PROCESSOR
US8510582B2 (en) * 2010-07-21 2013-08-13 Advanced Micro Devices, Inc. Managing current and power in a computing system
US8479034B2 (en) * 2010-08-09 2013-07-02 Hewlett-Packard Development Company, L.P. Controlling the power usage of a computer
US20120180063A1 (en) * 2010-11-24 2012-07-12 Nokia Corporation Method and Apparatus for Providing Management of Parallel Library Implementation
TWI531896B (zh) * 2010-12-22 2016-05-01 威盛電子股份有限公司 多核心處理器的電源狀態同步化
US9176550B2 (en) 2010-12-23 2015-11-03 Intel Corporation Thermally downward scalable system
JP5833364B2 (ja) * 2011-07-08 2015-12-16 京セラ株式会社 通信制御方法及び基地局
JP5794010B2 (ja) * 2011-07-19 2015-10-14 富士通株式会社 情報処理装置、制御プログラムおよび制御方法
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
US8799694B2 (en) * 2011-12-15 2014-08-05 International Business Machines Corporation Adaptive recovery for parallel reactive power throttling
JP5740296B2 (ja) * 2011-12-16 2015-06-24 株式会社東芝 半導体記憶装置、半導体記憶装置の制御方法、制御プログラム
US20130282992A1 (en) * 2011-12-22 2013-10-24 Intel Corporation Object-aware storage
US9436245B2 (en) 2012-03-13 2016-09-06 Intel Corporation Dynamically computing an electrical design point (EDP) for a multicore processor
WO2013137862A1 (en) 2012-03-13 2013-09-19 Intel Corporation Dynamically controlling interconnect frequency in a processor
WO2013137859A1 (en) 2012-03-13 2013-09-19 Intel Corporation Providing energy efficient turbo operation of a processor
JP2013218672A (ja) * 2012-03-14 2013-10-24 Toshiba Corp 状態制御装置、情報処理装置、プログラム、および半導体装置
KR101975288B1 (ko) 2012-06-15 2019-05-07 삼성전자 주식회사 멀티 클러스터 프로세싱 시스템 및 그 구동 방법
CN102932559A (zh) * 2012-11-09 2013-02-13 中山爱科数字科技股份有限公司 一种智能手机节省电源损耗的方法
US9250682B2 (en) 2012-12-31 2016-02-02 Intel Corporation Distributed power management for multi-core processors
WO2014107958A1 (zh) * 2013-01-10 2014-07-17 惠州Tcl移动通信有限公司 应用程序自动适配多核处理器模式的方法、移动设备
CN105378650B (zh) 2013-07-09 2019-02-19 恩智浦美国有限公司 用于控制处理模块的操作模式的方法和装置
US9495001B2 (en) * 2013-08-21 2016-11-15 Intel Corporation Forcing core low power states in a processor
US9582295B2 (en) 2014-03-18 2017-02-28 International Business Machines Corporation Architectural mode configuration
US9588774B2 (en) 2014-03-18 2017-03-07 International Business Machines Corporation Common boot sequence for control utility able to be initialized in multiple architectures
US9916185B2 (en) 2014-03-18 2018-03-13 International Business Machines Corporation Managing processing associated with selected architectural facilities
US9513689B2 (en) * 2014-06-30 2016-12-06 Intel Corporation Controlling processor performance scaling based on context
US9658793B2 (en) * 2015-02-20 2017-05-23 Qualcomm Incorporated Adaptive mode translation lookaside buffer search and access fault
US9858201B2 (en) * 2015-02-20 2018-01-02 Qualcomm Incorporated Selective translation lookaside buffer search and page fault
US20170083336A1 (en) * 2015-09-23 2017-03-23 Mediatek Inc. Processor equipped with hybrid core architecture, and associated method
US10468730B2 (en) * 2015-09-26 2019-11-05 Intel Corporation Battery reliability odometer
US9848515B1 (en) 2016-05-27 2017-12-19 Advanced Micro Devices, Inc. Multi-compartment computing device with shared cooling device
US10701571B2 (en) 2016-08-12 2020-06-30 W2Bi, Inc. Automated validation and calibration portable test systems and methods
US10681570B2 (en) 2016-08-12 2020-06-09 W2Bi, Inc. Automated configurable portable test systems and methods
US10158552B2 (en) * 2016-08-12 2018-12-18 W2Bi, Inc. Device profile-driven automation for cell-based test systems
US10725532B1 (en) * 2018-04-18 2020-07-28 EMC IP Holding Company LLC Data storage system power shedding for vault
JP6569185B1 (ja) * 2018-06-14 2019-09-04 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、情報処理装置の制御方法およびプログラム
WO2020036291A1 (en) * 2018-08-16 2020-02-20 Samsung Electronics Co., Ltd. Methods and systems for managing navigation of modes of operation of applications in a device
CN109992389B (zh) * 2019-04-09 2022-02-01 Oppo广东移动通信有限公司 触摸类程序的执行方法、装置、终端及存储介质
KR20220125601A (ko) * 2021-03-05 2022-09-14 삼성전자주식회사 원격 제어 장치 및 그 제어 방법
US11899634B2 (en) * 2021-03-17 2024-02-13 Accenture Global Solutions Limited Performance-centric cloud database virtual core sizing stack
WO2023048709A1 (en) * 2021-09-22 2023-03-30 Intel Corporation Controlling a power consumption of circuitry

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030110012A1 (en) 2001-12-06 2003-06-12 Doron Orenstien Distribution of processing activity across processing hardware based on power consumption considerations
US20040215987A1 (en) 2003-04-25 2004-10-28 Keith Farkas Dynamically selecting processor cores for overall power efficiency
US20050050310A1 (en) 2003-07-15 2005-03-03 Bailey Daniel W. Method, system, and apparatus for improving multi-core processor performance
KR20050073976A (ko) * 2004-01-13 2005-07-18 엘지전자 주식회사 복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법
KR20050073977A (ko) * 2004-01-13 2005-07-18 엘지전자 주식회사 복수의 코어가 구비된 프로세서의 전원 제어방법

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5613135A (en) * 1992-09-17 1997-03-18 Kabushiki Kaisha Toshiba Portable computer having dedicated register group and peripheral controller bus between system bus and peripheral controller
US5339445A (en) * 1992-11-16 1994-08-16 Harris Corporation Method of autonomously reducing power consumption in a computer sytem by compiling a history of power consumption
US6865684B2 (en) * 1993-12-13 2005-03-08 Hewlett-Packard Development Company, L.P. Utilization-based power management of a clocked device
US5737615A (en) * 1995-04-12 1998-04-07 Intel Corporation Microprocessor power control in a multiprocessor computer system
US6347377B2 (en) * 1998-11-04 2002-02-12 Phoenix Technologies Ltd. Method and apparatus for providing intelligent power management
US6631474B1 (en) * 1999-12-31 2003-10-07 Intel Corporation System to coordinate switching between first and second processors and to coordinate cache coherency between first and second processors during switching
US7231531B2 (en) * 2001-03-16 2007-06-12 Dualcor Technologies, Inc. Personal electronics device with a dual core processor
GB2373887A (en) * 2001-03-28 2002-10-02 Hewlett Packard Co Context dependent operation, including power management, of a mobile computer
JP2002312079A (ja) * 2001-04-12 2002-10-25 Internatl Business Mach Corp <Ibm> コンピュータシステム、コンピュータ装置、コンピュータ装置における給電制御方法
US6865653B2 (en) * 2001-12-18 2005-03-08 Intel Corporation System and method for dynamic power management using data buffer levels
EP1555595A3 (en) * 2004-01-13 2011-11-23 LG Electronics, Inc. Apparatus for controlling power of processor having a plurality of cores and control method of the same
US9323571B2 (en) * 2004-02-06 2016-04-26 Intel Corporation Methods for reducing energy consumption of buffered applications using simultaneous multi-threading processor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030110012A1 (en) 2001-12-06 2003-06-12 Doron Orenstien Distribution of processing activity across processing hardware based on power consumption considerations
US20040215987A1 (en) 2003-04-25 2004-10-28 Keith Farkas Dynamically selecting processor cores for overall power efficiency
US20050050310A1 (en) 2003-07-15 2005-03-03 Bailey Daniel W. Method, system, and apparatus for improving multi-core processor performance
KR20050073976A (ko) * 2004-01-13 2005-07-18 엘지전자 주식회사 복수의 코어가 구비된 프로세서의 전원 제어장치 및 방법
KR20050073977A (ko) * 2004-01-13 2005-07-18 엘지전자 주식회사 복수의 코어가 구비된 프로세서의 전원 제어방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101155757B1 (ko) * 2008-05-16 2012-06-12 인텔 코오퍼레이션 처리 장치, 및 프로세서 성능 조정 방법
KR101084876B1 (ko) * 2009-12-10 2011-11-21 주식회사 케이티네트웍스 운영서버에 구성된 ｃｐｕ의 전체전력소모를 절감하는 방법
WO2013075012A2 (en) * 2011-11-18 2013-05-23 The Regents Of The University Of Michigan Computational sprinting using multiple cores
WO2013075012A3 (en) * 2011-11-18 2013-07-11 The Regents Of The University Of Michigan Computational sprinting using multiple cores
KR20130112623A (ko) * 2012-04-04 2013-10-14 엘지전자 주식회사 이동 단말기 및 그 제어 방법, 이를 위한 기록 매체
KR101899811B1 (ko) * 2012-04-04 2018-09-20 엘지전자 주식회사 이동 단말기 및 그 제어 방법, 이를 위한 기록 매체

Also Published As

Publication number Publication date
EP1734436A1 (en) 2006-12-20
KR20060131543A (ko) 2006-12-20
US20060288243A1 (en) 2006-12-21
CN100401232C (zh) 2008-07-09
US7596705B2 (en) 2009-09-29
CN1881140A (zh) 2006-12-20

Similar Documents

Publication Publication Date Title
KR100663864B1 (ko) 멀티-코어 프로세서의 프로세서 모드 제어장치 및 방법
US8284205B2 (en) Methods and apparatuses for load balancing between multiple processing units
KR101476568B1 (ko) 코어 마다의 전압 및 주파수 제어 제공
KR101177125B1 (ko) 멀티-코어 프로세서의 합성모드 구현 방법 및 장치
US9354689B2 (en) Providing energy efficient turbo operation of a processor
KR101813435B1 (ko) 멀티-프로세서 시스템 온 칩에서의 에너지 효율 인지 열 관리
CN101105711B (zh) 用于在主处理器与副处理器间分配处理功能的系统和方法
US8112648B2 (en) Enhanced control of CPU parking and thread rescheduling for maximizing the benefits of low-power state
US7689838B2 (en) Method and apparatus for providing for detecting processor state transitions
US8112647B2 (en) Protocol for power state determination and demotion
US7529948B2 (en) Methods and apparatuses for dynamic power estimation
US20050044429A1 (en) Resource utilization mechanism for microprocessor power management
US9256271B2 (en) Predictive power management based on user category
US20110131427A1 (en) Power management states
US20110047316A1 (en) Solid state memory device power optimization
KR20110038036A (ko) 슬리프 프로세서
WO2007024396A1 (en) Methods and apparatuses for dynamic power control
US20120210105A1 (en) Processor power consumption control and voltage drop via micro-architectural bandwidth throttling
JP2010515984A (ja) 情報処理システムにおけるプロセッサの電力絞りのための方法及び装置
WO2013036222A1 (en) Power efficient processor architecture
US20060230304A1 (en) Frequency control method and information processing apparatus
EP2972826B1 (en) Multi-core binary translation task processing
KR101128251B1 (ko) 실행 프로그램의 장치별 절전모드 제어 장치 및 방법
CN113867963A (zh) 一种电子设备及处理方法
KR20090086866A (ko) 멀티-코어 프로세서의 전원제어장치 및 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131122

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20141124

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151124

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161124

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee