JP2020042504A - 設定装置、処理装置及び設定方法 - Google Patents
設定装置、処理装置及び設定方法 Download PDFInfo
- Publication number
- JP2020042504A JP2020042504A JP2018168970A JP2018168970A JP2020042504A JP 2020042504 A JP2020042504 A JP 2020042504A JP 2018168970 A JP2018168970 A JP 2018168970A JP 2018168970 A JP2018168970 A JP 2018168970A JP 2020042504 A JP2020042504 A JP 2020042504A
- Authority
- JP
- Japan
- Prior art keywords
- card
- temperature
- distributed processing
- setting
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 65
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 230000008569 process Effects 0.000 description 47
- 230000014509 gene expression Effects 0.000 description 25
- 230000006870 function Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 14
- 230000000694 effects Effects 0.000 description 13
- 238000001816 cooling Methods 0.000 description 8
- 230000020169 heat generation Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 5
- 230000004044 response Effects 0.000 description 4
- 230000004913 activation Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000009795 derivation Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000011144 upstream manufacturing Methods 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Cooling Or The Like Of Electrical Apparatus (AREA)
Abstract
Description
[構成と動作]
図1は、本実施形態の配置構造の例である配置構造101の構成を表す概念図である。
・・・ 式1
ここで、Max()は、()内の数値の最大値を出力する関数である。
・・・ 式2
スロットリングレベルは、カード温度が高いほどより高いものになるので、式1と式2とは、各カードのカード温度に対し、同一のスロットリングレベルを導出する。
PCIメモリアドレス2、PCIメモリアドレス3、PCIメモリアドレス4・・・(1)
関数FSL()、メモリアドレス3・・・(2)
カード201b用の定義
PCIメモリアドレス1、PCIメモリアドレス3、PCIメモリアドレス4・・・(1)
関数FSL()、メモリアドレス4・・・(2)
カード201c用の定義
PCIメモリアドレス1、PCIメモリアドレス2、PCIメモリアドレス4・・・(1)
関数FSL()・・・(2)
カード201d用の定義
PCIメモリアドレス1、PCIメモリアドレス2、PCIメモリアドレス3・・・(1)
関数FSL()・・・(2)
上記定義のうち(1)は、あるカードのカード温度情報をPCIメモリライトにより、他のカードへライトする場合に用いられるアドレスである。これらのPCIメモリアドレスは、システム起動時にカードの実装数が変更される場合は、固定値にはできない。その場合、CPU110は、これらのPCIメモリアドレスを、カードの先頭アドレスに対するオフセット値で定義する。それにより、カード201のプロセッサ105は、カードの番号と先頭アドレスから、そのカードのPCIメモリアドレスを導出することが可能である。
[効果]
本実施形態のサーバは、サーバを構成する各カードが、各カードのうち最もカード温度が高いカードのカード温度により、そのカードのスロットリングレベルの設定を行う。そのため、前記サーバは、各カード間でスロットリングレベルを同等にしつつ、そのスロットリングレベルを、カード温度がその許容値以下に収まるようにできる、最小レベルになるように制御することができる。
<第二実施形態>
第二実施形態の各カードの配置例、サーバの構成例及びカードの構成例は、図1乃至図4に表す第一実施形態のものと同じである。以下、主として、第二実施形態のサーバの第一実施形態のサーバと異なる点について説明する。なお、第一実施形態の説明と以下の説明が矛盾する場合は、以下の説明を優先する。
ここで、Max()は、()内の数値の最大値を出力する関数である。
スロットリングレベルは、カード温度が高いほどより高いものになるので、式3と式4とは、いずれも、同一のスロットリングレベルを導出し得る。
各カードのスロットリングレベル=Max[FSL(カード201cの温度)、FSL(カード201dの温度)] ・・・ 式6
[効果]
第二実施形態のサーバの各カードは、そのスロットリングレベルを導出する際に用いる各カードのカード温度のうちの最も高いカード温度に係るカード温度等を導出する対象とするカード温度を、各カードの配置により絞り込む。そのため、前記サーバは、各カードのスロットリングレベルが、最も高いカード温度が許容値以内に収まる最小値に等しく設定されるまでの時間を短縮することができる。
<第三実施形態>
第三実施形態の各カードの配置例、サーバの構成例及びカードの構成例は、図1乃至図4に表す第一実施形態及び第二実施形態のものと同じである。第三実施形態のサーバは、以下の説明が第一実施形態及び第二実施形態のサーバと異なる。なお、第一実施形態及び第二実施形態の説明と以下の説明が矛盾する場合は、以下の説明を優先する。
カード201aのスロットリングレベル=Max[FSL(カード201aのカード温度×係数11)、FSL(カード201bのカード温度×係数12)、
FSL(カード201cのカード温度×係数13)、FSL(カード201dのカード温度×係数14)] ・・・ 式7
カード201bのスロットリングレベル=Max[FSL(カード201bのカード温度×係数21)、FSL(カード201aのカード温度×係数22)、
FSL(カード201cのカード温度×係数23)、FSL(カード201dのカード温度×係数24)] ・・・ 式8
カード201cのスロットリングレベル=Max[FSL(カード201cのカード温度×係数31)、FSL(カード201aのカード温度×係数32)、
FSL(カード201bのカード温度×係数33)、FSL(カード201dのカード温度×係数34)] ・・・ 式9
カード201dのスロットリングレベル=Max[FSL(カード201dの温度×41)、FSL(カード201aのカード温度×係数42)、
FSL(カード201bの温度×係数43)、FSL(カード201cのカード温度×係数44)] ・・・ 式10
ここで、関数Max[]及び関数FSL()の説明は、実施形態1で述べた通りである。
以上により、図3に表すサーバ156の場合は、式7乃至10はいずれも式4に等しくなる。
[効果]
第三実施形態のサーバは、第二実施形態のサーバと同様に、そのスロットリングレベルを導出する際に用いる各カードのカード温度のうちの最も高いカード温度に係るカード温度等を導出する対象とするカード温度を、各カードの配置により絞りこむ。従い、第三実施形態のサーバは、第二実施形態のサーバと同様の効果を奏する。
(付記1)
各々が、互いに処理能力が略等しく、共通の処理についての分散処理を行い、少なくとも二つは温度に差が生じる分散処理部からなる分散処理部群に含まれる前記分散処理部の各々の温度のうちの最も高い温度である最高温度を取得する取得部と、
対象とする前記分散処理部である対象分散処理部の稼働状況を、前記最高温度の前記分散処理部のものと略等しく、前記最高温度が許容温度を超えないようにできる、調整可能な最高レベルに設定する設定部と、
を備える設定装置。
(付記2)
前記設定部は、前記設定を、すべての前記分散処理部の前記温度から最も高い前記温度を選択することにより行う、付記1に記載された設定装置。
(付記3)
前記設定部は、前記設定を、すべての前記分散処理部の前記温度から調整した前記稼働状況のうち最も低いものを選択することにより行う、付記1に記載された設定装置。
(付記4)
前記温度は、前記分散処理部の所定の部分のものである、付記1乃至付記3のうちのいずれか一に記載された設定装置。
(付記5)
前記設定部は、前記分散処理部の各々について、その前記分散処理部について前記設定が行われた前記稼働状況を適用する適用部を備える、付記1乃至付記4のうちのいずれか一に記載された設定装置。
(付記6)
前記設定部は前記分散処理部と独立に動作し得る、付記1乃至付記5のうちのいずれか一に記載された設定装置。
(付記7)
前記設定部の各々は、前記分散処理部の各々の前記温度を共有することにより前記設定を行う、付記1乃至付記6のうちのいずれか一に記載された設定装置。
(付記8)
前記共有に係る共有化を行う共有化部をさらに備える、付記7に記載された設定装置。
(付記9)
前記共有化部は、前記分散処理部の各々について、その前記分散処理部の前記温度についての前記共有化を行う副共有化部を備える、付記8に記載された設定装置。
(付記10)
前記分散処理部の各々の近傍に温度センサをさらに備え、前記副共有化部は前記温度センサにより前記温度を取得する、付記9に記載された設定装置。
(付記11)
前記稼働状況を表す情報が、スロットリングレベルである、付記1乃至付記10のうちのいずれか一に記載された設定装置。
(付記12)
前記スロットリングレベルは、前記分散処理における、動作周波数を下げる程度、前記分散処理を実行する副分散処理部の数を抑える程度、及び、前記分散処理において発行される命令の発行レートを抑える程度、のうちの、少なくともいずれかを表す、付記11に記載された設定装置。
(付記13)
前記分散処理部の各々はカード状のものに設置されている、付記1乃至付記12のうちのいずれか一に記載された設定装置。
(付記14)
前記分散処理部の各々はGeneral−purpose computing on graphics processing unitに含まれている、付記1乃至付記13のうちのいずれか一に記載された設定装置。
(付記15)
前記分散処理を行わせる第一処理部をさらに備える、付記1乃至付記14のうちのいずれか一に記載された設定装置。
(付記16)
前記分散処理に係る分散を行うスイッチをさらに備える、付記15に記載された設定装置。
(付記17)
前記差が、気流に関する前記分散処理部の位置の違いにより生じる、付記1乃至付記16のうちのいずれか一に記載された設定装置。
(付記18)
前記分散処理部からなる第一処理部群を冷却した前記気流が、他の前記分散処理部からなる第二処理部群を冷却し、前記第二処理部群を冷却した前記気流は、前記第一処理部群を冷却しない場合において、
前記第一処理部群に属する前記分散処理部の前記稼働状況を、前記第二処理部群に属する前記分散処理部の前記稼働状況と略等しくする、付記17に記載された設定装置。
(付記19)
付記1乃至付記18のうちのいずれか一に記載された設定装置と前記対象分散処理部とを備える処理装置。
(付記20)
各々が、互いに処理能力が略等しく、共通の処理についての分散処理を行い、少なくとも二つは温度に差が生じる分散処理部からなる分散処理部群に含まれる前記分散処理部の各々の温度のうちの最も高い温度である最高温度を取得し、
対象とする前記分散処理部である対象分散処理部の稼働状況を、前記最高温度の前記分散処理部のものと略等しく、前記最高温度が許容温度を超えないようにできる、調整可能な最高レベルに設定する、
設定方法。
(付記21)
前記設定を、すべての前記分散処理部の前記温度から最も高い前記温度を選択することにより行う、付記20に記載された設定方法。
(付記22)
前記設定を、すべての前記分散処理部の前記温度から最も高い前記温度の前記分散処理部の候補となる候補分散処理部を選ぶ第一の選択を行い、さらに、前記候補分散処理部から前記温度が最も高い前記分散処理部を選ぶ第二の選択を行うことにより行う、付記20に記載された設定方法。
(付記23)
前記第一の選択を、前記分散処理部の各々の配置から行う、付記22に記載された設定方法。
(付記24)
前記第一の選択を、前記分散処理部の各々の他の前記分散処理部への熱的影響が有意であるかを判定することにより行う、付記22に記載された設定方法。
(付記25)
前記第一の選択を、前記分散処理部が前記分散処理を停止した場合の、他の前記分散処理部の前記温度の低下の程度により行う、付記24に記載された設定方法。
105、109 プロセッサ
106 センサ
109ax 取得部
109bx 設定部
109x 設定装置
110 CPU
111 スイッチ
107、112 メモリ群
151 筐体
156 サーバ
201、201a、201b、201c、201d カード
213 電子部品群
901a、901b 気流
906a、906b 開口部
Claims (10)
- 各々が、互いに処理能力が略等しく、共通の処理についての分散処理を行い、少なくとも二つは温度に差が生じる分散処理部からなる分散処理部群に含まれる前記分散処理部の各々の温度のうちの最も高い温度である最高温度を取得する取得部と、
対象とする前記分散処理部である対象分散処理部の稼働状況を、前記最高温度の前記分散処理部のものと略等しく、前記最高温度が許容温度を超えないようにできる、調整可能な最高レベルに設定する設定部と、
を備える設定装置。 - 前記設定部は、前記設定を、すべての前記分散処理部の前記温度から最も高い前記温度を選択することにより行う、請求項1に記載された設定装置。
- 前記設定部は、前記設定を、すべての前記分散処理部の前記温度から調整した前記稼働状況のうち最も低いものを選択することにより行う、請求項1に記載された設定装置。
- 前記設定部は、前記分散処理部の各々について、その前記分散処理部について前記設定が行われた前記稼働状況を適用する適用部を備える、請求項1乃至請求項3のうちのいずれか一に記載された設定装置。
- 前記設定部は前記分散処理部と独立に動作し得る、請求項1乃至請求項4のうちのいずれか一に記載された設定装置。
- 前記設定部の各々は、前記分散処理部の各々の前記温度を共有することにより前記設定を行う、請求項1乃至請求項5のうちのいずれか一に記載された設定装置。
- 請求項1乃至請求項6のうちのいずれか一に記載された設定装置と前記対象分散処理部とを備える処理装置。
- 各々が、互いに処理能力が略等しく、共通の処理についての分散処理を行い、少なくとも二つは温度に差が生じる分散処理部からなる分散処理部群に含まれる前記分散処理部の各々の温度のうちの最も高い温度である最高温度を取得し、
対象とする前記分散処理部である対象分散処理部の稼働状況を、前記最高温度の前記分散処理部のものと略等しく、前記最高温度が許容温度を超えないようにできる、調整可能な最高レベルに設定する、
設定方法。 - 前記設定を、すべての前記分散処理部の前記温度から最も高い前記温度を選択することにより行う、請求項8に記載された設定方法。
- 前記設定を、すべての前記分散処理部の前記温度から最も高い前記温度の前記分散処理部の候補となる候補分散処理部を選ぶ第一の選択を行い、さらに、前記候補分散処理部から前記温度が最も高い前記分散処理部を選ぶ第二の選択を行うことにより行う、請求項9に記載された設定方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018168970A JP7259236B2 (ja) | 2018-09-10 | 2018-09-10 | 設定装置、処理装置及び設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018168970A JP7259236B2 (ja) | 2018-09-10 | 2018-09-10 | 設定装置、処理装置及び設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020042504A true JP2020042504A (ja) | 2020-03-19 |
JP7259236B2 JP7259236B2 (ja) | 2023-04-18 |
Family
ID=69798294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018168970A Active JP7259236B2 (ja) | 2018-09-10 | 2018-09-10 | 設定装置、処理装置及び設定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7259236B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006344162A (ja) * | 2005-06-10 | 2006-12-21 | Mitsubishi Electric Corp | 並列計算装置 |
JP2007148713A (ja) * | 2005-11-28 | 2007-06-14 | Hitachi Ltd | 並列計算機 |
WO2013140518A1 (ja) * | 2012-03-19 | 2013-09-26 | 富士通株式会社 | スケジューリングプログラム、マルチコアプロセッサシステム、およびスケジューリング方法 |
US20160026231A1 (en) * | 2014-07-25 | 2016-01-28 | Intel Corporation | Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states |
-
2018
- 2018-09-10 JP JP2018168970A patent/JP7259236B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006344162A (ja) * | 2005-06-10 | 2006-12-21 | Mitsubishi Electric Corp | 並列計算装置 |
JP2007148713A (ja) * | 2005-11-28 | 2007-06-14 | Hitachi Ltd | 並列計算機 |
WO2013140518A1 (ja) * | 2012-03-19 | 2013-09-26 | 富士通株式会社 | スケジューリングプログラム、マルチコアプロセッサシステム、およびスケジューリング方法 |
US20160026231A1 (en) * | 2014-07-25 | 2016-01-28 | Intel Corporation | Adaptive algorithm for thermal throttling of multi-core processors with non-homogeneous performance states |
Also Published As
Publication number | Publication date |
---|---|
JP7259236B2 (ja) | 2023-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101827666B1 (ko) | 멀티-프로세서 시스템 온 칩에서의 에너지 효율 인지 열 관리 | |
CN108780349B (zh) | 用于在具有异构集群架构的片上系统中进行智能热管理的系统和方法 | |
JP4384182B2 (ja) | ファン回転速度制御方法 | |
US10078359B2 (en) | Method, system, and apparatus for dynamic thermal management | |
KR101833601B1 (ko) | 휴대용 컴퓨팅 디바이스로부터 주위 온도를 추정하기 위한 시스템 및 방법 | |
KR101529419B1 (ko) | 휴대용 컴퓨팅 디바이스에서의 열 로드 관리 | |
JP5177896B2 (ja) | ファンの動的回転数制御装置、ファンの動的回転数制御方法及びファンの動的回転数制御プログラム | |
US8688289B2 (en) | Method and system for preempting thermal load by proactive load steering | |
US10170994B1 (en) | Voltage regulators for an integrated circuit chip | |
US10389251B2 (en) | Setting operating points for circuits in an integrated circuit chip | |
TW201800894A (zh) | 便攜計算設備中使用動態效能底的智慧熱管理系統和方法 | |
US11422953B2 (en) | Arbitrating requests for access to a computer resource by ordered requestors | |
WO2013043349A1 (en) | On-chip thermal management techniques using inter-processor time dependent power density data for identification of thermal aggressors | |
KR20160089417A (ko) | 휴대용 컴퓨팅 디바이스에서 시스템 온 칩의 다중 상관 학습 열 관리를 위한 시스템 및 방법 | |
GB2568124A (en) | Arbitration systems and methods | |
JP7146622B2 (ja) | 半導体装置、温度制御装置、及び方法 | |
US7620827B2 (en) | Methods and apparatus for cooling integrated circuits | |
US20200326760A1 (en) | Control fan using neural network | |
JP2020042504A (ja) | 設定装置、処理装置及び設定方法 | |
WO2019072259A1 (zh) | 一种芯片温度的调控方法 | |
US20160224080A1 (en) | Calibration margin optimization in a multi-processor system on a chip | |
CN114020126A (zh) | 温度处理方法及相关设备 | |
JP2014186522A (ja) | 計算システム及びその電力管理方法 | |
US20190065282A1 (en) | Information processing apparatus and information processing system | |
JPH07141302A (ja) | 並列計算機における負荷分散方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210816 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20211015 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220614 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221115 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230307 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230320 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7259236 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |