JP5585651B2 - マルチコアシステム、スケジューリング方法およびスケジューリングプログラム - Google Patents
マルチコアシステム、スケジューリング方法およびスケジューリングプログラム Download PDFInfo
- Publication number
- JP5585651B2 JP5585651B2 JP2012522381A JP2012522381A JP5585651B2 JP 5585651 B2 JP5585651 B2 JP 5585651B2 JP 2012522381 A JP2012522381 A JP 2012522381A JP 2012522381 A JP2012522381 A JP 2012522381A JP 5585651 B2 JP5585651 B2 JP 5585651B2
- Authority
- JP
- Japan
- Prior art keywords
- core
- information
- cache
- tasks
- power consumption
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4893—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues taking into account power or heat criteria
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
- G06F9/4881—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
- G06F9/4887—Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/48—Indexing scheme relating to G06F9/48
- G06F2209/483—Multiproc
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/48—Indexing scheme relating to G06F9/48
- G06F2209/485—Resource constraint
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Memory System Of A Hierarchy Structure (AREA)
Description
・マルチコアシステムの説明
図1は、実施例1にかかるマルチコアシステムを示すブロック図である。図1に示すように、マルチコアシステムは処理時間見積もり部1、タスク割り当てパターン設定部2、タスク情報4および電力情報5を備えている。また、マルチコアシステムはキャッシュサイズ情報3、図示しないキャッシュおよび図示しない複数のコアを備えている。
図2は、実施例1にかかるスケジューリング方法を示すフローチャートである。図2に示すように、スケジューリング処理が開始されると、まず処理時間見積もり部1がタスクの処理時間を見積もる(ステップS1)。その際、処理時間見積もり部1は、タスク情報4から得た実行時間情報およびキャッシュサイズ情報3から得た使用可能なキャッシュサイズ情報に基づいて見積もりを行う。
実施例2は、マルチコアシステムを組み込みシステムを有する装置、例えば携帯電話機などの携帯端末に適用した例である。携帯電話機などの携帯端末では例えば電池によって電源電圧が供給される。
図3は、実施例2にかかるマルチコアシステムを示すブロック図である。図3に示すように、マルチコアシステムは処理時間見積もり部およびタスク割り当てパターン設定部としてのスケジューラ11、複数、特に限定しないが例えば4個のコア(#0〜#3)12、各コアの一次キャッシュ(L1キャッシュ)14、二次キャッシュ(L2キャッシュ)16およびメモリ20を備えている。
タスクテーブル24は、タスクごとにタスク情報として例えばタスクの識別子(id)、デッドライン、データサイズ、割り当て可能パターン、および割り当て可能パターンにおけるキャッシュの利用率ごとの実行時間の情報を含んでいる。キャッシュの利用率の一例として例えば0%、25%、50%、75%および100%などが挙げられる。各タスクのデッドラインおよびデータサイズの情報については、予めシミュレータを用いて各タスクを逐次処理することにより取得することができる。図4にタスクテーブル24の一例を示す。
パワーテーブル23は、コアごとにプロセッサ関連情報としてクロック周波数(fc)、電源電圧(VDD)およびリーク電流(Ileak)の情報を含んでいる。パワーテーブル23は、コアごとに電源電圧、クロック周波数およびリーク電流に基づいて消費電力を計算する電力計算モデル式(P=・・・)を含んでいる。図5にパワーテーブル23の一例を示す。図5に示す電力計算モデル式(P=・・・)において右辺第1項の「c」は係数であり、例えば静電容量である。
キャッシュサイズテーブル22は、コアごとにキャッシュの全サイズ、使用可能サイズおよび未使用サイズの情報を含んでいる。キャッシュにオペレーティングシステムが配置される場合、キャッシュの全サイズから、オペレーティングシステムが配置されるキャッシュの領域を引いた残りの容量が使用可能サイズとなる。図6にキャッシュサイズテーブル22の一例を示す。
図7〜図12は、実施例2にかかるスケジューリング方法を示すフローチャートである。図7に示すように、スケジューリング処理が開始されると、まずスケジューラ11はシステムの動作モードを実行モード2に設定する(ステップS11)。実行モード2は通常のモードである。通常のモードでは、電池の残量が予め設定されている閾値よりも多い。
=357.5[μJ] ・・・(1)
W=(10-10×0.82×250×106+0.8×10×10-3)×10×10-3
=240[μJ] ・・・(2)
タスクの完了期限を示すデッドライン情報および各コアのキャッシュの利用率に対するタスクの実行時間情報をタスクごとに備えたタスク情報と、
コアの動作可能な電源電圧情報および該電源電圧に基づいて消費電力を導出する電力導出情報をコアごとに備えた電力情報と、
前記実行時間情報および使用可能なキャッシュサイズ情報に基づいてタスクの処理時間を見積もる処理時間見積もり部と、
前記処理時間見積もり部により見積もられたタスクの処理時間が前記デッドライン情報によるリアルタイム制約を満たす範囲で、タスクの使用するキャッシュサイズが最小となり、前記電源電圧情報および前記電力導出情報に基づいて消費電力が最小となるようにタスクの割り当てパターンを設定するタスク割り当てパターン設定部と、
を備えることを特徴とするマルチコアシステム。
前記タスク割り当てパターン設定部は全てのコアの組み合わせの中からタスクの割り当てパターンを設定することを特徴とする付記1または2に記載のマルチコアシステム。
前記タスク割り当てパターン設定部は、前記キャッシュサイズ情報を更新することを特徴とする付記1または2に記載のマルチコアシステム。
各コアのキャッシュの利用率に対するタスクの実行時間情報および使用可能なキャッシュサイズ情報に基づいてタスクの処理時間を見積もる第1のプロセスと、
前記第1のプロセスで見積もられたタスクの処理時間が該タスクの完了期限を示すデッドライン情報によるリアルタイム制約を満たす範囲で、タスクの使用するキャッシュサイズが最小となり、コアの動作可能な電源電圧情報および該電源電圧に基づいて消費電力を導出する電力導出情報に基づいて消費電力が最小となるようにタスクの割り当てパターンを設定する第2のプロセスと、
を含むことを特徴とするスケジューリング方法。
前記第2のプロセスでは全てのコアの組み合わせの中からタスクの割り当てパターンを設定することを特徴とする付記5または6に記載のスケジューリング方法。
メモリから各コアのキャッシュの利用率に対するタスクの実行時間情報および使用可能なキャッシュサイズ情報を読み出し、該実行時間情報およびキャッシュサイズ情報に基づいてタスクの処理時間を見積もる処理時間見積もり部と、
メモリからタスクの完了期限を示すデッドライン情報、コアの動作可能な電源電圧情報および該電源電圧に基づいて消費電力を導出する電力導出情報を読み出し、前記処理時間見積もり部により見積もられたタスクの処理時間が前記デッドライン情報によるリアルタイム制約を満たす範囲で、タスクの使用するキャッシュサイズが最小となり、前記電源電圧情報および前記電力導出情報に基づいて消費電力が最小となるようにタスクの割り当てパターンを設定するタスク割り当てパターン設定部と、
として機能させることを特徴とするスケジューリングプログラム。
前記タスク割り当てパターン設定部は全てのコアの組み合わせの中からタスクの割り当てパターンを設定することを特徴とする付記9または10に記載のスケジューリングプログラム。
2 タスク割り当てパターン設定部
3 キャッシュサイズ情報
4 タスク情報
5 電力情報
Claims (10)
- 複数のタスクの全部または一部が割り当てられるマスタコアと、
前記複数のタスクの全部または一部が前記マスタコアから割り当てられるスレーブコアと、
前記マスタコアおよび前記スレーブコアのそれぞれに対応するキャッシュと、
前記複数のタスクのそれぞれの完了期限を示すデッドライン情報、前記キャッシュの利用率に対する前記複数のタスクのそれぞれの実行時間情報、前記マスタコアおよび前記スレーブコアが動作可能な電源電圧情報、および前記電源電圧情報に対応する動作クロック情報を記憶する記憶部を有し、
前記マスタコアは、
前記マスタコアおよび前記スレーブコアのそれぞれに対し、前記複数のタスクのそれぞれを割り当てた場合に、割り当てが可能な複数の割り当てパターンの各々において使用可能な前記キャッシュの空き領域および前記実行時間情報に基づいて処理時間を算出し、前記電源電圧情報および前記動作クロック情報に基づいて、前記複数の割り当てパターンの各々における消費電力を算出し、前記処理時間と前記消費電力と前記デッドライン情報に基づいて、前記複数の割り当てパターンの中から前記消費電力が最少となる割り当てパターンを算出する、
ことを特徴とするマルチコアシステム。 - 前記マスタコアは、電池残量が閾値よりも多い場合に、前記複数の割り当てパターンの中から、使用される前記キャッシュのサイズが最小となり、前記消費電力が最小となる割り当てパターンを算出し、
電池残量が閾値よりも少ない場合に、前記消費電力が最小となる割り当てパターンを算出することを特徴とする請求項1に記載のマルチコアシステム。 - 前記マスタコアは、前記マスタコアおよび前記スレーブコアのそれぞれに対し、前記複数のタスクのそれぞれを割り当てた場合に、割り当てが可能な全ての割り当てパターンに対して処理時間を算出し、全ての割り当てパターンの中から割り当てパターンを算出することを特徴とする請求項1または2に記載のマルチコアシステム。
- 前記記憶部は、コアごとに使用可能な前記キャッシュの空き領域のサイズを記憶し、
前記マスタコアは、前記キャッシュの空き領域のサイズを更新することを特徴とする請求項1または2に記載のマルチコアシステム。 - 複数のタスクの全部または一部が割り当てられるマスタコアと、
前記複数のタスクの全部または一部が前記マスタコアから割り当てられるスレーブコアと、
前記マスタコアおよび前記スレーブコアのそれぞれに対応するキャッシュと、
前記複数のタスクのそれぞれの完了期限を示すデッドライン情報、前記キャッシュの利用率に対する前記複数のタスクのそれぞれの実行時間情報、前記マスタコアおよび前記スレーブコアが動作可能な電源電圧情報、および前記電源電圧情報に対応する動作クロック情報を記憶する記憶部を有するマルチコアシステムにおける前記複数のタスクのスケジューリング方法であって、
前記マスタコアが、
前記マスタコアおよび前記スレーブコアのそれぞれに対し、前記複数のタスクのそれぞれを割り当てた場合に、割り当てが可能な複数の割り当てパターンの各々において使用可能な前記キャッシュの空き領域および前記実行時間情報に基づいて処理時間を算出し、前記電源電圧情報および前記動作クロック情報に基づいて、前記複数の割り当てパターンの各々における消費電力を算出し、前記処理時間と前記消費電力と前記デッドライン情報に基づいて、前記複数の割り当てパターンの中から前記消費電力が最少となる割り当てパターンを算出する、
処理を実行することを特徴とするスケジューリング方法。 - 前記割り当てパターンを算出する処理は、電池残量が閾値よりも多い場合に、前記複数の割り当てパターンの中から、使用される前記キャッシュのサイズが最小となり、前記消費電力が最小となる割り当てパターンを算出し、電池残量が閾値よりも少ない場合に、前記消費電力が最小となる割り当てパターンを算出することを特徴とする請求項5に記載のスケジューリング方法。
- 前記処理時間を算出する処理は、前記マスタコアおよび前記スレーブコアのそれぞれに対し、前記複数のタスクのそれぞれを割り当てた場合に、割り当てが可能な全ての割り当てパターンに対して処理時間を算出し、
前記割り当てパターンを算出する処理は、全ての割り当てパターンの中から割り当てパターンを算出することを特徴とする請求項5または6に記載のスケジューリング方法。 - 複数のタスクの全部または一部が割り当てられるマスタコアと、
前記複数のタスクの全部または一部が前記マスタコアから割り当てられるスレーブコアと、
前記マスタコアおよび前記スレーブコアのそれぞれに対応するキャッシュと、
前記複数のタスクのそれぞれの完了期限を示すデッドライン情報、前記キャッシュの利用率に対する前記複数のタスクのそれぞれの実行時間情報、前記マスタコアおよび前記スレーブコアが動作可能な電源電圧情報、および前記電源電圧情報に対応する動作クロック情報を記憶する記憶部を有するマルチコアシステムにおける前記複数のタスクのスケジューリングプログラムであって、
前記マスタコアに、
前記マスタコアおよび前記スレーブコアのそれぞれに対し、前記複数のタスクのそれぞれを割り当てた場合に、割り当てが可能な複数の割り当てパターンの各々において使用可能な前記キャッシュの空き領域および前記実行時間情報に基づいて処理時間を算出し、前記電源電圧情報および前記動作クロック情報に基づいて、前記複数の割り当てパターンの各々における消費電力を算出し、前記処理時間と前記消費電力と前記デッドライン情報に基づいて、前記複数の割り当てパターンの中から前記消費電力が最少となる割り当てパターンを算出する、
処理を実行させることを特徴とするスケジューリングプログラム。 - 前記割り当てパターンを算出する処理は、電池残量が閾値よりも多い場合に、前記複数の割り当てパターンの中から、使用される前記キャッシュのサイズが最小となり、前記消費電力が最小となる割り当てパターンを算出し、電池残量が閾値よりも少ない場合に、前記消費電力が最小となる割り当てパターンを算出することを特徴とする請求項8に記載のスケジューリングプログラム。
- 前記処理時間を算出する処理は、前記マスタコアおよび前記スレーブコアのそれぞれに対し、前記複数のタスクのそれぞれを割り当てた場合に、割り当てが可能な全ての割り当てパターンに対して処理時間を算出し、
前記割り当てパターンを算出する処理は、全ての割り当てパターンの中から割り当てパターンを算出することを特徴とする請求項8または9に記載のスケジューリングプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2010/061079 WO2012001776A1 (ja) | 2010-06-29 | 2010-06-29 | マルチコアシステム、スケジューリング方法およびスケジューリングプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2012001776A1 JPWO2012001776A1 (ja) | 2013-08-22 |
JP5585651B2 true JP5585651B2 (ja) | 2014-09-10 |
Family
ID=45401531
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012522381A Expired - Fee Related JP5585651B2 (ja) | 2010-06-29 | 2010-06-29 | マルチコアシステム、スケジューリング方法およびスケジューリングプログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US20140007135A1 (ja) |
JP (1) | JP5585651B2 (ja) |
WO (1) | WO2012001776A1 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10409354B2 (en) | 2015-03-30 | 2019-09-10 | Nec Corporation | Multi-core processor, power control method, and program |
KR102073029B1 (ko) * | 2018-07-31 | 2020-02-05 | 동국대학교 산학협력단 | 태스크 할당 장치 및 방법, 태스크 재할당 요청 장치 및 방법 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6083278B2 (ja) * | 2013-03-22 | 2017-02-22 | 富士通株式会社 | 計算システム及びその電力管理方法 |
US10725819B2 (en) | 2018-05-18 | 2020-07-28 | Acronis International Gmbh | System and method for scheduling and allocating data storage |
CN113407322B (zh) * | 2021-06-21 | 2022-05-06 | 平安国际智慧城市科技股份有限公司 | 多终端的任务分配方法、装置、电子设备及可读存储介质 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000276381A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | タスク実行時間の見積もり方法 |
JP2003023490A (ja) * | 2001-07-09 | 2003-01-24 | Mitsubishi Electric Corp | 携帯端末、携帯端末における情報表示方法 |
JP2005043959A (ja) * | 2003-07-22 | 2005-02-17 | Toshiba Corp | スケジューリング方法および情報処理システム |
JP2008141721A (ja) * | 2006-11-06 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 放送受信端末 |
JP2008269579A (ja) * | 2007-03-27 | 2008-11-06 | Toshiba Corp | マルチタスク処理装置およびその方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5632038A (en) * | 1994-02-22 | 1997-05-20 | Dell Usa, L.P. | Secondary cache system for portable computer |
US20080141265A1 (en) * | 2004-12-08 | 2008-06-12 | Electronics And Telecommunications Research Instit | Power Management Method for Platform and that Platform |
US8161482B1 (en) * | 2007-04-13 | 2012-04-17 | Marvell International Ltd. | Power optimization for multi-core devices |
US8555283B2 (en) * | 2007-10-12 | 2013-10-08 | Oracle America, Inc. | Temperature-aware and energy-aware scheduling in a computer system |
US8838797B2 (en) * | 2009-07-10 | 2014-09-16 | Empire Technology Development Llc | Dynamic computation allocation |
US8566836B2 (en) * | 2009-11-13 | 2013-10-22 | Freescale Semiconductor, Inc. | Multi-core system on chip |
-
2010
- 2010-06-29 JP JP2012522381A patent/JP5585651B2/ja not_active Expired - Fee Related
- 2010-06-29 WO PCT/JP2010/061079 patent/WO2012001776A1/ja active Application Filing
-
2012
- 2012-12-28 US US13/730,111 patent/US20140007135A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000276381A (ja) * | 1999-03-23 | 2000-10-06 | Toshiba Corp | タスク実行時間の見積もり方法 |
JP2003023490A (ja) * | 2001-07-09 | 2003-01-24 | Mitsubishi Electric Corp | 携帯端末、携帯端末における情報表示方法 |
JP2005043959A (ja) * | 2003-07-22 | 2005-02-17 | Toshiba Corp | スケジューリング方法および情報処理システム |
JP2008141721A (ja) * | 2006-11-06 | 2008-06-19 | Matsushita Electric Ind Co Ltd | 放送受信端末 |
JP2008269579A (ja) * | 2007-03-27 | 2008-11-06 | Toshiba Corp | マルチタスク処理装置およびその方法 |
Non-Patent Citations (4)
Title |
---|
CSNG200501564006; 白子準ほか5名: 'ホモジニアスマルチコアにおけるコンパイラ制御低消費電力化手法' 情報処理学会研究報告 第2005巻第80号(2005-ARC-164), 20050804, pp.55-60, 社団法人情報処理学会 * |
CSNG200900008008; 中川亮ほか4名: 'マルチコア上でのOSCAR APIを用いた低消費電力化手法' 電子情報通信学会技術研究報告 第108巻第375号(ICD2008-129〜149), 20090106, pp.93-98, 社団法人電子情報通信学会 The Institute of Electro * |
JPN6013024242; 白子準ほか5名: 'ホモジニアスマルチコアにおけるコンパイラ制御低消費電力化手法' 情報処理学会研究報告 第2005巻第80号(2005-ARC-164), 20050804, pp.55-60, 社団法人情報処理学会 * |
JPN6013024244; 中川亮ほか4名: 'マルチコア上でのOSCAR APIを用いた低消費電力化手法' 電子情報通信学会技術研究報告 第108巻第375号(ICD2008-129〜149), 20090106, pp.93-98, 社団法人電子情報通信学会 The Institute of Electro * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10409354B2 (en) | 2015-03-30 | 2019-09-10 | Nec Corporation | Multi-core processor, power control method, and program |
KR102073029B1 (ko) * | 2018-07-31 | 2020-02-05 | 동국대학교 산학협력단 | 태스크 할당 장치 및 방법, 태스크 재할당 요청 장치 및 방법 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2012001776A1 (ja) | 2013-08-22 |
US20140007135A1 (en) | 2014-01-02 |
WO2012001776A1 (ja) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI464570B (zh) | 用於平衡具有多核心之計算裝置的效能與電力節省的方法、電腦可讀儲存媒體與多邏輯處理器系統 | |
JP5433837B2 (ja) | 仮想計算機システム、仮想計算機の制御方法及びプログラム | |
JP5157717B2 (ja) | 仮想バッテリを備えた仮想マシンシステムおよび仮想バッテリを備えた仮想マシンシステム用プログラム | |
JP5091912B2 (ja) | マルチコアプロセッサシステム | |
JP5564564B2 (ja) | 計算ユニットの性能を性能感度に従い不均等に変化させる方法及び装置 | |
US8769316B2 (en) | Dynamically allocating a power budget over multiple domains of a processor | |
US8689021B1 (en) | System and method for selecting a power management configuration in a multi-core environment according to various operating conditions such as voltage, frequency, power mode, and utilization factor varied on a per-core basis | |
JP4490298B2 (ja) | プロセッサ電力制御装置及びプロセッサ電力制御方法 | |
KR101699770B1 (ko) | 가상화 시스템 및 그 가상화 시스템에서 자원 할당 방법 | |
JP2008257578A (ja) | 情報処理装置、スケジューラおよび情報処理置のスケジュール制御方法 | |
JP5585651B2 (ja) | マルチコアシステム、スケジューリング方法およびスケジューリングプログラム | |
JP2017530449A (ja) | 分散コンピュータシステムへの電力割り振りに変更がある場合に中断され得るジョブ及び中断され得ないジョブを管理するための方法並びに装置 | |
KR101155202B1 (ko) | 멀티 코어 프로세서의 전력 관리 방법, 멀티 코어 프로세서의 전력 관리 방법이 기록된 기록매체 및 이를 실행하는 멀티 코어 프로세서 시스템 | |
JP4697805B2 (ja) | データ処理装置 | |
KR20090069618A (ko) | 전원관리 제어 장치 및 방법 | |
CN102779062A (zh) | 一种访问系统资源的线程数量的控制方法及装置 | |
JP2008165798A (ja) | データ処理装置におけるプロセッサの性能管理 | |
JP5633564B2 (ja) | マルチコアシステムおよび外部入出力バス制御方法 | |
JP5790758B2 (ja) | スケジューリング方法およびスケジューリングシステム | |
US20100205306A1 (en) | Grid computing system, management apparatus, and method for managing a plurality of nodes | |
JP2009175850A (ja) | マルチ演算処理システム、マルチ演算処理方法、およびマルチ演算処理プログラム | |
JP6175980B2 (ja) | Cpuの制御方法、制御プログラム、情報処理装置 | |
JP2010191567A (ja) | 情報管理装置及び情報管理方法等 | |
KR101449046B1 (ko) | 멀티 프로세서 및 이를 이용한 전원 절감 방법 | |
CN117271058A (zh) | 容器资源调度方法、装置及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130528 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130729 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131126 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140127 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140624 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140707 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5585651 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |