JP6083278B2 - 計算システム及びその電力管理方法 - Google Patents
計算システム及びその電力管理方法 Download PDFInfo
- Publication number
- JP6083278B2 JP6083278B2 JP2013060736A JP2013060736A JP6083278B2 JP 6083278 B2 JP6083278 B2 JP 6083278B2 JP 2013060736 A JP2013060736 A JP 2013060736A JP 2013060736 A JP2013060736 A JP 2013060736A JP 6083278 B2 JP6083278 B2 JP 6083278B2
- Authority
- JP
- Japan
- Prior art keywords
- power
- frequency
- processing
- performance
- optimum
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Power Sources (AREA)
Description
T=Cp/(Fp×PL)+Cs/Fs
Pa=α×C×V2×f+Ik×V+Pb+Pc ・・・(1)
Ik=a×V2+b
V=γ×f+Vth
Pc=P0m+f×Pm
={α×C×V2×f+Ik×V}+{P0m+f×Pm}+Pb
=α×C×(γ×f+Vth)2×f+(a×V2+b)×V+P0m+f×Pm+Pb
=α×C×(γ×f+Vth)2×f+(a×(γ×f+Vth)2+b)×(γ×f+Vth)+P0m+f×pm+Pb
=(α×C×γ2+a×γ3)×f3+(2×α×C×γ×Vth+3×a×γ2×Vth)× f2+・・・
=C0×f3+C1×f2+C2×f+C3
=f×Ps/(C0×f3+C1×f2+C2×f+C3)
= Ps/(C0×f2+C1×f+C2+C3/f) ・・・(2)
Gs∝N×f=(Ps−C4×M)/{C0×f2+C1×f+C2 +(C3−C4)/f} ・・・(3)
N=(Ps−M×C4)/(Pp1−C4) ・・・(4)
(2)その負荷での最適周波数(図4の最適動作点401)
(3) その負荷で周波数を(2)の最適周波数に変更した場合のプロセッシングエレメント101の電力
Pd=平均電力値+(最大電力−平均電力)×α
f=F(i)+{F(i+1)−F(i)}×{Pd−P(i)}/{P(i+1)+P(i)}
N=(Ps−C4×M)/( Pp−C4)
f=1.7+(1.5−1.7)×(38−36)/(40−36)
=1.6[a.u.]
その後、電力管理コントローラ611は、最適周波数fに対応する電源電圧Vを導出する。
Pp=73+(71−73)×(1.5−1.6)/(1.5−1.7)
=72[W]
N=(950000−17000×11)/(72−11)
≒12500個
f=F(i)+{F(i+1)−F(i)}×{Pd−P(i)}/{P(i+1)−P(i)}
Pp=Ppo1×Ppd2/Ppo2+Pps2
Gs∝N×Fi
101 プロセッシングエレメント
102 CPU
103 ローカルメモリ
104 ネットワーク
Claims (8)
- 複数のプロセッシングエレメントと、
異なる複数の動作負荷を特定の基準周波数下で処理した際のプロセッシングエレメントのダイナミック電力と、前記動作負荷の最適周波数とを関連付けた最適周波数導出表を用いて、前記基準周波数で並列処理プログラムを前記複数のプロセッシングエレメントのうちの少なくとも1個のプロセッシングエレメントに仮動作させたときのプロセッシングエレメントのダイナミック電力を基に、並列処理プログラムを実行するプロセッシングエレメントの性能最適周波数及び前記性能最適周波数に対応する電源電圧を導出する導出部と、
前記導出部により導出された前記性能最適周波数、前記電源電圧及び計算システムの制約電力を基に、前記プロセッシングエレメントの稼働数を設定する設定部と
を有することを特徴とする計算システム。 - 前記設定部は、前記複数のプロセッシングエレメントのすべてを稼働するよりも性能が高くなるように、前記プロセッシングエレメントの稼働数を設定することを特徴とする請求項1記載の計算システム。
- 前記導出部は、性能が最大となるように前記性能最適周波数及び前記電源電圧を導出することを特徴とする請求項1又は2記載の計算システム。
- 前記導出部は、複数の周波数及び電源電圧の組みのうちから、性能が最大となる組みの前記性能最適周波数及び前記電源電圧を導出することを特徴とする請求項1〜3のいずれか1項に記載の計算システム。
- 前記設定部は、前記導出部により導出された前記性能最適周波数及び前記電源電圧を基に前記プロセッシングエレメントの変更後電力を導出し、前記導出したプロセッシングエレメントの変更後電力及び前記計算システムの制約電力を基に、前記プロセッシングエレメントの稼働数を設定することを特徴とする請求項1〜4のいずれか1項に記載の計算システム。
- 前記複数のプロセッシングエレメントのうちの少なくとも1個は、
メモリと、
前記メモリを制御するメモリ制御回路と、
第1の検出回路とを有し、
前記メモリ制御回路は、第1のバッファを有し、
前記第1の検出回路は、前記第1のバッファのフル率を検出し、
前記導出部は、前記第1のバッファのフル率を基に、前記性能最適周波数を導出することを特徴とする請求項1〜5のいずれか1項に記載の計算システム。 - さらに、前記複数のプロセッシングエレメントに接続されるネットワークを有し、
前記複数のプロセッシングエレメントのうちの少なくとも1個は、
前記ネットワークの入出力を制御する入出力制御回路と、
第2の検出回路とを有し、
前記入出力制御回路は、第2のバッファを有し、
前記第2の検出回路は、前記第2のバッファのフル率を検出し、
前記導出部は、前記第2のバッファのフル率を基に、前記性能最適周波数を導出することを特徴とする請求項1〜6のいずれか1項に記載の計算システム。 - 複数のプロセッシングエレメントを有する計算システムの電力管理方法であって、
導出部により、異なる複数の動作負荷を特定の基準周波数下で処理した際のプロセッシングエレメントのダイナミック電力と、前記動作負荷の最適周波数とを関連付けた最適周波数導出表を用いて、前記基準周波数で並列処理プログラムを前記複数のプロセッシングエレメントのうちの少なくとも1個のプロセッシングエレメントに仮動作させたときのプロセッシングエレメントのダイナミック電力を基に、並列処理プログラムを実行するプロセッシングエレメントの性能最適周波数及び前記性能最適周波数に対応する電源電圧を導出し、
設定部により、前記導出部により導出された前記性能最適周波数、前記電源電圧及び計算システムの制約電力を基に、前記プロセッシングエレメントの稼働数を設定することを特徴とする計算システムの電力管理方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013060736A JP6083278B2 (ja) | 2013-03-22 | 2013-03-22 | 計算システム及びその電力管理方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013060736A JP6083278B2 (ja) | 2013-03-22 | 2013-03-22 | 計算システム及びその電力管理方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014186522A JP2014186522A (ja) | 2014-10-02 |
JP6083278B2 true JP6083278B2 (ja) | 2017-02-22 |
Family
ID=51834038
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013060736A Expired - Fee Related JP6083278B2 (ja) | 2013-03-22 | 2013-03-22 | 計算システム及びその電力管理方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6083278B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6107801B2 (ja) * | 2014-12-12 | 2017-04-05 | 日本電気株式会社 | 情報処理装置、情報処理システム、タスク処理方法、及び、プログラム |
US10101786B2 (en) | 2014-12-22 | 2018-10-16 | Intel Corporation | Holistic global performance and power management |
US11054883B2 (en) * | 2017-06-19 | 2021-07-06 | Advanced Micro Devices, Inc. | Power efficiency optimization in throughput-based workloads |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005085164A (ja) * | 2003-09-10 | 2005-03-31 | Sharp Corp | マルチプロセッサシステムの制御方法およびマルチプロセッサシステム |
JP4476876B2 (ja) * | 2005-06-10 | 2010-06-09 | 三菱電機株式会社 | 並列計算装置 |
WO2012001776A1 (ja) * | 2010-06-29 | 2012-01-05 | 富士通株式会社 | マルチコアシステム、スケジューリング方法およびスケジューリングプログラム |
JP5713029B2 (ja) * | 2011-02-10 | 2015-05-07 | 富士通株式会社 | スケジューリング方法、設計支援方法、およびシステム |
-
2013
- 2013-03-22 JP JP2013060736A patent/JP6083278B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014186522A (ja) | 2014-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9977699B2 (en) | Energy efficient multi-cluster system and its operations | |
US20220214738A1 (en) | Multi-level cpu high current protection | |
US9261949B2 (en) | Method for adaptive performance optimization of the soc | |
EP2596413B1 (en) | Managing current and power in a computing system | |
JP5564564B2 (ja) | 計算ユニットの性能を性能感度に従い不均等に変化させる方法及び装置 | |
US9619240B2 (en) | Core-level dynamic voltage and frequency scaling in a chip multiprocessor | |
US8443209B2 (en) | Throttling computational units according to performance sensitivity | |
CN105830035B (zh) | 多核动态工作负荷管理 | |
US8447994B2 (en) | Altering performance of computational units heterogeneously according to performance sensitivity | |
US20120110352A1 (en) | Method and apparatus for thermal control of processing nodes | |
EP3237998B1 (en) | Systems and methods for dynamic temporal power steering | |
EP3649536B1 (en) | Core frequency management using effective utilization for power-efficient performance | |
KR20130061747A (ko) | 코어 마다의 전압 및 주파수 제어 제공 | |
US20170371761A1 (en) | Real-time performance tracking using dynamic compilation | |
Rao et al. | Efficient online computation of core speeds to maximize the throughput of thermally constrained multi-core processors | |
JP6083278B2 (ja) | 計算システム及びその電力管理方法 | |
Wang et al. | Mitigation of NBTI induced performance degradation in on-chip digital LDOs | |
Mohammed et al. | Temperature-aware task scheduling for dark silicon many-core system-on-chip | |
Wang et al. | Evaluating the energy consumption of openmp applications on haswell processors | |
Wang et al. | Achieving fair or differentiated cache sharing in power-constrained chip multiprocessors | |
US11853111B2 (en) | System and method for controlling electrical current supply in a multi-processor core system via instruction per cycle reduction | |
Kim et al. | Dynamic frequency scaling for embedded systems with memory intensive applications | |
Islam et al. | Learning based power management for periodic real-time tasks | |
Marcu | Power–thermal profiling of software applications | |
KR20220084900A (ko) | 인터럽트 제어 장치 및 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20160614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161004 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20161227 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170109 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6083278 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |