JP2000276381A - タスク実行時間の見積もり方法 - Google Patents

Abstract

(57)【要約】 【課題】 割り込み処理を考慮したタスク実行時間の見
積もり方法を提供する。 【解決手段】 処理１００１〜１０１１により、割り込
みを考慮しない平均キャッシュヒット率と実行時間とを
求め、これと割り込み発生確率に関する情報２００５、
キャッシュ方式やキャッシュサイズに関する情報２００
４とを用いて区間ヒット率シミュレーション２００６ａ
を行い、得られたトレース情報Ｄにストールペナルティ
２００８を加えて実行クロック数を求め、キャッシュミ
ット率と実行時間を見積もることで、割り込みを考慮し
た平均キャッシュヒット率及び実行時間を求めることが
できる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、タスク実行時間を
見積もる方法に関する。

【０００２】

【従来の技術】ＣＰＵ（Central Processing Unit ）が
タスクを実行する時間を見積もる方法として、ＣＰＵの
動作をシミュレーションして全命令の実行時間の合計を
行う方法が一般に知られている。この方法は、パイプラ
イン制御を行い、キャッシュメモリを有するようなＣＰ
Ｕに対しても、パイプラインストールやキャッシュミス
による実行時間の増加を見積もることのできるという利
点がある。しかし、割り込み処理に起因するキャッシュ
ミスの増加等によって生じる実行時間の増加は、このよ
うな命令列のシュミレーションのみでは推定することが
できず、実行時間の見積もりの誤差要因となっていた。

【０００３】

【発明が解決しようとする課題】このように、従来の実
行時間の見積もり方法では、割り込みが生じた場合には
タスク実行時間の見積もり精度が低下するという問題が
あった。

【０００４】本発明は上記事情に鑑みてなされたもの
で、割り込み処理を考慮して高い精度でタスク実行時間
を見積もることが可能なタスク実行時間の見積もり方法
を提供することを目的とする。

【０００５】

【課題を解決するための手段】本発明のタスク実行時間
の見積もり方法は、プログラム、データ初期値、実行開
始番地及び実行終了番地を命令レベルシミュレーション
部に入力し、分岐、命令の組み合わせを含む要因により
起こるパイプラインストールを含む命令の第１の実行ト
レースを出力するステップと、前記第１の実行トレース
をキャッシュシミュレーション部に入力し、キャッシュ
ミスに伴うパイプラインストールを、キャッシュ方式、
キャッシュサイズに対応してシミュレーションして第２
の実行トレースを出力するステップと、前記第２の実行
トレースを実行クロック数カウント部に入力し、分岐、
命令の組み合わせにより起こるパイプラインストールと
キャッシュミスに伴うパイプラインストールとに応じて
命令あたりの実行クロック数を求めて第３の実行トレー
スとして出力するステップと、キャッシュメモリとパイ
プライン制御部とを有するＣＰＵの命令実行をシミュレ
ーションするシミュレータに前記第３の実行トレースを
入力し、割り込みを考慮いない場合におけるプログラム
全体の第１のキャッシュヒット率及び第１の実行時間を
見積もり出力するステップと、出力された前記第１の実
行トレース、前記第１のキャッシュヒット率、前記第１
の実行時間、タスクの実行途中で割り込みが発生する割
り込み発生率、キャッシュメモリの書き換わり率を区間
ヒット率シミュレーション部に入力し、前記第１の実行
トレースに含まれる全ての命令と全ての割り込みとにつ
いて、キャッシュメモリ書き換えパターンに従って書き
換えられたキャッシュのシミュレーションを、全ての割
り込み対して所定命令数だけ行い平均キャッシュヒット
率を求めて出力するステップと、前記第１のキャッシュ
ヒット率と、各々の割り込みにおける前記平均キャッシ
ュヒット率との加重平均をとって割り込みを考慮したキ
ャッシュヒット率とする第４の実行トレースを出力する
ステップと、実行クロック数カウント部に前記第４の実
行トレースを入力し、各々の命令ごとにキャッシュヒッ
ト率と分岐、命令の組み合わせにより起こるパイプライ
ンストールに応じて個々の命令ごとの実行クロック数を
カウントし、第５の実行トレースとして出力するステッ
プと、前記第５の実行トレースを入力し、プログラム全
体のキャッシュヒット率及び実行時間を見積もるステッ
プと、割り込みを考慮した命令実行シミュレータを組み
合わせることにより、割り込みを考慮した平均キャッシ
ュヒット率及び実行時間見積もりを行うステップとを備
えたことを特徴としている。

【０００６】また、本発明のタスク実行時間を見積もる
方法は、特定の命令をサンプリングにより抽出して実行
時間を見積もる方法であって、プログラム、データ初期
値、実行開始番地及び実行終了番地を命令レベルシミュ
レーション部に入力し、分岐、命令の組み合わせを含む
要因により起こるパイプラインストールを含む命令の第
１の実行トレースを出力するステップと、記第１の実行
トレースをキャッシュシミュレーション部に入力し、キ
ャッシュミスに伴うパイプラインストールを、キャッシ
ュ方式、キャッシュサイズに対応してシミュレーション
して第２の実行トレースを出力するステップと、前記第
２の実行トレースを実行クロック数カウント部に入力
し、分岐、命令の組み合わせにより起こるパイプライン
ストールとキャッシュミスに伴うパイプラインストール
とに応じて命令あたりの実行クロック数を求めて第３の
実行トレースとして出力するステップと、キャッシュメ
モリとパイプライン制御部とを有するＣＰＵの命令実行
をシミュレーションするシミュレータに前記第３の実行
トレースを入力し、割り込みを考慮いない場合における
プログラム全体の第１のキャッシュヒット率及び第１の
実行時間を見積もり出力するステップと、出力された前
記第１の実行トレース、前記第１のキャッシュヒット
率、前記第１の実行時間、タスクの実行途中で割り込み
が発生する割り込み発生率、キャッシュメモリの書き換
わり率を区間ヒット率シミュレーション部に入力し、前
記第１の実行トレースに含まれる命令のうち、前記割り
込み発生率に比例した数の命令をサンプリングにより抽
出し、この命令に対してのみ、キャッシュメモリ書き換
えパターンに従って書き換えられたキャッシュのシミュ
レーションを行って平均キャッシュヒット率を求めて出
力するステップと、前記第１のキャッシュヒット率と、
各々の割り込みにおける前記平均キャッシュヒット率と
の加重平均をとって割り込みを考慮したキャッシュヒッ
ト率とする第４の実行トレースを出力するステップと、
実行クロック数カウント部に前記第４の実行トレースを
入力し、各々の命令ごとにキャッシュヒット率と分岐、
命令の組み合わせにより起こるパイプラインストールに
応じて個々の命令ごとの実行クロック数をカウントし、
第５の実行トレースとして出力するステップと、前記第
５の実行トレースを入力し、プログラム全体のキャッシ
ュヒット率及び実行時間を見積もるステップと、割り込
みを考慮した命令実行シミュレータを組み合わせること
により、割り込みを考慮した平均キャッシュヒット率及
び実行時間見積もりを行うステップとを備えたことを特
徴とする。

【０００７】また、タスク実行時間の見積もりを、少な
くともキャッシュ方式又はキャッシュサイズのいずれか
が異なる複数のＣＰＵに対してそれぞれ行う場合は、前
記キャッシュシミュレーション部を用いて前記第２の実
行トレースを出力するステップにおいて、各々のＣＰＵ
のキャッシュ方式及びキャッシュサイズに対して処理を
行い、ＣＰＵ毎の前記第２の実行トレースを求め、前記
区間ヒット率シミュレーション部を用いて前記平均キャ
ッシュヒット率を求めて出力するステップにおいて、各
々のＣＰＵのキャッシュ方式、キャッシュサイズ及び割
り込み発生確率に対して処理を行い、ＣＰＵ毎の前記平
均キャッシュヒット率を求めることにより、ＣＰＵ毎の
割り込みを考慮した平均キャッシュヒット率及び実行時
間を見積もり、用途に応じた最適なＣＰＵを選択する。

【０００８】あるいは、タスク実行時間見積もりを、パ
イプライン段数が異なる複数のＣＰＵに対してそれぞれ
行う場合は、前記第３の実行トレースを出力するステッ
プと、前記第５の実行トレースを出力するステップとに
おいて、各々のＣＰＵのストールペナルティを用いて前
記第３の実行トレースと前記第５の実行トレースとを求
めることにより、ＣＰＵ毎の割り込みを考慮した平均キ
ャッシュヒット率及び実行時間を見積もり、用途に応じ
た最適なＣＰＵを選択する。

【０００９】さらには、タスク実行時間見積もりを、命
令セットが異なるＣＰＵに対してそれぞれ行う方法場合
には、前記第１の実行トレースを出力するステップにお
いて、各々のＣＰＵのプログラムを用いて前記第１の実
行トレースを求めることにより、ＣＰＵ毎の割り込みを
考慮した平均キャッシュヒット率及び実行時間を見積も
り、用途に応じた最適なＣＰＵを選択する。

【００１０】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して説明する。

【００１１】本発明の第１の実施の形態によるタスク実
行時間の見積もり方法は、図１に示されるような構成を
備えており、割り込みを考慮しない見積もり方法と割り
込みを考慮した見積もり方法とを組み合わせている。そ
こで、第１の実施の形態の説明を行う前に、図２に示さ
れた割り込みを考慮しない見積もり方法と、図２５に示
された割り込みを考慮した見積もり方法とをそれぞれ分
けて説明する。いるが、先ず、割り込みを考慮したキャ
ッシュヒット率及びタスク実行時間を求めることができ
る原理について述べる。

【００１２】図３に、割り込みを考慮しない場合におけ
るタスク実行中のキャッシュヒット率を示す。ここで、
キャッシュヒット率１２００１は少数の命令を実行する
ときの平均キャッシュヒット率であり、キャッシュヒッ
ト率１２００２は十分に多数の命令を実行するときの平
均キャッシュヒット率である。この図３より、キャッシ
ュヒット率は、タスクの開始直後から上昇してある一定
値で安定することが分かる。ここで、キャッシュヒット
率の上昇率は、用いられるアプリケーションプログラム
の内容に依存し、安定したときの値はキャッシュサイズ
とプログラムの内容に依存する。

【００１３】図４に、タスクの実行中に割り込みが発生
し、割り込みから復帰した場合におけるキャッシュヒッ
ト率の変化を示す。この図４において、キャッシュヒッ
ト率１３００１及び１３００２は、それぞれ図３におけ
るキャッシュヒット率１２００１及び１２００２に対応
する。ここで、タスクの実行途中で割り込みが起こる
と、割り込みルーティンによりキャッシュメモリの書き
換えが起こる。このため、割り込みルーティンからの復
帰直後では、タスクの実行開始時と同様にキャッシュヒ
ット率が低下する。しかし、復帰後から十分な数の命令
が実行されると、キャッシュヒット率１３００３及び１
３００４は安定する。

【００１４】割り込みルーティンから復帰した直後はキ
ャッシュヒット率が低下するため、命令の実行時間が増
加し、タスクの総実行時間も増加する。この実行時間の
増加は、タスクの性質やキャッシュサイズだけでなく、
割り込みの発生率や割り込みルーティンによるキャッシ
ュメモリの書き換え状況によっても異なる。このため、
ただ単にタスクの実行時間を見積もるだけでは予測する
ことができない。

【００１５】このことを、図５〜図７を用いてさらに説
明する。割り込みルーチンが長く、殆どのキャッシュデ
ータが書き替えられた場合のキャッシュヒット率は、図
５に示された通りである。割り込みルーチン処理から復
帰した直後のキャッシュヒット率１４００４及び１４０
０５は、ほぼ０まで低下する。

【００１６】割り込みルーチンが短く、多くのキャッシ
ュデータが破壊されずに残存し、一部のデータが新しく
置き変わった場合のキャッシュヒット率は、図６に示さ
れた通りである。割り込みルーチン処理から復帰した直
後のキャッシュヒット率１５００４及び１５００５は、
図５の場合と異なり低下はするが０とはならない。ま
た、割り込み発生率によって実効キャッシュヒット率は
異なり、発生率が高ければ実効ヒット率１６００３は大
きく低下し、発生率が低ければ実効ヒット率１６００２
はあまり低下しない。

【００１７】このことから、タスクの実行時間は、割り
込み発生率と割り込みルーティンのキャッシュ書き換え
の程度によって変化することが分かる。

【００１８】以上の点を考慮し、割り込みによるキャッ
シュヒット率の低下を見積もる手順を、図８を用いて説
明する。図８に、ある命令の実行時点Ｓにおけるキャッ
シュヒット率１７００１と、割り込みを考慮しない場合
のタスク全体のキャッシュの平均キャッシュヒット率Ａ
１７００２とを示す。実行時点Ｓにおいて割り込みが
発生し、割り込みルーティンが実行された後、もとのタ
スクに復帰するとキャッシュヒット率１７００３が上昇
し、平均ヒット率Ａ １７００２まで戻ると仮定する。
このように考えると、実行時点Ｓにおけるキャッシュヒ
ット率１７００１からある一定命令数の平均キャッシュ
ヒット率Ｂｉ １７００４を求めることができる。

【００１９】この平均キャッシュヒット率Ｂｉ １７０
０４を、全ての割り込みに対して求め、割り込みが発生
しない場合の平均キャッシュヒット率Ａ １７００２と
の間で加重平均をとることで、実行時点Ｓにおける割り
込みを考慮した平均キャッシュヒット率Ｈを求めること
ができる。

【００２０】この平均キャッシュヒット率Ｈをすべての
命令に対して求め、それに基づいて実行クロック数を求
めることにより、割り込みを考慮した実行時間を求める
ことが可能となる。

【００２１】以下に、割り込みを考慮しないタスク実行
時間の見積もり方法の処理の手順と、割り込みを考慮し
た実行時間の見積もりの処理方法の手順とを比較しなが
ら説明する。

【００２２】図２に、割り込みを考慮しない場合のタス
ク実行時間の見積もり方法のフローチャートを示す。

【００２３】プログラム、データ初期値、実行開始番地
及び終了番地１００１を命令レベルシミュレーション１
００２に入力し、プログラムの実行トレース情報Ａ １
００３を出力する。

【００２４】命令レベルシミュレーション１００２から
出力された実行トレース情報Ａ １００３と、キャッシ
ュ方式及びキャッシュサイズに関するデータ１００４と
をキャッシュシミュレーション１００５に入力し、実行
トレース情報Ｂ１ １００６を出力する。

【００２５】このトレース情報Ｂ１ １００６と、スト
ールペナルティ情報１００７とを入力として、各命令毎
の実行クロック数を求める処理１００８を行い、実行ト
レース情報Ｃ１ １００９を出力する。

【００２６】この実行トレース情報Ｃ１ １００９を入
力とし、タスク全体のキャッシュヒット率及び実行時間
を見積もる処理１０１０を行い、その見積もり結果１０
１１を出力する。

【００２７】次に、割り込みを考慮した場合のタスク実
行時間の見積もり方法のフローチャートを図２５に示
す。

【００２８】実行時間を見積もるプログラム、データ初
期値、実行開始番地及び終了番地に関するデータ２００
１を入力として、命令レベルシミュレーション処理２０
０２を行い、プログラムの実行トレース情報Ａ ２００
３を出力する。

【００２９】実行トレース情報Ａ ２００３、キャッシ
ュ方式及びキャッシュサイズに関するデータ２００４、
割り込み確率データ２００５を入力として、区間ヒット
率シミュレーション処理２００６を行い、各命令でのキ
ャッシュヒット率を含む実行トレース情報Ｂ２ ２００
７を出力する。

【００３０】出力された実行トレース情報Ｂ２ ２００
７と、ストールペナルティ情報 ２００８とを入力し
て、各命令毎の実行クロック数を求めて実行トレース情
報Ｃ２２０１０を出力する。この実行トレース情報Ｃ２
２０１０を用いてキャッシュヒット率と実行時間とを
見積もる処理２０１１を行い、見積もり結果２０１２を
出力する。

【００３１】図２に示された割り込みを考慮しない見積
もり処理と、図２５に示された割り込みを考慮した見積
もり処理とを対比すると、図２に示された命令レベルシ
ュミレーション処理１００２と図２５に示された命令レ
ベルシミュレーション処理２００２とは処理内容が同一
で、入力及び出力データとも同一である。しかし、処理
１００２、２００２からそれぞれ出力されたトレース情
報Ａ １００３、２００３を用いた以降の処理は相違し
ている。

【００３２】先ず、命令レベルシミュレーション処理１
００２、２００２の詳細な処理の内容は、図９〜図１３
のフローチャートに示されるようである。ここで、命令
レベルシミュレーション処理の説明を行う前に、この処
理によって出力される実行トレース情報の一例を図１４
〜図１６に示す。図１４に示されるように、出力される
実行トレース情報には命令の先頭番地３００１、実行し
た命令３００２、分岐やデータアクセスのための実効番
地３００３、分岐が行われたことを示す分岐フラグ３０
０４が含まれる。対象とするＣＰＵによっては実効番地
３００３が複数存在する場合があり、そのような場合に
は全ての番地を含めるものとする。

【００３３】対象とするＣＰＵが、分岐以外にもパイプ
ラインストールを起こす場合には、図１４に示された情
報３００１〜３００４から成る図１４の情報４００１の
他に、ストールを起こしたことを示すストールフラグ４
００２を追加する必要がある。

【００３４】さらに、対象とするＣＰＵにおいて、命令
やデータの語長が可変である場合には、図１４に示され
た情報３００１〜３００４と、これに図１５に示される
情報４００２とを加えた図１５の情報５００１の他に、
命令アクセス回数５００２、データアクセス回数５００
３に関する情報を追加する必要がある。

【００３５】このような出力を行う命令レベルシミュレ
ーション処理の内容について図９を参照して述べる。図
２又は図２５に示された入力データ１００１又は２００
１に従ってメモリを初期化し、プログラムの各命令に対
して処理２１００１〜２１００８を行う。尚、ここでは
ＣＰＵはパイプライン処理により命令を実行し、分岐以
外ではストールは発生しないと仮定する。

【００３６】先ず、処理２１００１として分岐フラグを
リセットし、処理２１００２として１つの命令を読み込
む。次に、命令の種別、即ち分岐命令、ロード命令、セ
ーブ命令、レジスタ間演算命令か否かを処理２１００３
〜２１００６においてそれぞれ判断し、分岐命令であれ
ば処理２１００９としてこの命令を実行し、ロード命令
であれば処理２１０１０としてこの命令を実行し、セー
ブ命令の場合にはこの命令を処理２１０１１として実行
し、レジスタ間演算命令であればこの命令を処理２１０
１２として実行する。上記命令のいずれにも該当しない
命令に対しては、処理２１０１３としてその命令を実行
する。そして、各々の命令を実行した結果に基づいて、
処理２１００７としてトレース情報を出力する。以上の
処理２１００１〜２１００７を、処理２１００８として
示されたように、各命令の実行により更新されたプログ
ラムカウンタＰＣが終了番地と等しくなるまで繰り返
す。次に、命令毎の処理２１００９〜２１０１３につい
て、図１０〜１３を用いて詳述する。分岐命令の処理２
１００９は、図１０に示されたように、先ず分岐が起こ
るかどうかを処理２２００１としてを判断する。分岐が
起こらない場合は、処理２２００３としてプログラムカ
ウンタＰＣに現在の命令の番地の次の番地を設定する。
分岐が起こる場合は、処理２２００２として分岐先の実
効番地を計算する。処理２２００４としてプログラムカ
ウンタＰＣに実行番地を書き込み、処理２２００５とし
て分岐フラグをセットする。

【００３７】ロード命令の実行処理２１０１０は、メモ
リからのロード命令を実行する処理であり、処理の内容
は図１１に示されるようである。処理２３００１として
メモリの実効番地を計算し、この命令が示すレジスタか
ら、計算した実効番地の値を処理２３００２として読み
込み、処理２３００３としてプログラムカウンタを次の
命令の番地にセットする。

【００３８】セーブ命令の実行処理２１０１１は、メモ
リへのセーブ命令を実行するための処理であってその処
理の内容は図１２に示されるようである。先ず、メモリ
の実効番地を処理２４００１として計算し、処理２４０
０２として命令が示すレジスタにその番地の値を書き込
む。そして、処理２４００３としてプログラムカウンタ
ＰＣを次の命令の番地にセットする。

【００３９】レジスタ間演算命令の実行処理２１０１２
の処理内容は、図１３に示されるようである。処理２５
００１としてソースレジスタ１の値を読み、処理２５０
０２としてソースレジスタ２の値を読む。読み込んだ二
つの値の間で、命令が示す演算を処理２５００３として
実行し、その結果を処理２５００４としてディストネー
ションレジスタに書き込む。処理２５００５として、プ
ログラムカウンタＰＣを次の命令の番地にセットする。

【００４０】他の命令の実行処理２１００３に対して
も、上記処理２１００９〜２１０１１と同様に、実際の
ＣＰＵが実行するように処理を行うことで、ＣＰＵが実
行すべき全ての命令に対してシミュレーションを行うこ
とができる。

【００４１】図２におけるキャッシュシミュレーション
処理１００５と、図２５に示された区間ヒット率シミュ
レーション処理２００６とは、同一の実行トレース情報
Ａ１００３又は２００３に対する処理である。しかし、
キャッシュシミュレーション処理１００５では、割り込
みの影響を考えないキャッシュのシミュレーションを行
い、区間ヒット率シミュレーション処理２００６では割
り込みの影響を考えたキャッシュのシミュレーションを
行う点が異なる。

【００４２】割り込みの影響を考えないキャッシュシミ
ュレーション処理１００５は、図２０に示されるような
ダイレクトマップ、ライトバック方式のキャッシュメモ
リに対して行うシミュレーション処理である。キャッシ
ュメモリの方式としてはこの他に、セットアソシアティ
ブ、フルアソシアティブ等が知られているが、これらの
方式であってもその方式に従ったシュミレーションを行
うことができる。

【００４３】先ず、命令とデータに対してそれぞれ別の
キャッシュメモリを使用すると仮定する。図２０に示さ
れたキャッシュメモリは、アドレスが３２ビット、デー
タが３２ビット、キャッシュメモリが１６Ｋエントリと
いう構成を備えている。このキャッシュメモリは、１ビ
ットの有効データ３０００８と、１６ビットのタグデー
タ３０００９と、３２ビットのデータ３００１０とを備
え、１６Ｋワードのメモリ３０００５と１６ビットの比
較器３０００６とＡＮＤゲート３０００７とにより構成
される。

【００４４】データ３００１０における３２ビットのア
ドレスは、上位からデータ３０００１分の１６ビット、
データ３０００２分の１４ビット、データ３０００４分
の２ビットに分割されている。このうち、データ３００
０２をインデックスとしてメモリをアクセスして得られ
るタグデータ３０００９の値がデータ３０００１の１６
ビットと等しく、かつ有効データ３０００８の値が
「１」であるときにデータ３００１０が指定されたアク
セスのデータとなる。

【００４５】このような構成を有するメモリを対象とし
てキャッシュシミュレーションを行うために、図２１で
示されるような有効データ３１００３とタグＭ３１００
２から構成されるデータ構造３１００１を使用する。こ
の場合のキャッシュシミュレーションの処理の手順につ
いて、全体の流れを示した図２２と、リードアクセスの
流れを示した図２３と、ライトアクセスの流れを示した
図２４とを用いて説明する。

【００４６】分岐命令、ロード命令、セーブ命令の各命
令毎に、実効番地がキャッシュメモリに保持されている
か否かを判断して、その結果をトレース情報として出力
する。先ず、処理２６００１として実行トレースから１
つの命令に関する情報を読み込む。処理２６００２とし
て命令があるか否かを判断し、ない場合にはこの時点で
終了する。命令が存在する場合には、処理２６００３と
して分岐命令キャッシュのリードアクセスを行う。処理
２６００９としてヒットしたか否かを判断し、ヒットし
た場合には処理２６０１０として命令キャッシュヒット
フラグをセット（On）し、ヒットしなかった場合には処
理２６０１１としてリセット（Off ）する。

【００４７】処理２６００４として命令がロード命令か
否かを判断し、処理２６０１２においてデータキャッシ
ュのリードアクセスを行う。処理２６０１３としてヒッ
トしたか否かを判断し、ヒットした場合には処理２６０
１４としてデータキャッシュヒットフラグをセットし、
ヒットしなかった場合には処理２６０１５としてリセッ
トする。

【００４８】処理２６００５として命令がストア命令か
否かを判断し、処理２６０１６においてデータキャッシ
ュのライトアクセスを行う。処理２６０１７としてヒッ
トしたか否かを判断し、ヒットした場合には処理２６０
１８としてデータキャッシュヒットフラグをセットし、
ヒットしなかった場合には処理２６０１９としてリセッ
トする。

【００４９】以上の処理２６００１〜２６０１９を全て
命令に対して行っていき、処理２６００７として処理の
結果をトレース情報として出力する。

【００５０】ここで、キャッシュメモリのリードアクセ
ス処理２６００３について、図２３を用いて詳述する。
処理２８００１として、実効アドレスをタグ、インデッ
クス、バイトオフセットに分割し、インデックスで指定
される有効値が「１」か否かを処理２８００２で判断す
る。この値が「１」ではない場合に、さらに処理２８０
０３においてインデックスで指定されるタグＭの値がタ
グに等しいか否かを判断する。この値が等しい場合に、
キャッシュがヒットしたことになる。インデックスで指
定される有効値が「１」ではない場合、及び／又はイン
デックスで指定されるタグＭの値がタグに等しくない場
合はヒットせずキャッシュミスであった場合に相当し、
処理２８００４として有効値とタグＭの値とを更新す
る。実際のシステムにおいては、ヒットしなかった場合
には外部のメモリからのデータの読み込みが必要となる
が、ここではこの動作をシミュレーションする必要はな
い。キャッシュメモリのライトアクセス処理２６０１６
について、図２４を用いて詳述する。先ず、実効番地を
タグ、インデックス、バイトオフセットに分割し（２９
００１）、インデックスで指定される有効値が１であり
（２９００２）、インデックスで指定されるタグＭの値
がタグに等しいとき（２９００３）、キャッシュがヒッ
トしたことになる。そうでないときはキャッシュミスで
あるため、有効とタグＭの値を更新する（２９００
４）。現実のシステムではキャッシュミスとしときは外
部のメモリからのデータの書き込み（ライトバック）が
必要となるが、この部分のシュミレーションは必要な
い。

【００５１】図２２〜図２４に示される処理を命令列に
対して行うことで、実行トレースで示される番地の命令
についてキャッシュシュミレーションを行うことができ
る。また、上記メモリと異なる方式のキャッシュメモリ
に対しても同様の方法でシュミレーションを行うことが
できる。

【００５２】この処理の結果は、図２に示された実行ト
レース情報Ｂ１ １００６として出力され、その内容は
図１７に示されるように、実行トレース情報Ａ ６００
１に命令キャッシュヒット回数６００２とデータキャッ
シュヒット回数６００３とが付加されたものになってい
る。

【００５３】次に、割り込みを考慮した場合の図２５に
示された区間ヒット率シミュレーション処理２００６に
ついて説明する。ここで、実行時間の見積もりを行うタ
スクについては、図２に示された割り込みを考慮しない
場合におけるキャッシュヒット率が、それぞれ命令及び
データに対して求められているものとする。また、以下
に説明する見積もり方法は、命令、データキャッシュに
ついても同様に適用することができる。

【００５４】図２６及び図２７に、区間ヒット率シミュ
レーション処理１００６の手順を示す。この処理は、実
行トレースに現れる全ての命令を実行する時に、予め定
められた確率で割り込みが起こると仮定して、平均キャ
ッシュヒット率を求めるものである。区間ヒット率シミ
ュレーション処理１００６を、実行トレースのすべての
命令に対して行う場合は、図２６に示されたような手順
で行う。ある特定の命令を抽出し、その命令に対しての
み区間ヒット率シミュレーションを行う場合は、後述す
る第２の実施の形態のように図４０に示された手順に従
う。

【００５５】即ち、処理３４００１として、実行トレー
ス中の全ての命令について処理したか否かを判断し、処
理３４００２として存在するすべての割り込みについて
区間ヒット率を求めたか否かを判断する。処理３４００
２において区間ヒット率を求めていない割り込みがまだ
存在すると判断した場合は、処理３４００３として区間
ヒット率を求める。全ての割り込みに対して区間ヒット
率を求め終わった場合は、処理３４００４として、割り
込みを考慮しない場合の平均ヒット率と割り込みを考慮
した場合の区間ヒット確率とで加重平均をとり、当該命
令のキャッシュヒット率とする。

【００５６】ここで、処理３４００３として区間ヒット
率を求める手順は、図２７に示されたようである。処理
３６００１として、キャッシュを完全にクリアしたか否
かを判断し、完全にクリアしていない場合は処理３６０
０２としてアクセスパターンが存在するか否かを判断
し、アクセスパターンが存在する場合は次の処理３６０
０４へ移行する。

【００５７】処理３６００４として、アクセスパターン
にあるインデックスの有効フラグをオフにする。処理３
６００７として、アクセスパターンにないインデックス
の有効「０」フラグをオフにして処理３６００５へ移行
する。ここで、上記処理３６００２においてアクセスパ
ターンが存在しない場合は、処理３６００５へ直ちに移
行する。

【００５８】処理３６００５として、乱数に従ってキャ
ッシュの有効フラグと有効「０」フラグとをオフにす
る。また、上記処理３６００１において、キャッシュが
完全にクリアされている場合には、処理３６００３とし
てキャッシュの全ての有効フラグをオフにし、処理３６
００６としてキャッシュの全ての有効「０」フラグをオ
フにした後、処理３６００８へ移行する。

【００５９】処理３６００８として、定められた命令数
についてキャッシュシミュレーションを行う。処理３６
００９として、平均ヒット率を求める。

【００６０】この区間ヒット率を求める処理は、割り込
み要因別に例えば図２８に示されたように分類して行う
ことができる。割り込みの種別３９００１としてＡ〜Ｅ
があるとすると、それぞれの発生確率３９００２は２．
０×１０-5、１．５×１０-6、２．０×１０-7、２．０
×１０-6、１．０×１０-7であり、キャッシュの書き換
わるパターン３９００３はそれぞれ３０％、パターン
Ａ、パターンＢ、１００％クリア、８０％クリアとす
る。書き換わりパターンＡは図２９、書き換わりパター
ンＢは図３０にそれぞれ示されるようであるとする。

【００６１】一般に、キャッシュの書き換わるパターン
は、割り込み処理を行うルーティンの性質によって異な
る。例えば、割り込み処理が長い場合には命令キャッシ
ュ、データキャッシュともに殆どの部分が書き換わって
しまうと考えられる。このような場合には、図２８にお
いて割り込み種別Ｄとして示されたように、１００％ク
リアされると考えてよい。このクリアされる確率は、ル
ーティンの長さ等によって変化し、これらは予め割り込
みルーティンを解析することで求められているものとす
る。また、このようなクリアされる確率を求めるための
解析は、上述した命令レベルシミュレーションとキャッ
シュシミュレーションとを用いて行うことができる。

【００６２】処理ルーティンの内容によっては、図２９
に示された上記書き換わりパターンＡ、あるいは図３０
に示された書き換わりパターンＢのように、キャッシュ
の特定の部分のみが書き換わる場合も考えられる。この
ような場合は、図２９、図３０にそれぞれ示されたよう
に、書き換わるインデックスＸの値を列挙することで書
き換えのパターンを指定することが可能である。

【００６３】また、図２８に示された上記割り込み種別
Ａと割り込み種別Ｂとを組み合わせる方法によって、キ
ャッシュの書き換わりパターンを表すこともできる。こ
れは、例えば特定番地のデータとスタック上の作業領域
とを使用する処理等において見られる書き換わりパター
ンであって、図２８の割り込み種別Ｃのように示すこと
ができる。

【００６４】そして、割り込み種別Ａ〜Ｄとして示され
たようなキャッシュの書き換わりパターンで書き換わり
の起こるキャッシュのシミュレーションは、図２１に示
されたようなキャッシュのデータ構造、及び図２３、図
２４に示されたようなキャッシュのアクセス方法では行
うことができない。そこで、図３１に示されるようなキ
ャッシュのデータ構造、及び図３２、図３３に示された
ようなキャッシュのアクセス方法でキャッシュシミュレ
ーションを行う必要がある。

【００６５】図３１に示されたデータ構造は、書き換わ
りを考慮したものである。このデータ構造は、図２１に
示されたデータ構造と同様に、有効５４００１とタグＭ
５４００３とを含んでいる他に、さらに、有効「０」５
４００２を含んでいる。この有効「０」５４００２は、
割り込みルーティンにより書き換えが生じていないエン
トリについて「０」にセットされるフラグである。この
フラグは、そのエントリがアクセスされた場合には、有
効５４００１とタグＭ５４００３との書き換えは起こる
が、キャッシュはヒットしたものとして扱うために設け
られている。この有効「０」５４００２が付加されたこ
とで、書き換わったエントリ以外のエントリにタグが設
定されていなくとも、キャッシュがヒットしたものとし
て扱うことが可能である。

【００６６】このようなデータ構造を有するキャッシュ
をアクセスする手順を、図３２、図３３に示す。リード
アクセスについての処理は図３２、ライトアクセスの処
理は図３３に示されるとおりである。この図３２に示さ
れた処理５５００１〜５５００６と、図２３を用いて説
明した割り込みを考慮しない場合のリードアクセスの処
理２８００１〜２８００４とを比較すると、処理５５０
０１、５５００３〜５５００５と処理２８００１〜２８
００４とが同一の内容であることがわかる。そして、図
３２に示された処理５５００２及び５５００６は、有効
「０」フラグに関して新たに付加された処理であって、
有効「０」フラグが「０」のときにエントリが書き換わ
る場合にヒットとして扱うように構成されている。ま
た、有効「０」フラグは１回アクセスがあるとその後は
「１」となる。よって、２回目以上のアクセスでは図２
３に示された割り込みを考慮しない場合のリードアクセ
スと同様の処理を行う。

【００６７】リードアクセスの場合と同様に、ライトア
クセスの処理５６００１〜５６００６のうち処理５６０
０１、５６００３〜５６００５は、図２４に示された割
り込みを考慮しない場合のライトアクセスの処理２９０
０１〜２９００４と同様である。そして、有効「０」フ
ラグに関する処理５６００２及び５６００６が新たに付
加されている。

【００６８】そして、区間ヒット率は図２７で示される
ような手順で求められる。処理３６００３〜３６００５
により、キャッシュの書き換わりパターンに従って書き
換わるエントリに関して有効フラグを「０」に設定し、
処理３６００５〜３６００７によって、書き換わらない
エントリについては有効「０」フラグを「０」にする。
このような処理により、実質的にヒット率は低下する。

【００６９】次に、処理３６００８として、予め実験等
を行って定めておいた命令数についてキャッシュシミュ
レーションを行う。この方法は、図２２、図３２及び図
３３に示される手順でキャッシュシュミレーションを行
い、処理３６００９として当該命令群について平均キャ
ッシュヒット率を求めて区間ヒット率とする。

【００７０】以上のように、区間ヒット率シュミレーシ
ョンにおけるキャッシュシュミレーションは、図２２、
図３２、図３３に示されたように行う点を除いて、割り
込みを考慮しない場合と同様な手順でキャッシュアクセ
ス処理を行うことができる。得られた区間ヒット率シミ
ュレーションは、図２５に示されたように、実行トレー
ス情報Ｂ２ ２００７として出力される。この情報Ｂ２
２００７の内容は、割り込みを考慮しない場合と同様
に、図１７に示されたような実行トレースＡ６００１
に、命令キャッシュヒット回数６００２とデータキャッ
シュヒット回数６００３とが追加されたものになってい
る。割り込みを考慮しない場合との相違は、命令キャッ
シュヒット回数６００２とデータキャッシュヒット回数
６００３との値が整数ではなく、キャッシュヒット率に
よって定まる実数となる点である。

【００７１】次に、実行クロック数を求める処理につい
て述べる。この処理は、図２に示された割り込みを考慮
しない場合の処理１００８と、図２５に示された考慮し
ない場合の処理２００９とでは、キャッシュヒットの扱
いが異なる。割り込みを考慮しない場合の処理は図３７
に示すようであり、割り込みを考慮する場合の処理は図
３４に示すようである。

【００７２】割り込みを考慮しない場合は、図３５
（ａ）に示されたような仕様を有するＣＰＵ Ａを対象
とする。このＣＰＵ Ａは、図３６（ａ）に示されたよ
うに、分岐によるパイプラインストールのペナルティＮ
ＢＲは５クロック、命令キャッシュミスによるペナルテ
ィＮＩＦは３クロック、データキャッシュミスによるペ
ナルティＮＤＡＴＡは３クロック、命令の組み合わせに
よるストールＮＩＳＴＬは起こらないものとする。そし
て、これらのペナルティは図２に示されたストールペナ
ルティ１００７に相当する。

【００７３】このような仕様のＣＰＵ Ａに対して、図
３７に示されたような処理３２００１〜３２００９を行
っていく。先ず、処理３２００１として実行に必要な最
低クロック数ＮＣを１とし、処理３２００２〜３２００
５としてそれぞれ分岐によるストール、命令の組み合わ
せによるストール、命令キャッシュミスによるストー
ル、データキャッシュミスによるストールが発生したか
否かを、実行トレース情報に含まれる情報を用いて判断
する。そして、それぞれの場合においてストールが発生
したときは処理３２００６〜３２００９としてＮＣの値
をストールペナルティとして与えられる値だけ加算す
る。

【００７４】このような処理３２００１〜３２００９に
よって得られた値を実行トレースＢ１ １００６に追加
したものが実行トレースＣ１ １００９である。この情
報は、図１８に示されたようにトレース情報Ｂ１の命令
毎の内容７００１に、命令毎の実行クロック数７００２
が付加されたものとなっている。

【００７５】次に、割り込みを考慮した場合の実行クロ
ック数を求める処理を図３４を用いて説明する。処理３
７００１として、実行に必要な最低のクロック数ＮＣの
設定を行い、処理３７００２及び３７００７として分岐
によるストールに関する処理を行い、処理３７００３及
び３７００８として命令の組み合わせによるストールに
関する処理を行う。この処理は、割り込みを考慮しない
場合の図３７に示された処理３２００１、３２００２及
び３２００６、３２００３及び３２００７とそれぞれ同
一である。

【００７６】ところが、割り込みを考慮した場合には、
キャッシュメモリのヒット率が実数で表される。このた
め、命令キャッシュミスとデータキャッシュミスに関し
ては、それぞれ処理３７００４及び３７００５において
キャッシュヒット率に基づいてペナルティとなるクロッ
ク数を計算する。この演算は、命令キャッシュミスによ
るペナルティＮＩＦと、データキャッシュミスによるペ
ナルティＮＤＡＴＡにキャッシュミスの確率をかけたも
のをクロック数ＮＣに加算すればよい。

【００７７】さらに、割り込みの発生の際には確実にパ
イプラインストールが発生する。このため、処理３７０
０５として、割り込み発生率にストールペナルティを掛
けたものを加算する必要がある。ここで、割り込みの際
のストールペナルティの値は分岐によるペナルティと同
じ値であると仮定しているが、ＣＰＵの仕様によっては
異なる値となる場合がある。そのような場合にはストー
ルペナルティ２００８に、この値をあらかじめ定義して
おけばよい。

【００７８】このような処理によって得られたストール
ペナルティ２００８を実行トレースＢ２ ２００７に加
えることにより、図２５に示されたように実行トレース
情報Ｃ２ ２０１０が得られる。この情報Ｃ２ ２０１
０は、割り込みを考慮しない場合と同様に、図１８に示
されたように、トレース情報Ｂ２の命令毎の内容７００
１に、命令毎の実行クロック数７００２が付加されてい
る。割り込みを考慮しない場合における情報との相違
は、実行クロック数が実数となる点である。

【００７９】キャッシュヒット率と実行時間の見積もり
を行う処理は、割り込みを考慮する場合の処理２０１１
と、考慮しない場合の処理１０１０とで異なる。割り込
みを考慮する場合の処理２０１１の内容を図３９、考慮
しない場合の処理１０１０を図３８にそれぞれ示す。こ
の処理２０１１と１０１０１０との相違は、個々の命令
におけるキャッシュヒットを回数でとらえるか、あるい
は確率でとらえるかという点にある。

【００８０】割り込みを考慮しない場合の処理１０１０
は、図３８の処理３３００１として示されたように、実
行トレースから１命令の情報を読み込む毎に以降の処理
を進めていく。処理３３００３として命令数を１増や
し、処理３３００４として実行トレースに従って命令ア
クセス回数を加算し、処理３３００５としてデータアク
セス回数を加算し、処理３３００６として実行クロック
数を加算する。

【００８１】次に、処理３３００７として命令キャッシ
ュがヒットしたか否かを判断し、ヒットした場合には処
理３３００９として命令キャッシュヒット回数を更新す
る。処理３３００８として、データキャッシュがヒット
したかどうかを判断し、ヒットした場合は処理３３０１
０としてデータキャッシュヒット回数を更新する。全て
の命令について処理３３００１〜３３０１０を行い、処
理３３０１１として、命令キャッシュヒット回数が命令
アクセス回数に占める比率として命令キャッシュヒット
率を求める。処理３３０１２として、データキャッシュ
ヒット回数がデータアクティブ回数に占める比率として
データキャッシュヒット率を求めて終了うる。これらの
値を、見積もり結果１０１１として出力する。

【００８２】以下に、割り込みを考慮した場合の処理を
図３９を用いて説明する。この処理は、実行クロック
数、命令、データキャッシュのヒット回数が実数である
点を除いて、図３８を用いて説明した割り込みを考慮し
ない場合の処理と同様である。即ち、図３９に示された
処理３８００１〜３８００５と、図３８に示された処理
３３００１〜３３００５とは同一であり、命令数、命令
アクセス回数、データアクセス回数が同様に求められ
る。

【００８３】しかし、図３８における処理３３００６と
異なり、図３９における処理３８００６において扱う実
行クロック数は実数であるため、この演算結果は実数で
表現される。また、図３８における処理３３００９と異
なり、図３９に示された処理３８００７における命令キ
ャッシュヒット率の演算は、命令アクセス回数にその命
令におけるキャッシュヒット率を考慮し、命令アクセス
回数にキャッシュヒット率を乗じたものを加算する。さ
らに、図３８における処理３３０１０と異なり、図３９
における処理３８００８は、データアクセス回数にその
命令におけるキャッシュヒット率を考慮して、データア
クセス回数にキャッシュヒット率を乗じたものを加算す
る。

【００８４】そして、図３８に示された処理３３０１
１、３３０１２と同様に、図３９に示された処理３８０
０９では命令キャッシュヒット回数が命令アクセス回数
に占める比率として命令キャッシュヒット率を求め、処
理３８０１０ではデータキャッシュヒット回数がデータ
アクセス回数に占める比率としてデータキャッシュヒッ
ト率を求める。このようにして得られた値を、見積もり
結果２０１２として出力する。

【００８５】以上説明した図２に示された割り込みを考
慮しない場合の見積もり方法と、図２５に示された割り
込みを考慮した場合の見積もり方法とを組み合わせた本
発明の第１の実施の形態について、図１を用いて説明す
る。

【００８６】プログラム、データ初期値、実行開始番地
及び終了番地１００１を命令レベルシミュレーション１
００２に入力し、プログラムの実行トレース情報Ａ １
００３を出力する。

【００８７】命令レベルシミュレーション１００２から
出力された実行トレース情報Ａ １００３と、キャッシ
ュ方式及びキャッシュサイズに関するデータ１００４と
をキャッシュシミュレーション１００５に入力し、実行
トレース情報Ｂ１ １００６を出力する。

【００８８】このトレース情報Ｂ１ １００６と、スト
ールペナルティ情報１００７とを入力として、各命令毎
の実行クロック数を求める処理１００８を行い、実行ト
レース情報Ｃ１ １００９を出力する。

【００８９】この実行トレース情報Ｃ１ １００９を入
力とし、タスク全体のキャッシュヒット率及び実行時間
を見積もる処理１０１０を行い、その見積もり結果１０
１１を出力する。

【００９０】さらに、得られた見積もり結果１０１１
と、実行トレース情報Ａ １００３、キャッシュ方式及
びキャッシュサイズに関するデータ２００４、割り込み
確率データ２００５を入力として、区間ヒット率シミュ
レーション処理２００６ａを行い、各命令でのキャッシ
ュヒット率を含む実行トレース情報Ｄ ２００７ａを出
力する。

【００９１】出力された実行トレース情報Ｄ ２００７
ａと、ストールペナルティ情報 ２００８とを入力し
て、各命令毎の実行クロック数を求めて実行トレース情
報Ｅ２０１０ａを出力する。この実行トレース情報Ｅ
２０１０ａを用いてキャッシュヒット率と実行時間とを
見積もる処理２０１１ａを行い、見積もり結果２０１２
ａを出力する。

【００９２】このような第１の実施の形態によれば、タ
スクの割り込みを考慮しないキャッシュヒット率と実行
時間から、割り込みのプロファイルを基にして、割り込
みを考慮したキャッシュヒット率と実行時間が求められ
る。

【００９３】上記第１の実施の形態では、実行される全
ての命令について割り込みを考慮したキャッシュヒット
率を求める処理を行っている。しかし、各々の命令毎
に、ヒット率が安定するに十分な数の命令に対してキャ
ッシュシミュレーション処理を割り込みの種類で決まる
回数だけ繰り返すことになるので、非常に長い処理時間
が必要となる。以下では、この処理時間の短縮が可能な
第２の実施の形態について説明する。

【００９４】上記第１の実施の形態では、割り込みが全
ての命令において指定された確率で起こると仮定してい
る。しかし、割り込みが発生する確率は通常の場合極め
て低い。例えば、クロック周波数５０ＭＨｚのＣＰＵに
対して２ｍ秒毎に割り込みを行う場合を考えると、割り
込みの発生確率は、 （１／５０＊１０6 ）／２＊１０-3＝１＊１０-5 … （１） となる。そこで、第２の実施の形態では個々の命令で全
ての種類の割り込みについての平均ヒット率を求めるの
でなく、全実行区間から割り込み発生率に比例する数の
命令をサンプリングし、その命令についての平均ヒット
率を求める点に特徴がある。

【００９５】図５４（ａ）及び（ｂ）に、割り込みを考
慮した場合の処理の原理を示す。図５４ （ａ）におい
て、ヒット率１８００１は割り込みを考慮しない場合の
平均キャッシュヒット率、区間１８００２、１８００４
はそれぞれヒット率が安定するまでのシュミレーション
区間を示し、ヒット率１８００３、１８００５はこの区
間１８００２、１８００４内のヒット率の推移を示す。
また、図５４（ｂ）は区間シュミレーションが行われた
結果、区間１９００２、１９００４の平均キャッシュヒ
ット率１９００３、１９００５が求まっている状態を示
す。

【００９６】この区間ヒット率１９００３、１９００５
がある区間続くものとして処理全体のヒット率、実行時
間を見積もることにより、上記第１の実施の形態よりも
高速に値を求めることができる。

【００９７】以下に、この原理に基づいて割り込みを考
慮した平均キャッシュヒット率、実行時間を見積もる本
発明の第２の実施の形態による見積もり方法について説
明する。この方法は、区間シミュレーションの処理と実
行クロック数を求める処理とを除いて、第１の実施の形
態と同様である。

【００９８】まず、区間シミュレーションを行う命令の
サンプリングを行う。ここでは、全ての割り込みについ
て予め発生確率が求められていて、割り込みを考慮しな
い見積もりが既に行われているものと仮定する。

【００９９】サンプリングポイントの数は、割り込みの
発生率に比例した数が必要である。従って、ある割り込
みの発生率をＰｉ、全実行命令数をＮ、サンプリング点
の数をＳｉとすると、サンプリング点の数Ｓｉは、Ｎ＊
Ｐｉとなる。

【０１００】サンプリング点は、全実行時間に均等に分
布していればよい。そこで、等間隔に抽出するか、ある
いは乱数を用いて抽出する。全実行クロック数をＮＣと
すると、等間隔にサンプリング点を取る場合には、その
間隔ＫｉはＫｉ＝ＮＣ／Ｓｉとなる。乱数によりサンプ
リング点を決定する場合は、例えば０から１の間で一様
な乱数を発生する関数ＲＡＮＤを用いて、ＳＰ＝ＮＣ＊
ＲＡＮＤという計算を、サンプリングすべき命令の数だ
け繰り返す。ここで、ＳＰは実行開始からのクロック数
とする。

【０１０１】サンプリング点が決定した後は、上記第１
の実施の形態と同様に区間ヒット率を求める処理を、図
４０に示されるような手順で行う。処理３５００２とし
て、割り込みの確率に応じてサンプリング回数を決定
し、処理３５００３として全シミュレーション区間から
サンプリング点を決定する。そして、処理３５００４及
び３５００５として、全てのサンプリング点について区
間ヒット率を求める。この区間ヒット率を求める処理
は、図２７に示す方法で求める。以上の処理３５００２
〜３５００５を、処理３５００１として示されたよう
に、全ての種別の割り込みに対して行うことで、区間ヒ
ット率が求まる。

【０１０２】求めた区間ヒット率は、第１の実施の形態
と同様にトレース情報Ｄ ２００７ａとして出力され
る。但し、第１の実施の形態と異なり、図１７に示され
た情報６００１〜６００３を図１９における情報８００
１とすると、図１９のようにサンプリング点を示すフラ
グ情報８００２と、区間の長さを示す情報８００３とが
さらに追加されている。また、区間ヒット率はサンプリ
ング点における命令に対してのみ出力されたものであ
る。

【０１０３】実行クロック数を求める処理は、図４１に
示されるようである。処理５７００１として、処理に必
要な最低クロック数ＮＣを設定し、処理５７００２、５
７００７として分岐によるストールに関する処理を行
い、処理５７００３、５７００８として命令の組み合わ
せによるストールに関する処理を行い、さらに処理５７
００６として割り込みの発生に伴うストールに関する処
理を行う。これらの処理は、図３４に示された処理３７
００１、３７００２、３７００７、３７００３、３７０
０８と全く同一である。

【０１０４】但し、図３４に示された処理と異なり、処
理を行う対象の命令は処理５７０１０として示されたよ
うにサンプリング点である。処理５７０１１として命令
キャッシュヒット率をセーブし、処理５７０１２として
データキャッシュヒット率をセーブする。さらに、処理
５７００９として示されたサンプリング区間の命令に対
しては、処理５７０１３としてセーブされた命令キャッ
シュ率を用いて実行クロック数ＮＣを求め、処理５７０
１４としてセーブされたデータキャッシュ率を用いて実
行クロック数ＮＣを求める。この処理によって得られた
値を実行トレース情報Ｂ２ ２００７に追加したもの
が、実行トレース情報Ｃ２ ２０１０である。

【０１０５】ここで、サンプリング区間が重なる場合に
は、予めキャッシュヒット率を補正しておく必要があ
る。例えば、図４２（ａ）に示された３つの区間２００
０１〜２０００３は部分的に重複している。そこで、各
区間の平均キャッシュヒット率２０００４〜２０００６
に対し、重なり合った区間ではこれらの値の平均を取る
ことで対処する。この結果、図４２（ｂ）に示されたよ
うに、５つの区間２０００７〜２００１１に分割され、
重なった区間２００８〜２００１０における平均キャッ
シュヒット率は重なった区間のヒット率の平均値とな
る。実行クロック数を求めた後の処理は、上記第１の実
施の形態における場合と同様である。

【０１０６】上述した第１の実施の形態、又は第２の実
施の形態により見積もられるタスクの実行時間及びキャ
ッシュヒット率は、特定のＣＰＵに対してのものであ
る。しかし、例えば図３５（ａ）〜（ｃ）にそれぞれ示
されたようなキャッシュサイズ／キャッシュ方式が異な
る複数のＣＰＵの間でタスクの実行時間及びキャッシュ
ヒット率を求めて相互比較を行ってもよい。

【０１０７】以下に、このような比較処理を行うものと
して、本発明の第３の実施の形態について説明する。本
実施の形態により比較処理を行うための手順を、図４３
及び図４４に示す。図４３は割り込みを考慮しない見積
もりを行ってＣＰＵの比較を行う場合、図４４は割り込
みを考慮した見積もりを行ってＣＰＵの比較を行う場合
を示す。図４３において、共通の実行トレース情報Ａ
９００１と第１のＣＰＵに関するキャッシュサイズ／キ
ャッシュ方式の情報９００２とを用いてキャッシュシミ
ュレーション処理９００４を行う。同様に、共通の実行
トレース情報Ａ９００１と第２のＣＰＵに関するキャッ
シュサイズ／キャッシュ方式の情報９００３とを用いて
キャッシュシミュレーション処理９００５を行う。それ
ぞれの処理で得られた情報は、トレース情報Ｂ１ ９０
０６、トレース情報Ｂ２ ９００７としてそれぞれ出力
される。

【０１０８】以降の処理を、二つのトレース情報Ｂ９０
０６、９００７に対してそれぞれに行うことで、キャッ
シュサイズ／キャッシュ方式が異なる第１、第２のＣＰ
Ｕの間で、割り込みを考慮しないタスクの実行時間及び
キャッシュヒット率の比較を行うことが可能となる。

【０１０９】同様に、割り込みを考慮したタスクの実行
時間及びキャッシュヒット率の比較も行うことができ
る。割り込みを考慮した場合の処理は、図４４に示され
るようである。共通の実行トレースＡ １０００１と、
第１のＣＰＵに関するキャッシュサイズ／キャッシュ方
式に関する情報１０００２と、割り込み確率データ１０
００３とを用いて区間ヒットシミュレーション処理１０
００６を行い、共通の実行トレースＡ １０００１と、
第２のＣＰＵに関するキャッシュサイズ／キャッシュ方
式に関する情報１０００４と、割り込み確率データ１０
００５とを用いて区間ヒットシミュレーション処理１０
００７を行う。それぞれの処理の結果として、トレース
情報Ｂ１１ １００８及びＢ１２ １０００９とが得ら
れる。ここで、割り込みのプロファイルが同一である場
合には、割り込み確率データ１０００３とデータ１００
５とは同一となる。

【０１１０】これ以降の処理は、図４３に示された割り
込みを考慮しない場合と同様であり、二つのトレース情
報Ｂ １０００８及び１０００９に対してそれぞれ行う
ことでキャッシュサイズ／キャッシュ方式が異なる第
１、第２のＣＰＵ間で割り込みを考慮したタスクの実行
時間及びキャッシュヒット率の比較を行うことができ
る。

【０１１１】同様の処理を、例えば４種類のキャッシュ
サイズについて行うことも可能である。図５３（ａ）
（ｂ）（ｃ）にそれぞれ示すように、キャッシュヒット
率、実行時間、面積をグラフにプロットする。ここで、
第１のキャッシュサイズに関するデータがヒット率５８
００１、実行時間５９００１、面積６０００１であり、
第２のキャッシュサイズに関するデータがヒット率５８
００２、実行時間５９００２、面積６０００２であり、
第３のキャッシュサイズに関するデータがヒット率５８
００３、実行時間５９００３、面積６０００３であり、
第４のキャッシュサイズに関するデータがヒット率５８
００４、実行時間５９００４、面積６０００４であると
する。

【０１１２】システム上で実行される全てのタスクにつ
いて、このようなグラフを作成して比較を行うことによ
り、最適なキャッシュサイズ及びキャッシュ方式のＣＰ
Ｕを選択することができる。

【０１１３】上記第３の実施の形態における処理方法で
は、キャッシュサイズ及びキャッシュ方式が異なるＣＰ
Ｕ間での比較を行い最適なＣＰＵの選択を行っている。
これに対し、次にＣＰＵ以外のハードウエアが変更され
たり、見積もりの対象となるタスク以外のタスクが変
更、又はハードウエア化した場合の見積もり方法につい
て、第４の実施の形態として説明する。

【０１１４】このような変更がおきた場合、対象となる
タスクも修正が必要となる可能性があるが、ここでは同
一のタスクであると仮定する。この時、対象となるタス
クに対して影響があるのは、割り込みのプロファイルが
異なってくるという点である。そこで、図２に示された
方法で割り込みを考慮しない見積もりを行った後、図２
５に示される割り込みを考慮した見積もりを、変更され
た部分に対応した異なる割り込みプロファイルについて
行い、その結果を比較する。

【０１１５】この方法によれば、見積もる対象のタスク
以外の部分が、見積もる対象のタスクに与える影響も見
積もることができる。よって、システム上で実行される
全てのタスクに対してこのような処理を行うことによ
り、システムの最適化を図ることができる。

【０１１６】第４の実施の形態による見積もり方法は、
キャッシュサイズ及びキャッシュ方式が異なる点を除い
て他の部分は同一であるＣＰＵに関して比較処理を行う
ことにより、ＣＰＵを選択するものである。これに対
し、本発明の第５の実施の形態によれば、ＣＰＵの命令
セットアーキテクチャが同じで制御方式が異なり、パイ
プライン段数が異なるＣＰＵ間で比較を行うことができ
る。

【０１１７】図３５（ｂ）及び（ｃ）に、制御方式が異
なるＣＰＵの仕様の例を示す。図３５（ｂ）に示された
ＣＰＵ Ｂは、クロック周波数５０ＭＨｚで５段パイプ
ライン制御、図３５（ｃ）のＣＰＵ Ｃはクロック周波
数２５ＭＨｚで３段パイプライン制御である。この二つ
のＣＰＵ Ｂ、ＣＰＵ Ｃの各パイプステージにおける
動作を図４５及び図４６に示す。

【０１１８】ＣＰＵ Ｂのパイプライン制御は図４５
（ａ）に示されるようであり、命令フェッチＩＦ ４７
００１、命令デコードＩＤ ４７００２、命令実行と実
効アドレスの計算ＥＸ ４７００５、メモリへの書き込
みＭＥＭ ４７００４、レジスタへの書き戻しＷＢ ４
７００５をパイプラインが備えている。各ステージ４７
００６は、図示されたように重なって実行される。この
ＣＰＵ Ｂにおけるストールペナルティは、図３６
（ａ）に示されるようである。

【０１１９】図４６に、ＣＰＵ Ｃのパイプライン制御
を示す。命令フェッチ及び命令デコードＩＦ＋ＩＤ ４
８００１、命令実行及び実効アドレスの計算ＥＸ ４８
００２、メモリへの書き込みとレジスタへの書き戻しＭ
ＥＭ＋ＷＢ ４８００３をパイプラインが含んでいる。
各ステージ４８００４は、重なって実行することができ
る。このＣＰＵ Ｃにおけるストールペナルティは、図
３６（ｂ）に示されるようである。

【０１２０】この二つのＣＰＵを比較すると、図３５
（ｂ）及び（ｃ）に示されたように、パイプラインの段
数とメモリのアクセス時間とは異なるが、命令セット、
キャッシュサイズ／キャッシュ方式は同じである。この
ため、パイプラインストールがおきた場合のペナルティ
は異なるものであるとしてタスク実行時間を見積もるこ
とにより、２つのＣＰＵでの差を見積もることができ
る。従って、割り込みを考慮しない場合と割り込みを考
慮する場合との両方において、異なるストールペナルテ
ィを用いて実行クロック数を求めれば良い。

【０１２１】この実行クロック数を求める処理を図５２
に示す。トレース情報Ｂ １１００１は、割り込みを考
慮しないシミュレーション処理を行う場合には図２に示
されたキャッシュシミュレーション処理１００５からの
出力１００６であり、割り込みを考慮するシミュレーシ
ョン処理を行う場合は図２５に示された区間ヒット率シ
ミュレーション２００６の出力２００７である。実行ク
ロックを求める処理１１００４及び１１００５は、割り
込みを考慮しない場合は図２における処理１００９の処
理と同一であり、割り込みを考慮する場合は図２５に示
された処理２００９と同一となる。

【０１２２】ストールペナルティ１１００２として、例
えば図３６（ａ）に示された値、ストールペナルティ１
１００３として図３６（ｂ）に示された値をそれぞれ設
定し、実行クロック数を求めることにより、実行トレー
ス情報Ｃ１ １１００６としてＣＰＵ Ｂについての実
行クロック数を求め、実行トレース情報Ｃ２ １１００
７としてＣＰＵ Ｃについての実行クロック数を求める
ことができる。以後の処理は、図１又は図２４に示され
た処理と同様に行うことで、キャッシュヒット率及び実
行時間の見積もり値を得ることができる。

【０１２３】以上のように、命令セットアーキテクチャ
が同じであって制御方式が異なるＣＰＵ間でタスク実行
時間を比較することができるため、システムの要求性能
にあわせた最適なＣＰＵを選択することが可能である。

【０１２４】第３、第４及び第５の実施の形態における
見積もり結果の比較は、命令セットアーキテクチャが同
じＣＰＵに対する比較である。しかし、命令セットアー
キテクチャが異なるＣＰＵの間で比較を行うこともでき
る。このような比較を行う本発明の第６の実施の形態に
ついて説明する。

【０１２５】対象とするＣＰＵとして、第５の実施の形
態において説明したＣＰＵ Ｃと、図４７に示されるよ
うな仕様を有するＣＰＵ Ｄとを対象とする。ＣＰＵ
Ｄは、ＣＰＵ Ｃと命令セットアーキテクチャが異な
り、命令語長が命令によって異なり、図４９に示される
ように１語の命令５１００１、３語の命令５１００２、
４語の命令５１００３がある。さらに、データバスが２
語同時にアクセス可能なバス幅を有するため、命令のア
クセスパターンは図５０に示されるように１４通りのパ
ターン５２００１〜５２０１４が存在する。ここで、図
５０において１は１語の命令であり、３−１、３−２、
３−３は３語の命令の１語目、２語目、３語目であり、
４−１、４−２、４−３、４−４は４語の命令の１語
目、２語目、３語目、４語目をそれぞれ示す。

【０１２６】このＣＰＵは、３段のパイプラインにより
制御されている。よって、命令の実行に必要なクロック
数は、図５１に示されるように３乃至５クロックとな
る。命令の実行は、命令フェッチと命令デコードＩＦ＋
ＩＤ ５３００１、命令実行と実効アドレスの計算ＥＸ
５３００２、メモリへの書き込みとレジスタへの書き
戻しＭＥＭ＋ＷＢ ５３００３の３クロックで行うこと
が可能である。しかし、命令語長は命令により異なるた
め、キャッシュヒットしたとしても最悪の場合命令フェ
ッチに３クロックは必要である。

【０１２７】このようなＣＰＵのストールペナルティ
は、命令の語数により異なることがあり、図４８に示す
ように分岐に伴うストールのペナルティが命令の語調に
より異なり３から５となる。

【０１２８】このＣＰＵとＣＰＵ Ｃとを比較する場
合、命令セットが異なるためプログラムは異なり、割り
込みのプロファイルも異なる。そこで、図２及び図２５
に示される全ての工程を２つのＣＰＵについてそれぞれ
行う必要がある。

【０１２９】上述した実施の形態はいずれも一例であっ
て本発明を限定するものではなく、必要に応じて様々な
変形が可能である。

【０１３０】

【発明の効果】本発明のタスク実行時間の見積もり方法
によれば、割り込みによるタスク実行時間の増加を見積
もることができ、これを基にしてＣＰＵの選択、キャッ
シュサイズ／方式の最適化、さらには、例えば要求され
る処理能力を満たす範囲内で最小コストのＣＰＵを選別
するといったハードウエア／ソフトウエアのトレードオ
フの決定等を行うことが可能である。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態によるタスク実行時
間の見積もり方法における処理の流れを示したフローチ
ャート。

【図２】割り込みを考慮しない場合のタスク実行時間の
見積もり方法における処理の流れを示したフローチャー
ト。

【図３】割り込みが発生しない場合のキャッシュヒット
率の変化を示したグラフ。

【図４】割り込みが発生した場合のキャッシュヒット率
の変化を示したグラフ。

【図５】割り込みによりキャッシュが全て書き換わった
場合のキャッシュヒット率の変化を示したグラフ。

【図６】割り込みによりキャッシュの一部が書き換わっ
た場合のキャッシュヒット率の変化を示したグラフ。

【図７】割り込み発生率により実効キャッシュヒット率
が変化することを示したグラフ。

【図８】割り込みを考慮した場合におけるキャッシュヒ
ット率の見積もりを示したグラフ。

【図９】命令レベルシミュレーションの処理の流れを示
したフローチャート。

【図１０】分岐命令の処理の流れを示したフローチャー
ト。

【図１１】ロード命令の処理の流れを示したフローチャ
ート。

【図１２】セーブ命令の処理の流れを示したフローチャ
ート。

【図１３】レジスタ間演算命令の処理の流れを示したフ
ローチャート。

【図１４】トレース情報Ａに含まれる各々命令の内容を
示した説明図。

【図１５】トレース情報Ａに、命令の組み合わせによっ
て発生するストールを示すフラグを加えたことを示す説
明図。

【図１６】トレース情報Ａに、命令とデータのアクセス
回数を加えたことを示す説明図。

【図１７】トレース情報Ｂに含まれる各々命令の内容を
示した説明図。

【図１８】トレース情報Ｃに含まれる各々命令の内容を
示した説明図。

【図１９】トレース情報Ｂにサンプリング点と区間の長
さを加えたことを示す説明図。

【図２０】キャッシュメモリの構造を示した説明図。

【図２１】割り込みを考慮することなくキャッシュシミ
ュレーションを行うためのデータ構造を示した説明図。

【図２２】キャッシュシミュレーションの処理の流れを
示したフローチャート。

【図２３】キャッシュリードアクセスの処理の流れを示
したフローチャート。

【図２４】キャッシュライトアクセスの処理の流れを示
したフローチャート。

【図２５】割り込みを考慮した場合のタスク実行時間の
見積もり方法における処理の流れを示したフローチャー
ト。

【図２６】区間ヒット率を求める処理の流れを示したフ
ローチャート。

【図２７】区間ヒット率を求める処理の流れを示したフ
ローチャート。

【図２８】割り込みプロファイルを示した説明図。

【図２９】割り込みにおけるキャッシュ書き換わりパタ
ーンＡを示した説明図。

【図３０】割り込みにおけるキャッシュ書き換わりパタ
ーンＢを示した説明図。

【図３１】区間ヒット率を求める処理において、キャッ
シュシミュレーションを行うためのデータ構造を示した
説明図。

【図３２】区間ヒット率を求める処理において、キャッ
シュリードアクセスを行う処理の流れを示したフローチ
ャート。

【図３３】区間ヒット率を求める処理において、キャッ
シュライトアクセスを行う処理の流れを示したフローチ
ャート。

【図３４】割り込みを考慮したシミュレーションにおい
て実行クロック数を求める処理の流れを示したフローチ
ャート。

【図３５】ＣＰＵ Ａ〜Ｃの仕様を示した説明図。

【図３６】ＣＰＵ Ａ〜Ｃのストールペナルティを示し
た説明図。

【図３７】割り込みを考慮しないシミュレーションにお
いて実行クロック数を求める処理の流れを示したフロー
チャート。

【図３８】割り込みを考慮しないシミュレーションにお
いてキャッシュヒット率、実行時間見積もりを行う処理
の流れを示したフローチャート。

【図３９】割り込みを考慮したシミュレーションにおい
てキャッシュヒット率、実行時間見積もりを行う処理の
流れを示したフローチャート。

【図４０】本発明の第２の実施の形態によるタスク実行
時間の見積もり方法における区間ヒット率を求める処理
の流れを示したフローチャート。

【図４１】同第２の実施の形態によるタスク実行時間の
見積もり方法において実行クロック数を求める処理の流
れを示したフローチャート。

【図４２】本発明の第３の実施の形態によるタスク実行
時間の見積もり方法において割り込みによる影響を考慮
すべき区間が重なっている場合の処理を示した説明図。

【図４３】同第３の実施の形態によるタスク実行時間の
見積もり方法において、キャッシュサイズとキャッシュ
方式が異なるＣＰＵの比較を行う処理を示したフローチ
ャート。

【図４４】同第３の実施の形態によるタスク実行時間の
見積もり方法において、キャッシュサイズとキャッシュ
方式が異なるＣＰＵの比較を行う処理を示したフローチ
ャート。

【図４５】ＣＰＵ Ａ及びＣＰＵ Ｂのストールペナル
ティを示した説明図。

【図４６】ＣＰＵ Ｃのパイプラインステージを示した
説明図。

【図４７】ＣＰＵ Ｄの仕様を示した説明図。

【図４８】ＣＰＵ Ｄのストールペナルティを示した説
明図。

【図４９】ＣＰＵ Ｄの命令の構成を示した説明図。

【図５０】ＣＰＵ Ｄの命令アクセスパターンを示した
説明図。

【図５１】ＣＰＵ Ｄのパイプラインステージを示した
説明図。

【図５２】本発明の第５の実施の形態によるタスク実行
時間の見積もり方法により、ストールペナルティが異な
るＣＰＵについて比較を行う処理の流れを示したフロー
チャート。

【図５３】キャッシュサイズの相違により、キャッシュ
ヒット率、実行時間、面積が異なることを示したグラ
フ。

【図５４】本発明の第２の実施の形態におけるキャッシ
ュヒット率の見積もりを示した説明図。

【符号の説明】

１２００１、１２００２、１３００１〜１３００４、１
４００１〜１４００５、１５００１〜１５００５、１６
００１〜１６００４、１８００１〜１８００５、１９０
０１〜１９００５ キャッシュヒット率 １００１、２００１ プログラム、データ初期値、実行
開始番地、実行終了番地 １００２、２００２ 命令レベルシミュレーション １００３、２００３、９００１、１０００１ トレース
情報Ａ １００４、２００４、９００２、９００３、１０００
２、１０００４ キャッシュ方式、キャッシュサイズ １００５、９００４、９００５ キャッシュシミュレー
ション ２００５、１０００３、１０００５ 割り込み確率デー
タ ２００６、２００６ａ、１０００６、１０００７ 区間
ヒット率シミュレーション １００６、９００６、１０００８ トレース情報Ｂ１ ２００７、２００７ａ、９００７、１０００９ トレー
ス情報Ｂ２ １１００１ トレース情報 １００７、２００８、１１００２、１１００３ ストー
ルペナルティ １００８、２００９、２００９ａ、１１００４、１１０
０５ 実行クロック数演算処理 １００９ トレース情報Ｃ１ ２０１０、２０１０ａ トレース情報Ｃ２ １０１０、２０１１、２０１１ａ キャッシュヒット率
実行時間見積もり処理 １０１１、２０１２、２０１２ａ 見積もり結果 ３００１ 命令先頭番地 ３００２ 実効命令 ３００３ 実効番地 ３００４ 分岐フラグ ４００２ ストールフラグ ５００２ 命令アクセス回数 ５００３ データアクセス回数 ６００２ 命令キャッシュヒット回数 ６００３ データキャッシュヒット回数 ７００２ 命令実行に必要なクロック数 ８００２ サンプリング点フラグ ８００３ 区間の長さ

Claims (5)

【特許請求の範囲】
1. 【請求項１】タスク実行時間を見積もる方法において、 プログラム、データ初期値、実行開始番地及び実行終了
   番地を命令レベルシミュレーション部に入力し、分岐、
   命令の組み合わせを含む要因により起こるパイプライン
   ストールを含む命令の第１の実行トレースを出力するス
   テップと、 前記第１の実行トレースをキャッシュシミュレーション
   部に入力し、キャッシュミスに伴うパイプラインストー
   ルを、キャッシュ方式、キャッシュサイズに対応してシ
   ミュレーションして第２の実行トレースを出力するステ
   ップと、 前記第２の実行トレースを実行クロック数カウント部に
   入力し、分岐、命令の組み合わせにより起こるパイプラ
   インストールとキャッシュミスに伴うパイプラインスト
   ールとに応じて命令あたりの実行クロック数を求めて第
   ３の実行トレースとして出力するステップと、 キャッシュメモリとパイプライン制御部とを有する中央
   処理装置（以下、ＣＰＵという）の命令実行をシミュレ
   ーションするシミュレータに前記第３の実行トレースを
   入力し、割り込みを考慮いない場合におけるプログラム
   全体の第１のキャッシュヒット率及び第１の実行時間を
   見積もり出力するステップと、 出力された前記第１の実行トレース、前記第１のキャッ
   シュヒット率、前記第１の実行時間、タスクの実行途中
   で割り込みが発生する割り込み発生率、キャッシュメモ
   リの書き換わり率を区間ヒット率シミュレーション部に
   入力し、前記第１の実行トレースに含まれる全ての命令
   と全ての割り込みとについて、キャッシュメモリ書き換
   えパターンに従って書き換えられたキャッシュのシミュ
   レーションを、全ての割り込み対して所定命令数だけ行
   い平均キャッシュヒット率を求めて出力するステップ
   と、 前記第１のキャッシュヒット率と、各々の割り込みにお
   ける前記平均キャッシュヒット率との加重平均をとって
   割り込みを考慮したキャッシュヒット率とする第４の実
   行トレースを出力するステップと、 実行クロック数カウント部に前記第４の実行トレースを
   入力し、各々の命令ごとにキャッシュヒット率と分岐、
   命令の組み合わせにより起こるパイプラインストールに
   応じて個々の命令ごとの実行クロック数をカウントし、
   第５の実行トレースとして出力するステップと、 前記第５の実行トレースを入力し、プログラム全体のキ
   ャッシュヒット率及び実行時間を見積もるステップと、 割り込みを考慮した命令実行シミュレータを組み合わせ
   ることにより、割り込みを考慮した平均キャッシュヒッ
   ト率及び実行時間見積もりを行うステップと、を備えた
   ことを特徴とするタスク実行時間見積もり方法。
2. 【請求項２】タスク実行時間を見積もる方法において、 プログラム、データ初期値、実行開始番地及び実行終了
   番地を命令レベルシミュレーション部に入力し、分岐、
   命令の組み合わせを含む要因により起こるパイプライン
   ストールを含む命令の第１の実行トレースを出力するス
   テップと、 前記第１の実行トレースをキャッシュシミュレーション
   部に入力し、キャッシュミスに伴うパイプラインストー
   ルを、キャッシュ方式、キャッシュサイズに対応してシ
   ミュレーションして第２の実行トレースを出力するステ
   ップと、 前記第２の実行トレースを実行クロック数カウント部に
   入力し、分岐、命令の組み合わせにより起こるパイプラ
   インストールとキャッシュミスに伴うパイプラインスト
   ールとに応じて命令あたりの実行クロック数を求めて第
   ３の実行トレースとして出力するステップと、 キャッシュメモリとパイプライン制御部とを有するＣＰ
   Ｕの命令実行をシミュレーションするシミュレータに前
   記第３の実行トレースを入力し、割り込みを考慮いない
   場合におけるプログラム全体の第１のキャッシュヒット
   率及び第１の実行時間を見積もり出力するステップと、 出力された前記第１の実行トレース、前記第１のキャッ
   シュヒット率、前記第１の実行時間、タスクの実行途中
   で割り込みが発生する割り込み発生率、キャッシュメモ
   リの書き換わり率を区間ヒット率シミュレーション部に
   入力し、前記第１の実行トレースに含まれる命令のう
   ち、前記割り込み発生率に比例した数の命令をサンプリ
   ングにより抽出し、この命令に対してのみ、キャッシュ
   メモリ書き換えパターンに従って書き換えられたキャッ
   シュのシミュレーションを行って平均キャッシュヒット
   率を求めて出力するステップと、 前記第１のキャッシュヒット率と、各々の割り込みにお
   ける前記平均キャッシュヒット率との加重平均をとって
   割り込みを考慮したキャッシュヒット率とする第４の実
   行トレースを出力するステップと、 実行クロック数カウント部に前記第４の実行トレースを
   入力し、各々の命令ごとにキャッシュヒット率と分岐、
   命令の組み合わせにより起こるパイプラインストールに
   応じて個々の命令ごとの実行クロック数をカウントし、
   第５の実行トレースとして出力するステップと、 前記第５の実行トレースを入力し、プログラム全体のキ
   ャッシュヒット率及び実行時間を見積もるステップと、 割り込みを考慮した命令実行シミュレータを組み合わせ
   ることにより、割り込みを考慮した平均キャッシュヒッ
   ト率及び実行時間見積もりを行うステップと、 を備えたことを特徴とするタスク実行時間見積もり方
   法。
3. 【請求項３】請求項１又は２記載のタスク実行時間見積
   もり方法を、少なくともキャッシュ方式又はキャッシュ
   サイズのいずれかが異なる複数のＣＰＵに対してそれぞ
   れ行う方法であって、 前記キャッシュシミュレーション部を用いて前記第２の
   実行トレースを出力するステップにおいて、各々のＣＰ
   Ｕのキャッシュ方式及びキャッシュサイズに対して処理
   を行い、ＣＰＵ毎の前記第２の実行トレースを求め、前
   記区間ヒット率シミュレーション部を用いて前記平均キ
   ャッシュヒット率を求めて出力するステップにおいて、
   各々のＣＰＵのキャッシュ方式、キャッシュサイズ及び
   割り込み発生確率に対して処理を行い、ＣＰＵ毎の前記
   平均キャッシュヒット率を求めることにより、ＣＰＵ毎
   の割り込みを考慮した平均キャッシュヒット率及び実行
   時間を見積もり、用途に応じた最適なＣＰＵを選択する
   ことを特徴とする実行時間見積もり方法。
4. 【請求項４】請求項１又は２記載のタスク実行時間見積
   もり方法を、パイプライン段数が異なる複数のＣＰＵに
   対してそれぞれ行う方法であって、 前記第３の実行トレースを出力するステップと、前記第
   ５の実行トレースを出力するステップとにおいて、各々
   のＣＰＵのストールペナルティを用いて前記第３の実行
   トレースと前記第５の実行トレースとを求めることによ
   り、ＣＰＵ毎の割り込みを考慮した平均キャッシュヒッ
   ト率及び実行時間を見積もり、用途に応じた最適なＣＰ
   Ｕを選択することを特徴とする実行時間見積もり方法。
5. 【請求項５】請求項１又は２記載のタスク実行時間見積
   もり方法を、命令セットが異なるＣＰＵに対してそれぞ
   れ行う方法であって、 前記第１の実行トレースを出力するステップにおいて、
   各々のＣＰＵのプログラムを用いて前記第１の実行トレ
   ースを求めることにより、ＣＰＵ毎の割り込みを考慮し
   た平均キャッシュヒット率及び実行時間を見積もり、用
   途に応じた最適なＣＰＵを選択することを特徴とする実
   行時間見積もり方法。