JP2006240130A - 印刷装置のコントローラ - Google Patents
印刷装置のコントローラ Download PDFInfo
- Publication number
- JP2006240130A JP2006240130A JP2005060487A JP2005060487A JP2006240130A JP 2006240130 A JP2006240130 A JP 2006240130A JP 2005060487 A JP2005060487 A JP 2005060487A JP 2005060487 A JP2005060487 A JP 2005060487A JP 2006240130 A JP2006240130 A JP 2006240130A
- Authority
- JP
- Japan
- Prior art keywords
- sdram
- power saving
- cpu
- saving mode
- controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012544 monitoring process Methods 0.000 claims abstract description 7
- 230000015654 memory Effects 0.000 claims description 28
- 230000007704 transition Effects 0.000 claims description 9
- 230000004044 response Effects 0.000 claims description 6
- 238000012545 processing Methods 0.000 description 25
- 238000000034 method Methods 0.000 description 22
- 230000008569 process Effects 0.000 description 21
- 230000002123 temporal effect Effects 0.000 description 7
- 230000008859 change Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
【課題】消費電力を低く抑えることができる印刷装置のコントローラ10を提供する。
【解決手段】印刷装置のコントローラ10であって、CPU13と、CPU13からアクセスされ、所定条件が満たされる場合に、CPU13からの指示により、省電力モードへ移行する第1のSDRAM12と、CPU13、印刷装置内の少なくとも1つの他のブロック、および印刷装置の外部の機器からアクセスされる第2のSDRAM14と、第2のSDRAM14へのアクセスを監視するセルフリフレッシュ制御回路212とを備え、省電力モード制御回路212は、第2のSDRAM14へのアクセスを検出してから次のアクセスを所定時間検出しなかった場合に、第2のSDRAM14を省電力モードに移行させ、省電力モード移行後に、第2のSDRAM14へのアクセスを検出した場合に、第2のSDRAM14を通常モードに移行させる。
【選択図】図1
【解決手段】印刷装置のコントローラ10であって、CPU13と、CPU13からアクセスされ、所定条件が満たされる場合に、CPU13からの指示により、省電力モードへ移行する第1のSDRAM12と、CPU13、印刷装置内の少なくとも1つの他のブロック、および印刷装置の外部の機器からアクセスされる第2のSDRAM14と、第2のSDRAM14へのアクセスを監視するセルフリフレッシュ制御回路212とを備え、省電力モード制御回路212は、第2のSDRAM14へのアクセスを検出してから次のアクセスを所定時間検出しなかった場合に、第2のSDRAM14を省電力モードに移行させ、省電力モード移行後に、第2のSDRAM14へのアクセスを検出した場合に、第2のSDRAM14を通常モードに移行させる。
【選択図】図1
Description
本発明は、印刷装置に組み込まれるコントローラの省電力技術に関する。
特許文献1には、レーザプリンタ等の印刷装置内に設けられ、通常モードまたは省電力モードで動作するSDRAM等の記憶装置と、当該記憶装置へのデータの書き込み/読み出しのリクエストを受け付けて、受け付けたリクエストに応じて、記憶装置にデータを書き込む、あるいは、記憶装置からデータを読み出すメモリ制御回路と、外部機器から画像作成用データを受け取り、受け取った画像作成用データを、メモリ制御回路を介して記憶装置に書き込む入出力制御回路と、記憶装置に格納された画像作成用データを、メモリ制御回路を介して読み出し、読み出した画像作成用データを画像データに変換して、メモリ制御回路を介して記憶装置に書き込むCPU(中央処理装置)と、記憶装置に格納された画像データを、メモリ制御回路を介して読み出し、読み出した画像データを印刷データに変換して、印刷エンジンへ送る画像処理回路とを備えるプリンタコントローラが記載されている。
本特許文献において、メモリ制御回路は、所定の時間間隔で記憶装置にリフレッシュ命令を送っており、当該リフレッシュ命令によるアクセス、または、CPU、入出力制御回路、もしくは画像処理回路からのアクセスがあってから、所定期間、記憶装置への次のアクセスがない場合に、記憶装置を通常モードから省電力モードに切り替える。
また、近年の印刷データの高精細化に伴って、記憶容量の大きなSDRAM等の記憶装置を印刷装置のコントローラに搭載することが必要になってきている。
SDRAM等の記憶装置の容量が大きくなるに伴って、記憶容量が少ない記憶装置に比べて、記憶装置の消費電力が大きくなる場合がある。そのため、コントローラの消費電力を低く抑えることができない場合があった。
また、記憶装置内の一部の領域へのアクセスのために、記憶装置全体が省電力モードへ移行することができない場合があった。そのため、記憶装置が省電力モードへ移行する割合が少なくなり、結果としてコントローラの消費電力を低く抑えることができない場合があった。
本発明は上記事情を鑑みてなされたものであり、本発明の目的は、消費電力を低く抑えることができるコントローラを提供することにある。
上記課題を解決するために、本発明は、印刷装置のコントローラであって、CPUと、CPUからアクセスされ、所定の条件が満たされる場合に、CPUからの指示により、省電力モードへ移行する第1のメモリと、CPU、印刷装置内の少なくとも1つの他のブロック、および印刷装置の外部の機器からアクセスされる第2のメモリと、第2のメモリへのアクセスを監視するアクセス監視手段とを備え、アクセス監視手段は、第2のメモリへのアクセスを検出してから第2のメモリへの次のアクセスを所定時間検出しなかった場合に、第2のメモリを省電力モードに移行させ、省電力モード移行後に、第2のメモリへのアクセスを検出した場合に、第2のメモリを通常モードに移行させる。
これにより、印刷装置のコントローラは、第1のメモリの省電力モードへの移行および第2のメモリの省電力モードへの移行を、互いに独立して制御することができる。
上記した印刷装置のコントローラにおいて、所定の条件とは、CPUが省電力モードへ移行することであってよい。これにより、第1のメモリは、CPUと共に省電力モードへ移行することができる。
上記した印刷装置のコントローラにおいて、第1および第2のメモリは、SDRAMである。本発明は、データを保持している間、定期的に保持しているデータのリフレッシュが必要なSDRAMにおいて特に有効である。
上記した印刷装置のコントローラにおいて、省電力モードは、SDRAMにおけるセルフリフレッシュモードである。本発明は、セルフリフレッシュモードを有するSDRAMにおいて特に有効である。
以下、本発明の実施の形態について、図面を用いて説明する。
図1は、本発明の一実施形態に係るコントローラ10のハードウェア構成を示す。コントローラ10は、第1のクロック生成回路11、第1のSDRAM12、CPU13、第2のSDRAM14、第2のクロック生成回路15、およびASIC20を備える。第1のクロック生成回路11は、CPU13からの指示に応じて、第1のクロックの生成を開始または停止する。
第1のSDRAM12は、CPUバス16を介してCPU13と接続されており、CPU13によってアクセスされるCPU専用のメモリとして機能する。また、第1のSDRAM12は、第1のクロック生成回路11が生成した第1のクロックに同期して、CPU13から受け取ったデータを格納し、CPU13からの読み出し指示に応じて、格納しているデータをCPU13へ送る。また、第1のSDRAM12は、CPU13からの指示に応じて、省電力モードに移行する。本例において、省電力モードは、SDRAMにおけるセルフリフレッシュモードであってよい。
CPU13は、図示しないROM等の記憶装置に格納されているプログラムに従って動作し、ASIC20を含むコントローラ10全体の制御を行う。また、CPU13は、CPUバス16およびASIC20を介して第2のSDRAM14から画像生成用データを受け取り、当該画像作成用データを画像データに変換し、変換した画像データを、CPUバス16およびASIC20を介して第2のSDRAM14へ送る。
本例において、CPU13は、画像作成用データを画像データに変換する場合に、第2のSDRAM14にアクセスし、例えば、外部機器からの印刷装置のステータスの問い合わせに応答する処理、印刷装置に設けられた入力部からのユーザの入力操作を受け付ける処理、および当該入力操作に応じて、印刷装置に設けられた表示部に表示させる画像を生成して当該表示部へ送る処理等の画像作成用データを画像データに変換する処理とは異なる処理を行う場合に、第1のSDRAM12にアクセスする。
また、CPU13は、図示しないROM等の記憶装置に格納されているプログラム内で規定される所定条件を満たす場合に、自身を省電力モードに移行させる。この場合、CPU13は、第1のSDRAM12を省電力モードに移行させると共に、第1のクロック生成回路11を制御して、第1のクロックの生成を停止させる。ここで、所定条件とは、例えば、外部機器から印刷装置のステータスの問い合わせを所定期間受信しなかった場合や、印刷装置に設けられた入力部へのユーザによる入力操作を所定期間検出した場合等であってよい。
このように、所定条件を満たす場合に、第1のSDRAM12を省電力モードに移行させると共に、第1のクロック生成回路11による第1のクロックの生成を停止させ、CPU13が省電力モードへ移行することにより、コントローラ10の消費電力を低くすることができる。
また、CPU13は、印刷装置に設けられた入力部へのユーザによる入力操作をハードウェア割り込み等によって検出した場合等に、省電力モードから通常動作モードへ移行し、第1のクロック生成回路11を制御して第1のクロックを生成させると共に、第1のSDRAM12を省電力モードから通常動作モードへ移行させ、第1のSDRAM12を用いて、ユーザからの入力操作等に対応する処理を実行する。
第2のクロック生成回路15は、ASIC20からの指示に応じて、第2のクロックの生成を開始または停止する。第2のSDRAM14は、ASIC20に接続され、第2のクロック生成回路15が生成した第2のクロックに同期して、ASIC20から受け取ったデータを格納し、ASIC20からの読み出し指示に応じて、格納しているデータをASIC20へ送る。また、第2のSDRAM14は、ASIC20からの指示に応じて、省電力モードに移行する。本例において、省電力モードは、SDRAMにおけるセルフリフレッシュモードであってよい。
ASIC20は、外部機器から受け取った画像作成用データを第2のSDRAM14に格納すると共に、外部機器から受け取った制御データ等を、CPUバス16を介してCPU13へ送る処理、CPU13からの指示に応じて、画像生成用データを第2のSDRAM14から読み出して、CPUバス16を介してCPU13へ送る処理、CPU13が画像生成用データから変換した画像データを第2のSDRAM14に格納する処理、画像データを第2のSDRAM14から読み出して、印刷データに変換して、印字機構および紙送り機構等を有する印刷エンジンへ送ることにより、印刷エンジンに印刷を実行させる処理等を行う。
また、ASIC20は、CPU13および外部機器等から第2のSDRAM14へのアクセスを監視しており、当該アクセスが所定条件を満たす場合に、第2のSDRAM14を省電力モードに移行させると共に、第2のクロック生成回路15を制御して、第2のクロックの生成を停止させる。ここで、所定条件とは、例えば、第2のSDRAM14へ格納する画像作成用データを外部機器から所定期間受信しなかった場合や、第2のSDRAM14へ格納する画像データをCPUから所定期間受信しなかった場合等であってよい。
以下、ASIC20についてさらに詳しく説明する。ASIC20は、バスブリッジ200、画像処理回路201、インターフェイス202、SDRAM制御回路210を有する。バスブリッジ200は、CPUバス16とASICバス203とを接続し、CPUバス16で用いられるデータ転送プロトコルとASICバス203で用いられるデータ転送プロトコルとの変換を行う。
画像処理回路201は、SDRAM制御回路210を介して第2のSDRAM14から読み出した画像データを印刷データに変換し、変換した印刷データを印刷エンジンへ送る。また、画像処理回路201は、CPUバス16を介してCPU13から設定値等を受け取り、当該設定値等に基づいて画像データを印刷データに変換する。
インターフェイス202は、外部機器から画像生成用データを受け取り、受け取った画像生成用データを、SDRAM制御回路210を介して第2のSDRAM14に格納する。また、インターフェイス202は、外部機器から印刷装置のステータスの問い合わせ等の制御データを受け取った場合、当該制御データを、CPUバス16を介してCPU13へ送ると共に、当該制御データに対する応答を、CPUバス16を介してCPU13から受け取り、外部機器へ送る。
SDRAM制御回路210は、アービタ211、省電力モード制御回路212、およびコマンド生成回路213を有する。アービタ211は、ASICバス203の使用権の制御を行い、ASICバス203を占有しているブロックからのデータを受け取り、コマンド生成回路213へ送ると共に、コマンド生成回路213から受け取ったデータを、ASICバス203を占有しているブロックへ送る。
コマンド生成回路213は、アービタ211から受け取ったデータに応じて、読み出し要求、書き込み要求、省電力モード移行要求、または通常動作モード移行要求等を第2のSDRAM14へ送ることにより、第2のSDRAM14へデータを格納させる、第2のSDRAM14からデータを読み出す、第2のSDRAM14を通常動作モードから省電力モードへ移行させる、あるいは、第2のSDRAM14を省電力モードから通常動作モードへ移行させる。
省電力モード制御回路212は、ASICバス203に流れるデータをモニタすることにより、アービタ211およびコマンド生成回路213を介して、CPU13、画像処理回路201、またはインターフェイス202等から第2のSDRAM14へのアクセスを監視する。そして、第2のSDRAM14へのアクセスが所定条件を満たす場合に、省電力モード制御回路212は、アービタ211を介して、コマンド生成回路213に省電力モード移行コマンドを発行させ、第2のSDRAM14を省電力モードへ移行させる。そして、省電力モード制御回路212は、第2のクロック生成回路15を制御して、第2のクロックの生成を停止させる。
このように、第2のSDRAM14へのアクセスが所定条件を満たす場合に、第2のSDRAM14を省電力モードに移行させ、第2のクロック生成回路15による第2のクロックの生成を停止させることにより、省電力モード制御回路212は、コントローラ10の消費電力を低くすることができる。
また、省電力モード制御回路212は、第2のSDRAM14を省電力モードへ移行させた後に、ASICバス203上に第2のSDRAM14へのアクセスを示すデータを検出した場合に、第2のクロック生成回路15を制御して、第2のクロックの生成を開始させると共に、アービタ211を介して、コマンド生成回路213に通常動作モード移行コマンドを発行させ、第2のSDRAM14を通常モードに移行させる。
図2は、SDRAMの動作の一例を説明するためのタイミングチャートである。タイミングチャート30は、CPU13、画像処理回路201、または外部機器から第2のSDRAM14へのアクセスの有無の時間的な変化の一例を示す。図2では、時刻t1において、CPU13、画像処理回路201、および外部機器のいずれからも第2のSDRAM14へのアクセスが無くなり、時刻t3において、CPU13、画像処理回路201、および外部機器のいずれかから第2のSDRAM14へのアクセスが発生する例を示している。なお、タイミングチャート30からタイミングチャート36は、同一の時間軸での第1のSDRAM12および第2のSDRAM14の動作について示している。
まず、第2のSDRAM14の動作について説明する。タイミングチャート31は、第2のSDRAM14の動作モードの時間的な変化の一例を示す。タイミングチャート32は、第2のクロック生成回路15の動作の時間的な変化の一例を示す。
時刻t1において、CPU13、画像処理回路201、および外部機器のいずれかから第2のSDRAM14へのアクセスがあってから、所定期間、CPU13、画像処理回路201、および外部機器のいずれからも第2のSDRAM14へのアクセスが無い場合、省電力モード制御回路212は、所定期間経過後の時刻t2において、アービタ211を介して、コマンド生成回路213に省電力モード移行コマンドを発行させ、第2のSDRAM14を省電力モードへ移行させる。その後、省電力モード制御回路212は、第2のクロック生成回路15を制御して、第2のクロックの生成を停止させる。
次に、時刻t3において、CPU13、画像処理回路201、および外部機器のいずれかから第2のSDRAM14へアクセスを検出した場合、省電力モード制御回路212は、第2のクロック生成回路15を制御して、第2のクロックの生成を開始させる。そして、省電力モード制御回路212は、第2のクロック生成回路15が発生したクロックが安定するまでの期間が経過した後の時刻t4において、アービタ211を介して、コマンド生成回路213に通常動作モード移行コマンドを発行させ、第2のSDRAM14を通常動作モードへ移行させる。
なお、省電力モード制御回路212は、第2のSDRAM14へのアクセスを検出する都度、リセットスタートさせるタイマ等によって、第2のSDRAM14へのアクセスが所定期間無かったか否かを判定する。
次に、第1のSDRAM12の動作について説明する。タイミングチャート33は、CPU13の動作モードの時間的な変化の一例を示す。タイミングチャート34は、第1のSDRAM12の動作モードの時間的な変化の一例を示す。タイミングチャート35は、第1のクロック生成回路11の動作状態の時間的な変化の一例を示す。
CPU13は、外部機器からの印刷装置のステータスの問い合わせに応答する処理、印刷装置に設けられた入力部からのユーザの入力操作を受け付ける処理、および当該入力操作に応じて印刷装置に設けられた表示部に表示させる画像を生成して当該表示部へ送る処理等の第1のSDRAM12を用いて行う処理、ならびに、第2のSDRAM14を用いて画像作成用データを画像データに変換する処理等を行う通常モード、または、省電力モードで動作する。
例えば、通常モードにおいて動作中に、次に処理すべきデータがバッファ内に無いことを検出した場合等の時刻t5に、CPU13は、第1のSDRAM12に省電力モード移行コマンドを送信することにより、第1のSDRAM12を省電力モードへ移行させる。そして、CPU13は、第1のSDRAM12が省電力モードへ移行した後の時刻t6に、第1のクロック生成回路11を制御して、第1のクロックの生成を停止させ、省電力モードに移行する。
なお、時刻t6から時刻t7の間に、CPU13は、第1のSDRAM12を用いずに第2のSDRAM14を用いる処理を行ってもよい。
そして、外部機器からの印刷装置のステータスの問い合わせを受信した場合等の時刻t7に、CPU13は、省電力モードから通常モードに移行し、第1のクロック生成回路11を制御して、第1のクロックの生成を開始させる。そして、CPU13は、第1のクロック生成回路11が発生したクロックが安定するまでの期間が経過した後の時刻t8において、第1のSDRAM12に通常動作モード移行コマンドを送信することにより、第1のSDRAM12を通常動作モードへ移行させる。
タイミングチャート36は、第1のSDRAM12および第2のSDRAM14の動作モードの時間的な変化の一例を示す。タイミングチャート36において、期間T1および期間T5では、第1のSDRAM12および第2のSDRAM14が共に通常動作モードである。また、期間T2では、第1のSDRAM12が省電力モードであり、第2のSDRAM14が通常動作モードである。また、期間T3では、第1のSDRAM12および第2のSDRAM14が共に省電力モードである。また、期間T4では、第1のSDRAM12が通常動作モードであり、第2のSDRAM14が省電力モードである。
ここで、第1のSDRAM12および第2のSDRAM14を1つのSDRAMによって構成し、SDRAM制御回路210によって、当該1つのSDRAMの動作モードを制御するとすれば、当該1つのSDRAMは、タイミングチャート36の期間T3においてのみ省電力モードへ移行することができる。この場合、当該1つのSDRAMは、タイミングチャート36の期間T1、期間T2、期間T4、および期間T5では、通常動作モードで動作することになる。
また、容量の大きなSDRAMは、容量の小さなSDRAMよりも、通常動作モード時の消費電力が大きい場合がある。そのため、第1のSDRAM12および第2のSDRAM14を1つのSDRAMによって構成した場合、当該1つのSDRAMの通常動作モード時の消費電力は、第1のSDRAM12および第2のSDRAM14のそれぞれの通常動作モード時の消費電力よりも大きい。
これに対して、本発明では、1つのSDRAMを第1のSDRAM12および第2のSDRAM14に分け、それぞれの動作モードを異なる条件によって独立に制御する。これにより、第1のSDRAM12へのみアクセスがある期間、または、第2のSDRAM14へのみアクセスがある期間が発生し、アクセスが無いSDRAMを省電力モードへ移行させることができる。これにより、1つのSDRAMを用いる場合に比べて、コントローラ10の消費電力を低く抑えることができる。
図3は、コントローラ10の処理の一例を示すフローチャートである。本フローチャートでは、CPU13による第1のSDRAM12の制御の一例を示す。例えば、印刷装置へ電源が投入される等の所定のタイミングで、本フローチャートに示すコントローラ10の動作が開始する。
まず、CPU13は、図示しないROM等の記憶装置に格納されているブートプログラムに従って、第1のSDRAM12を含む、印刷装置の各部の初期化を行う(S100)。
次に、CPU13は、予め定められた省電力モードへ移行するための所定条件が満たされたか否かを判定する(S101)。所定条件が満たされた場合(S101:Yes)、CPU13は、自身が通常モードか否かを判定する(S102)。通常モードでない場合、すなわち既に省電力モードである場合(S102:No)、CPU13は、再びステップ101に示した処理を行う。
ステップ102において、CPU13が通常モードである場合(S102:Yes)、CPU13は、第1のSDRAM12に省電力モード移行コマンドを送信することにより、第1のSDRAM12を省電力モードへ移行させる(S103)。そして、CPU13は、第1のクロック生成回路11を制御して、第1のクロックの生成を停止させる(S104)。そして、CPU13は、省電力モードへ移行し(S105)、再びステップ101に示した処理を行う。
ステップ101において、所定条件が満たされていない場合(S101:No)、CPU13は、自身が省電力モードか否かを判定する(S106)。省電力モードでない場合、すなわち既に通常モードである場合(S106:No)、CPU13は、再びステップ101に示した処理を行う。
ステップ106において、CPU13が省電力モードである場合(S106:Yes)、CPU13は、自身を省電力モードから通常モードへ移行させ(S107)、第1のクロック生成回路11を制御して、第1のクロックの生成を開始させる(S108)。そして、CPU13は、第1のSDRAM12に通常動作モード移行コマンドを送信することにより、第1のSDRAM12を通常動作モードへ移行させ(S109)、再びステップ101に示した処理を行う。
なお、CPU13は、自身の省電力モードへの移行とは無関係に、所定条件、例えば第1のSDRAM12へアクセスが所定期間ない場合等に、第1のSDRAM12を省電力モードへ移行させると共に、第1のクロック生成回路11によるクロックの生成を停止させてもよい。
図4は、コントローラ10の処理の一例を示すフローチャートである。本フローチャートでは、省電力モード制御回路212による第2のSDRAM14の制御の一例を示す。例えば、印刷装置へ電源が投入される等の所定のタイミングで、本フローチャートに示すコントローラ10の動作が開始する。
まず、省電力モード制御回路212は、図示しないROM等の記憶装置に格納されているブートプログラムに従って、初期設定を行う(S200)。ステップ200では、第2のSDRAM14が最後にアクセスされてからの経過時間を測定するタイマをリセットスタートさせる、第2のSDRAM14が所定期間アクセスされなかったか否かを判定するための経過時間の閾値を記憶装置から読み出して設定する等の処理を行う。
次に、省電力モード制御回路212は、CPU13、画像処理回路201、または外部機器から第2のSDRAM14へのアクセスがあるか否かを判定する(S201)。第2のSDRAM14へのアクセスがある場合(S201:Yes)、省電力モード制御回路212は、第2のSDRAM14が省電力モードであるか否かを判定する(S202)。省電力モード制御回路212は、例えば、最後に第2のSDRAM14へ送信したコマンドに基づいて、第2のSDRAM14が省電力モードであるか通常動作モードであるかを判定する。
ステップ202において、第2のSDRAM14が通常動作モードである場合(S202:No)、省電力モード制御回路212は、ステップ205に示す処理を行う。一方、第2のSDRAM14が省電力モードである場合(S202:Yes)、省電力モード制御回路212は、第2のクロック生成回路15を制御して、第2のクロックの生成を開始させる(S203)。そして、省電力モード制御回路212は、通常動作モード移行コマンドを、アービタ211を介してコマンド生成回路213に発行させることにより、第2のSDRAM14を通常動作モードへ移行させる(S204)。
次に、省電力モード制御回路212は、第2のSDRAM14が最後にアクセスされてからの経過時間を測定するためのタイマをリセットし(S205)、再びステップ201に示した処理を行う。
ステップ201において、第2のSDRAM14へのアクセスがない場合(S201:No)、省電力モード制御回路212は、第2のSDRAM14が省電力モードであるか否かを判定する(S206)。第2のSDRAM14が省電力モードである場合(S206:Yes)、省電力モード制御回路212は、再びステップ201に示した処理を行う。
ステップ206において、第2のSDRAM14が省電力モードでない場合(S206:No)、省電力モード制御回路212は、第2のSDRAM14が最後にアクセスされてからの経過時間を測定するためのタイマの測定時間が、所定時間に達したか否かを判定する(S207)。所定時間に達していない場合(S207:No)、省電力モード制御回路212は、再びステップ201に示した処理を行う。
ステップ207において、タイマの測定時間が所定時間に達した場合(S207:Yes)、省電力モード制御回路212は、アービタ211を介してコマンド生成回路213に省電力モード移行コマンドを発行させることにより、第2のSDRAM14を通常動作モードから省電力モードへ移行させる(S208)。そして、省電力モード制御回路212は、第2のクロック生成回路15を制御して、第2のクロックの生成を停止させ(S209)、再びステップ201に示した処理を行う。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
10・・・コントローラ、11・・・第1のクロック生成回路、12・・・第1のSDRAM、13・・・CPU、14・・・第2のSDRAM、15・・・第2のクロック生成回路、16・・・CPUバス、20・・・ASIC、200・・・バスブリッジ、201・・・画像処理回路、202・・・インターフェイス、203・・・ASICバス、210・・・SDRAM制御回路、211・・・アービタ、212・・・省電力モード制御回路、213・・・コマンド生成回路
Claims (4)
- 印刷装置のコントローラであって、
CPUと、
前記CPUからアクセスされ、所定の条件が満たされる場合に、前記CPUからの指示により省電力モードへ移行する第1のメモリと、
前記CPU、前記印刷装置内の少なくとも1つの他のブロック、および前記印刷装置の外部の機器からアクセスされる第2のメモリと、
前記第2のメモリへのアクセスを監視するアクセス監視手段と
を備え、
前記アクセス監視手段は、
前記第2のメモリへのアクセスを検出してから前記第2のメモリへの次のアクセスを所定時間検出しなかった場合に、前記第2のメモリを省電力モードに移行させ、省電力モード移行後に、前記第2のメモリへのアクセスを検出した場合に、前記第2のメモリを通常モードに移行させることを特徴とする印刷装置のコントローラ。 - 請求項1に記載の印刷装置のコントローラであって、
前記所定の条件とは、前記CPUが省電力モードへ移行することであることを特徴とする印刷装置のコントローラ。 - 請求項1または2に記載の印刷装置のコントローラであって、
前記第1および第2のメモリは、SDRAMであることを特徴とする印刷装置のコントローラ。 - 請求項3に記載の印刷装置のコントローラであって、
前記省電力モードは、SDRAMにおけるセルフリフレッシュモードであることを特徴とする印刷装置のコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005060487A JP2006240130A (ja) | 2005-03-04 | 2005-03-04 | 印刷装置のコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005060487A JP2006240130A (ja) | 2005-03-04 | 2005-03-04 | 印刷装置のコントローラ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006240130A true JP2006240130A (ja) | 2006-09-14 |
Family
ID=37047001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005060487A Pending JP2006240130A (ja) | 2005-03-04 | 2005-03-04 | 印刷装置のコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006240130A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014038652A (ja) * | 2013-10-10 | 2014-02-27 | Canon Inc | 通信装置及びその制御方法、プログラム |
JP2015154792A (ja) * | 2015-06-04 | 2015-08-27 | 株式会社クボタ | 乗用作業車 |
US9783203B2 (en) | 2011-03-09 | 2017-10-10 | Kubota Corporation | Riding work vehicle |
-
2005
- 2005-03-04 JP JP2005060487A patent/JP2006240130A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9783203B2 (en) | 2011-03-09 | 2017-10-10 | Kubota Corporation | Riding work vehicle |
JP2014038652A (ja) * | 2013-10-10 | 2014-02-27 | Canon Inc | 通信装置及びその制御方法、プログラム |
JP2015154792A (ja) * | 2015-06-04 | 2015-08-27 | 株式会社クボタ | 乗用作業車 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007199841A (ja) | 電子機器のコントローラ、バス制御装置 | |
JP2011098561A (ja) | 画像処理装置用コントローラー | |
US9813576B2 (en) | Communication apparatus, control method, and program | |
JP2010218142A (ja) | データ記憶装置、及びデータ記憶装置の制御方法 | |
US10268257B2 (en) | Memory control device that control semiconductor memory, memory control method, information device equipped with memory control device, and storage medium storing memory control program | |
JP2006072476A (ja) | データ記憶装置 | |
WO2013175728A1 (en) | Image forming apparatus, method for controlling image forming apparatus, and program | |
JP2011191566A (ja) | 画像形成装置 | |
JP2006240130A (ja) | 印刷装置のコントローラ | |
JP2010055419A (ja) | メモリ制御回路およびそのメモリ制御回路を搭載した電子機器 | |
JP2005115906A (ja) | メモリ駆動システム | |
JP2007102574A (ja) | 情報処理装置、画像形成装置及び省電力状態遷移方法 | |
JP2006343946A (ja) | メモリアクセス制御装置及びコンピュータプログラム | |
JP2011070309A (ja) | スイッチ状態検出装置及び処理システム | |
JP5783348B2 (ja) | 制御装置、制御プログラム、画像形成装置 | |
JP2013008198A (ja) | 画像処理装置、画像処理制御方法及び画像処理制御プログラム | |
JP2010097427A (ja) | 処理装置、処理方法及びコンピュータプログラム | |
JP4882807B2 (ja) | Sdram制御回路及び情報処理装置 | |
JP6409590B2 (ja) | 情報処理装置及びプログラム | |
JP2010117987A (ja) | メモリ制御装置、およびメモリ制御プログラム | |
JP2008114571A (ja) | 制御装置およびデータ処理装置 | |
JP2006082407A (ja) | 画像形成装置および節電制御方法 | |
JP2016218749A (ja) | 情報処理装置、情報処理方法、及びプログラム | |
JP2012133638A (ja) | 電子機器 | |
JP2015148978A (ja) | 情報処理装置、情報処理装置の制御方法 |