JP2005115906A - メモリ駆動システム - Google Patents

Abstract

【課題】 一例としてＤＤＲＳＤＲＡＭやＳＤＲＳＤＲＡＭやＤＤＲ２ＳＤＲＡＭなどのセルフリフレッシュモードでは外部供給クロックは参照されなくなるのを利用し、周波数を安全に低減して消費電力を抑え、かつ低消費電力モードと通常高パフォーマンスモードとの間を安全に遷移できるようにする。
【解決手段】 一定期間アイドル状態が検出された場合、セルフリフレッシュモードに入り、クロック周波数を低く変更し、セルフリフレッシュモードを抜けることでクロック周波数を低く変化させ、消費電力を低くするモードとする。複数のメモリ８を搭載するメモリシステムにおいて、ネットワークＩ／Ｆの有無判断を含む機器構成の違いを判断し、この機器構成の違いに基づきレイテンシィ無しでアクセス可能なメモリ容量を判断し、このメモリ容量に基づき前記複数のメモリＢＡＮＫ０−３を独立に省電力モードに移行する
【選択図】 図１

Description

本発明は、複写機、プリンタ、スキャナ、ＦＡＸそれぞれの単機能機あるいはこれらの複合機能機の制御部に搭載されるＤＲＡＭの消費電力を低減するメモリ駆動システムに関する。

一般に、スイッチングにより駆動され、ＣＭＯＳプロセスにより構成されるＤＲＡＭ等の半導体素子では、スイッチングの周波数により消費電力が増減することはよく知られるところである。即ち、スイッチング周波数が低いほど消費電力が少なくなる。ところが、クロックはメモリ動作の基準となるので、クロック周波数は一定不変のものを常に供給し続けることが前提となっており、従来ではクロック周波数を変更する考えが希薄で、またクロック周波数の変更を支障なく円滑かつ安全に遷移させることは回路構成上容易にできなかった。
下記の特許文献１、特許文献２は、消費電力を低減する技術として公知となったものである。
特開２００１−３５３９３０公報 特開２００２−２３０９７０公報

例えば、特許文献１では、プリンタについて、省電力モード時には、選択的に電力を供給しないことが開示され、更に特許文献２では、ＤＲＡＭメモリについて、リフレッシュ回数を計数してセルフリフレッシュ状態に移行することが開示される。
しかしながら、このような特許文献１、２にあってもクロックの周波数を変更することは意図されず開示もされない。
本発明は、一例としてＤＤＲＳＤＲＡＭやＳＤＲＳＤＲＡＭやＤＤＲ２ＳＤＲＡＭなどで例えばセルフリフレッシュモードにて外部供給クロックが参照されなくなるのを利用し、周波数を安全に低減して消費電力を抑え、かつ低消費電力モードと通常高パフォーマンスモードとの間を安全に遷移できるようにするメモリシステムを提供することを目的とする。
また、本発明では、すぐメモリアクセスを開始できる低レイテンシィの状態のメモリ容量を機器構成別あるいは動作状態別に最適にすることで、一層省電力を図ったメモリ駆動システムを提供することを目的とする。

上述した課題を解決し、目的を達成するために、請求項１にかかる発明は、メモリの消費電力を低減するメモリ駆動システムであって、前記メモリに対して各種コマンドを発行して制御するメモリ制御手段と、動作アイドル状態が所定の時間継続したことを検出するアイドル状態検出手段と、前記メモリのクロック周波数を変更するクロック発生手段と、を備え、前記アイドル状態検出手段が所定の時間アイドル状態を検出した場合、前記メモリ制御が前記メモリに対してセルフリフレッシュコマンドを発行後、前記クロック発生手段は前記メモリに供給するクロック周波数を低下することを特徴とする。
また、請求項２にかかる発明は、前記メモリのアクセス要求の頻度が所定の回数を超えた場合、前記メモリ制御手段が前記メモリに対してセルフリフレッシュコマンドを発行後、前記クロック発生手段は前記メモリに供給するクロック周波数を高くすることを特徴とする。
また、請求項３にかかる発明は、メモリの消費電力を低減するメモリ駆動システムであって、前記メモリに対して各種コマンドを発行して制御するメモリ制御手段と、動作アイドル状態が所定の時間継続したことを検出するアイドル状態検出手段と、前記メモリのクロック周波数を変更するクロック発生手段と、を備え、前記アイドル状態検出手段が所定の時間アイドル状態を検出した場合、前記メモリ制御手段が前記メモリに対してクロック入力を有効とするクロックイネーブル信号を不許可とすることにより、前記クロック発生手段は前記メモリに供給するクロック周波数を低下することを特徴とする。
また、請求項４にかかる発明は、前記メモリのアクセス要求の頻度が所定の回数を超えた場合、前記メモリ制御手段が前記メモリに対してクロック入力を有効とするクロックイネーブル信号を許可することにより、前記クロック発生手段は前記メモリに供給するクロック周波数を高くすることを特徴とする。

また、請求項５にかかる発明は、メモリの消費電力を低減するメモリ駆動システムであって、前記メモリに対して各種コマンドを発行してメモリを制御するメモリ制御手段と、動作アイドル状態が所定の時間継続したことを検出するアイドル状態検出手段と、前記メモリのクロック周波数を変更するクロック発生手段と、を備え、前記アイドル状態検出手段が所定の時間アイドル状態を検出した場合、前記メモリ制御手段が前記メモリに対してセルフリフレッシュコマンドを発行後、前記クロック発生手段は前記メモリに供給するクロック周波数を停止することを特徴とする。
また、請求項６にかかる発明は、前記メモリの入力信号をプルアップする電源を制御するプルアップ電源制御手段を更に備え、前記アイドル状態検出手段が所定の時間アイドル状態を検出した場合、前記メモリ制御手段が前記メモリに対してセルフリフレッシュコマンドを発行後、前記クロック発生手段が前記メモリに供給するクロック周波数を停止後、前記プルアップ電源制御手段によりプルアップ電源を遮断することを特徴とする。
また、請求項７にかかる発明は、前記アイドル状態が継続する時間を計測するアイドル時間計測手段を更に備え、該アイドル時間計測手段により計測された時間に応じて、前記メモリの消費電力を段階的に切替えることを特徴とする。
また、請求項８にかかる発明は、前記アイドル時間計測手段により計測された時間が長いほど、前記消費電力を低下するように切替えることを特徴とする。
また、請求項９にかかる発明は、前記メモリの容量を切替えるメモリ容量切替え手段と、当該メモリ駆動システムの機器構成の違いに基づいてアクセスが可能なメモリ容量を判断するメモリ容量判断手段とを更に備え、該メモリ容量判断手段により判断されたメモリ容量に基づいて、当該メモリ駆動システムを請求項１、３、５、又は６に記載の省電力モードの何れかに決定後、前記メモリ容量切替え手段によりメモリを選択することを特徴とする。
また、請求項１０にかかる発明は、前記省電力モード以外の動作状態における前記メモリのクロック周波数を、当該メモリ駆動システムの機器構成の違いに基づいて決定することを特徴とする。
また、請求項１１にかかる発明は、前記メモリ駆動システムの機器構成の中で動作状態にある機器を判断することにより、該判断に基づいて前記メモリのクロック周波数を決定することを特徴とする。

本発明では、例えばＤＤＲＳＤＲＡＭやＳＤＲＳＤＲＡＭなどのセルフリフレッシュモードでは外部供給クロックは参照されなくなるのを利用し、あるいはＤＤＲ２などではプリチャージパワーダウンモードを利用することにより、クロック周波数を安全に低減し、低消費電力モードと通常高パフォーマンスモードとの間を安全に遷移できるようにすることができる。
また、待機状態において低いレイテンシィの状態（省電力でない）で全てのメモリが待機する必要は無い。ネットワークの有無で大きく異なるが、その他の構成の違いでも必要となるメモリは異なってくる。したがって本発明では、すぐメモリアクセスを開始できる低レイテンシィの状態のメモリ容量を機器構成別に最適にすることで、一層省電力とするシステムが得られる。
一般に、単純コピー動作ではメモリの性能はあまり高く要求されず、プリンタ（特にポストスクリプト言語などの処理）では高性能が要求される。また単純コピー機、ＦＡＸ機能付き／なし、プリンタ機能付き／なし、スキャナ機能付き／無しなどの機器構成の差により適切な性能を設定し、不必要な性能はクロック動作周波数を低下させることで動作時における省電力を実現することができる。更に、機器の構成以外にも動作の状態も必要性能の判断材料とすることで、よりきめ細かい省電力制御が達成できる。

以下、本発明の実施の形態を図面に従って説明する。
図１は本発明の第１実施形態に係るメモリ駆動システムの構成図である。本メモリ駆動システムは、プログラムにより実行されるＣＰＵ１と、このＣＰＵ１に接続されて、ＶＴＴ電源生成回路１１を制御するＶＴＴ電源制御回路(プルアップ電源制御手段)２、ＤＤＲＳＤＲＡＭ８に対してセルフリフレッシュコマンドを含む各種コマンドを発行することのできるＤＲＡＭコントローラ（メモリ制御手段）３、プログラム格納用のＲＯＭ９を制御するためのＲＯＭ制御回路４、クロックジェネレータ１０を制御するＩ^２Ｃ Ｉ／Ｆ制御回路５、及び時間計測のためのタイマ（アイドル時間計測手段）６を内蔵したＡＳＩＣ７と、ＤＲＡＭコントローラ３にＣＫＥ（ClocK Enable）及び制御・データ各信号線を介して接続されるＤＤＲＳＤＲＡＭ（以下、単にＤＲＡＭと記す）８と、ＣＰＵ１を制御するためのプログラムが格納されたＲＯＭ９と、ＤＲＡＭ８にクロックを供給するクロックジェネレータ（クロック発生手段）１０と、ＤＲＡＭ８のＤＡＴＡ制御信号をプルアップする電圧を生成するＶＴＴ電源生成回路１１と、ＤＲＡＭ８のＣＫＥ信号をプルアップする電圧を生成するＣＫＥ用ＶＴＴ電源生成回路１２と、を備えて構成される。
尚、ＶＴＴはＤＲＡＭ８の全ての入力信号のプルアップ用電源であり、抵抗を介して各信号線に接続される。
このような構成のメモリシステムにあって、本発明は省電力モードの一例としてセルフリフレッシュあるいはプリチャージパワーダウンのモードを契機として（利用して）、Ｉ^２Ｃ Ｉ／Ｆ制御回路５からのコマンドによりクロックジェネレータ１０にて発生されるクロックを変更し、消費電力の低減が可能とした。

（１）周波数が高い状態から低い状態への移行
ＡＳＩＣ７内のタイマ６が一定期間アイドル状態を検出した場合、ＤＲＡＭコントローラ３はＤＲＡＭ８に対してセルフリフレッシュコマンドを発行する。セルフリフレッシュに移行する時間待った後、ＡＳＩＣ７内のＩ^２Ｃ Ｉ／Ｆ制御回路５を制御し、クロックジェネレータ１０にて発生する動作クロックとして最低の周波数の動作クロックに変更する指示を出す。その指示が終わり、ＰＬＬが安定するまでの規定時間待った後、ＤＲＡＭコントローラ３はセルフリフレッシュＥＸＩＴコマンドをＤＲＡＭ８に対して発行する。
（２）周波数が低い状態から高い状態への移行
ＣＰＵ１やＡＳＩＣ７内のＤＲＡＭコントローラ３からＤＲＡＭ８のアクセス要求の頻度が高くなったことを検出した場合、ＤＲＡＭコントローラ３はＤＲＡＭ８に対してセルフリフレッシュコマンドを発行する。セルフリフレッシュに移行する時間待った後、ＡＳＩＣ７内のＩ^２Ｃ Ｉ／Ｆ回路５を制御し、クロックジェネレータ１０にて発生する動作クロックとして最高の周波数の動作クロックに変更する指示を出す。その指示が終わり、ＰＬＬが安定するまでの規定時間を待ち、ＤＲＡＭコントローラ３はセルフリフレッシュＥＸＩＴコマンドをＤＲＡＭ８に対して発行する。

実施例１でのセルフリフレッシュモードの代わりにＤＤＲ^２メモリを使用したシステムにおいては、プリチャージパワーダウンモードでも周波数を変更が可能となる。ＤＤＲ^２メモリではこのプリチャージパワーダウンモードは無いが、このモードはＤＤＲ^２メモリのみで使用できる。動作としてはＤＲＡＭコントローラ３からのセルフリフレッシュコマンドの代わりにＣＫＥ（ClocK Enable）信号を操作する。このＣＫＥ信号はＤＤＲ^２−ＳＤＲＡＭメモリがアイドル状態（プリチャージが終了した状態であり、Ａｃｔｉｖｅコマンド後のＡｃｔｉｖｅ状態ではない状態）の時ＣＫＥ信号をＬＯＷ（０）状態として信号線を遷移することでプリチャージパワーダウンモードに移行する。プリチャージコマンドでは通常で３ＣＬＯＣＫ待つだけでＬＯＷ（０）にすることができ、また、ＣＫＥ信号をＨｉｇｈ（１）にした後３ＣＬＫＣＫで次のコマンドを発行可能になり、プリチャージパワーダウンモードから抜ける。こうして、ＡＳＩＣ７内のＩ^２Ｃ Ｉ／Ｆ制御回路５を制御し、クロックジェネレータ１０にて発生する動作クロックとして低い周波数の動作クロックに変更する。また、アクセス要求がきた場合は逆にプリチャージパワーダウンモードにて動作クロックを高い周波数とし、高パフォーマンスとする。

この実施例３においては、実施例１において、一定期間のアイドル状態を検知した場合、クロックの周波数を最低周波数に変更する代わりにクロックを止めるものである。
（１）クロックＲｕｎｎｉｎｇ状態からＳＴＯＰへの移行
ＡＳＩＣ７内のタイマ６が一定期間アイドル状態を検出した場合、ＤＲＡＭコントローラ３はＤＲＡＭ８に対してセルフリフレッシュコマンドを発行する。セルフリフレッシュに移行する時間待った後、次にＡＳＩＣ７内のＩ^２Ｃ Ｉ／Ｆ制御回路５を制御し、クロックジェネレータ１０にクロックを停止する指示を出す。
（２）クロックＳＴＯＰ状態からＲｕｎｎｉｎｇ状態への移行
ＣＰＵ１やＡＳＩＣ７内のＤＲＡＭコントローラ３からＤＲＡＭ８のアクセス要求を検出した場合、ＡＳＩＣ７内のＩ^２Ｃ Ｉ／Ｆ制御回路５を制御し、クロックジェネレータ１０にクロックを発振する指示を出す。その指示が終わり、ＰＬＬが安定するまでの規定時間を待った後、ＤＲＡＭコントローラ３は通常のアクセスを開始する。

この実施例４では、実施例３におけるクロックの停止のみならず、さらに不要なＶＴＴ電源のｏｆｆも行う。
（１）クロックＲｕｎｎｉｎｇ状態からＳＴＯＰへの移行
ＡＳＩＣ７内のタイマ６が一定期間アイドル状態を検出した場合、ＤＲＡＭコントローラ３はＤＲＡＭ８に対してセルフリフレッシュコマンドを発行する。セルフリフレッシュに移行する時間待った後、次にＡＳＩＣ７内のＩ^２Ｃ Ｉ／Ｆ制御回路５を制御し、クロックジェネレータ１０にクロックを停止する指示を出す。次にＶＴＴ電源制御回路２を動作させ、ＶＴＴ電源生成回路１１にＶＴＴ電源電圧をｏｆｆするよう指示を出す。
（２）クロックＳＴＯＰ状態からＲｕｎｎｉｎｇ状態への移行
ＣＰＵ１やＡＳＩＣ７内のＤＲＡＭコントローラ３からＤＲＡＭ８のアクセス要求を検出した場合、まず、ＶＴＴ電源制御回路２を動作させ、ＶＴＴ電源生成回路１１にＶＴＴ電源電圧をｏｎするよう指示を出す。電源が規定電圧に達するまでの時間を待った後、ＡＳＩＣ７内のＩ^２Ｃ Ｉ／Ｆ制御回路５を制御し、クロックジェネレータ１０にクロックを発振する指示を出す。その指示が終わり、ＰＬＬが安定するまでの規定時間を待ち、ＤＲＡＭコントローラ３は通常のアクセスを開始する。

待機時からの再起動時間までの立ち上がりは、下記の（１）の状態から（５）の状態に至るに従い順に長くなる。
（１）アイドル（このアイドルはオートリフレッシュにてクロック周波数が変化しない状態）
（２）プリチャージパワーダウンモード
（３）セルフリフレッシュモードでクロックは供給状態、ＶＴＴ印加状態
（４）セルフリフレッシュモードでクロックは停止、ＶＴＴ印加状態
（５）セルフリフレッシュモードでクロックは停止、ＶＴＴ印加しない状態
動作として、まず待機状態が一定期間検出した場合（１）のモードに移行する。さらに一定期間アイドル状態が検出された場合（２）のモードへ、さらに一定期間アイドル状態が検出された場合（３）のモードへ、さらに一定期間アイドル状態が検出された場合（４）のモードへ、さらに一定期間アイドル状態が検出された場合（５）のモードへ移行する。すなわち、待機時間が長くなるに従い（１）から（５）のモードに移り、次第に低消費電力モード（省電力モードともいう）に下がっていく。かかる状態で、ＤＲＡＭのアクセス要求が来た場合には上記（２）〜（５）のどのモードからでも（１）のアイドルに移行する。その際の移行手順は一例として実施例３、４のクロックＳＴＯＰからＲｕｎｎｉｎｇへの移行にて記載の通りである。

図２は、本発明の第２実施形態を示し、複数のメモリであるＤＲＡＭ８をバンクごとに詳細に示したブロック図であり、四つのバンク０〜３（ＢＡＮＫ０−３）を示している。同じ構成要素には同じ参照番号を付して説明する。すなわち、四つのバンク０〜３にはＤＲＡＭコントローラ３より信号線ＣＫＥ０〜３が接続されると共に、クロックジェネレータ１０からクロックの信号線ＲＡＭＣＬＫ０〜３が接続される。そして、これら各バンクは各々独立に制御され得る。ここでは、コピー単機能、ＦＡＸ機能、プリンタ機能、スキャナ機能のそれぞれの組み合わせによって、省電力モードによる電力低減と再起動の立ち上がり時間とから、前述の種々のモードを決めることになる。
（１）Ｂａｓｉｃコピー機（コピー単機能機）の機器構成の場合
このコピー単機能機の場合は、コピー機能のみであるのでＰＣと接続するＩ／Ｆがなく、ＤＲＡＭ８は基本的には全て再起動時間が長くかかっても問題ない。従って、省電力モード時は前述の（実施例４）にて述べたクロックを停止しＶＴＴ電源電圧をｏｆｆするという省電力モード状態に移行する。この場合、ＤＲＡＭの全容量（ＢＡＮＫ０−３全て）について省電力モード状態に移行するよう制御を行う。ユーザがコピー機の前に来てコピー操作をしようとキーを押した場合に必要量に応じてＢＡＮＫ０−３のメモリを省電力モードでない状態に移行して使用する。
（２）Ｂａｓｉｃコピー機とＦＡＸオプションの機器構成の場合
この機器構成では、ＦＡＸ機能がオプションとして加わるので、電話回線経由でデータが入力されことが生じ、再起動時間はやや長い（実施例１又は２）にて述べたセルフリフレッシュ後の最低あるいはＬＯＷクロック、又はプリチャージダウンでのＬＯＷクロックの省電力モード状態に移行する。この場合、ＦＡＸオプションで必要となる容量（この例の場合はＢＡＮＫ０の容量のみで足りると仮定した場合）だけあればいいので、ＢＡＮＫ０をセルフリフレッシュ後の最低あるいはＬＯＷクロック、又はプリチャージダウンでのＬＯＷクロックの省電力モード状態に移行後、Ｂａｎｋ１−３のメモリについては例えば（実施例４）にて述べたクロックを停止しＶＴＴ電源電圧をｏｆｆするという省電力モード状態に移行することができる。電話回線から印字用データが送られて印刷動作を行うときには、必要量に応じてＢＡＮＫ１−３のメモリを省電力でない性能状態に移行して使用する。なお、この機器構成は、Ｂａｓｉｃコピー機とＦＡＸオプションであるが、スキャナ機能の必要性能を勘案すれば、Ｂａｓｉｃコピー機とスキャナオプションについても同様に対処することができる。

（３）Ｂａｓｉｃコピー機とプリンタオプション（ネットワークＩ／Ｆ付き）の機器構成の場合
この機器構成の場合には、常にネットワークの他の機器宛データも含むデータを監視しながら、自分宛のデータの到来によって規定時間内にデータを返送しなくてはならないので、ネットワークデータ処理用のＢＡＮＫ０のメモリについては省電力モード状態ではない性能状態、すなわちクロック周波数も省電力モード状態ではない状態を維持する。但し、ＢＡＮＫ１−３のメモリについては、例えばその使用頻度に応じて（実施例１）にて述べたセルフリフレッシュ後の最低あるいはＬＯＷクロック状態、又は（実施例２）にて述べたプリチャージダウンでのＬＯＷクロックの省電力モード状態、又は（実施例３）にて述べたクロックは停止、ＶＴＴ印加の省電力モード状態、又は（実施例４）にて述べたクロックを停止しＶＴＴ電源電圧をｏｆｆするという省電力モード状態に移行したままとする。ネットワークから印字用データが送られて印刷動作を行うときには、必要量に応じてＢＡＮＫ１−３のメモリを省電力でない性能状態に移行して使用する。
（４）Ｂａｓｉｃコピー機とプリンタオプション（ネットワークＩ／Ｆ付き）とＦＡＸ（あるいはスキャナ）オプションの機器構成の場合
この機器構成の場合には、常にネットワークの他の機器宛データも含むデータを監視しながら、自分宛のデータの到来によって規定時間内にデータを返送しなくてはならないので、ネットワークデータ処理用のＢＡＮＫ０のメモリについては省電力モード状態ではない状態、すなわちクロック周波数も省電力モード状態でない状態を維持する。ＢＡＮＫ１については例えばＦＡＸ用メモリとし、省電力モード時は再起動時間はやや長い（実施例１又は３）にて述べたセルフリフレッシュ後の最低あるいはＬＯＷクロック、又はプリチャージダウンでのＬＯＷクロックの省電力モード状態に移行する。また、ＢＡＮＫ２−３のメモリについては例えば（実施例１）にて述べたセルフリフレッシュ後の最低あるいはＬＯＷクロック状態、又は（実施例２）にて述べたプリチャージダウンでのＬＯＷクロックの省電力モード状態、又は（実施例３）にて述べたクロックは停止、ＶＴＴ印加の省電力モード状態、又は（実施例４）にて述べたクロックを停止しＶＴＴ電源電圧をｏｆｆするという省電力モード状態に移行したままとする。ネットワークや電話回線から印字用データが送られて印刷動作を行うときには、必要量に応じてＢＡＮＫ２−３のメモリを省電力でない状態に移行して使用する。

ここで、機器構成の必要性能を考えた時、省電力モードでない動作状態の必要性能を下記のように決定し、各々の動作を行うようにしても良い。以下に動作例を示す。
（１）Ｂａｓｉｃコピー機（コピー単機能機）の機器構成の場合、この機器構成では必要性能を最高性能の５０％とする。すなわち、電源投入時に自分の機能構成を検知し、コピー単機能と判断された場合、省電力モード状態ではない動作モード時のクロック周波数を最高周波数の５０％に設定するように制御を行う。
（２）Ｂａｓｉｃコピー機とＦＡＸ（あるいはスキャナ）オプションの機器構成の場合、この機器構成での必要性能を最高性能の６０％とする。すなわち、電源投入時に自分の機能構成を検知し、コピー機能とＦＡＸ機能との両方が必要であると判断された場合、省電力モード状態ではない動作モード時のクロック周波数を最高周波数の６０％に設定するように制御を行う。
（３）Ｂａｓｉｃコピー機とプリンタオプション（ネットワーク付き）の機器構成の場合、この機器構成での必要性能を最高性能の８０％とする。すなわち、電源投入時に自分の機能構成を検知し、コピー機能とプリンタ機能とが必要であると判断された場合、省電力モード状態ではない動作モード時のクロック周波数を最高周波数の８０％に設定するように制御を行う。
（４）Ｂａｓｉｃコピー機とプリンタオプション（ネットワーク付き）とＦＡＸオプションの機器構成の場合、この機器構成での必要性能を最高性能とする。すなわち、電源投入時に自分の機能構成を検知し、コピー機能とプリンタ機能とＦＡＸ機能とが必要であると判断された場合、省電力モード状態ではない動作モード時のクロック周波数を最高周波数の１００％に設定するように制御を行う。
また、更に機器構成のみならず各機能の動作に応じた必要性能を考えた場合、コピー単体機能以外の動作時周波数を一層細かな制御を行うことができる。

Ｂａｓｉｃコピー機とＦＡＸ（あるいはスキャナ）オプションの機器構成の場合、基本は必要性能を最高性能の５０％とする。コピー動作時のみとＦＡＸ動作時のみは５０％に設定する。両方動作（複合動作時）した時は６０％に設定する。
Ｂａｓｉｃコピー機とプリンタオプション（ネットワーク付き）の機器構成の場合、基本は必要性能を最高性能の７０％とする。コピー動作時のみは７０％のまま維持し、プリント動作およびプリント動作とコピー動作の両方動作（複合動作時）した時は８０％に設定する。
Ｂａｓｉｃコピー機とプリンタオプション（ネットワーク付き）とＦＡＸオプションの機器構成の場合、必要性能を最高性能とする。基本は必要性能を最高性能の７０％とする。コピー動作時のみは７０％のまま維持し、プリント動作およびプリント動作とコピー動作の両方動作（複合動作時）した時は８０％に設定する。プリント動作とコピー動作とＦＡＸ動作の複合動作の場合は１００％に設定する。

本発明の第１実施形態のブロック構成図である。 複数メモリを有する本発明の第２実施形態のブロック構成図である。

符号の説明

１ ＣＰＵ
２ ＶＴＴ電源制御回路
３ ＤＲＡＭコントローラ
４ ＲＯＭ制御回路
５ Ｉ^２Ｃ Ｉ／Ｆ制御回路
６ タイマ
７ ＡＳＩＣ
８ ＤＲＡＭ
９ ＲＯＭ
１０ クロックジェネレータ
１１ ＶＴＴ電源生成回路
１２ ＣＫＥ用ＶＴＴ電源生成回路

Claims (11)

1. メモリの消費電力を低減するメモリ駆動システムであって、
   前記メモリに対して各種コマンドを発行して制御するメモリ制御手段と、動作アイドル状態が所定の時間継続したことを検出するアイドル状態検出手段と、前記メモリのクロック周波数を変更するクロック発生手段と、を備え、
   前記アイドル状態検出手段が所定の時間アイドル状態を検出した場合、前記メモリ制御手段が前記メモリに対してセルフリフレッシュコマンドを発行後、前記クロック発生手段は前記メモリに供給するクロック周波数を低下することを特徴とするメモリ駆動システム。
2. 前記メモリのアクセス要求の頻度が所定の回数を超えた場合、前記メモリ制御手段が前記メモリに対してセルフリフレッシュコマンドを発行後、前記クロック発生手段は前記メモリに供給するクロック周波数を高くすることを特徴とする請求項１に記載のメモリ駆動システム。
3. メモリの消費電力を低減するメモリ駆動システムであって、
   前記メモリに対して各種コマンドを発行して制御するメモリ制御手段と、動作アイドル状態が所定の時間継続したことを検出するアイドル状態検出手段と、前記メモリのクロック周波数を変更するクロック発生手段と、を備え、
   前記アイドル状態検出手段が所定の時間アイドル状態を検出した場合、前記メモリ制御手段が前記メモリに対してクロック入力を有効とするクロックイネーブル信号を不許可とすることにより、前記クロック発生手段は前記メモリに供給するクロック周波数を低下することを特徴とするメモリ駆動システム。
4. 前記メモリのアクセス要求の頻度が所定の回数を超えた場合、前記メモリ制御手段が前記メモリに対してクロック入力を有効とするクロックイネーブル信号を許可することにより、前記クロック発生手段は前記メモリに供給するクロック周波数を高くすることを特徴とする請求項３に記載のメモリ駆動システム。
5. メモリの消費電力を低減するメモリ駆動システムであって、
   前記メモリに対して各種コマンドを発行してメモリを制御するメモリ制御手段と、動作アイドル状態が所定の時間継続したことを検出するアイドル状態検出手段と、前記メモリのクロック周波数を変更するクロック発生手段と、を備え、
   前記アイドル状態検出手段が所定の時間アイドル状態を検出した場合、前記メモリ制御手段が前記メモリに対してセルフリフレッシュコマンドを発行後、前記クロック発生手段は前記メモリに供給するクロック周波数を停止することを特徴とするメモリ駆動システム。
6. 前記メモリの入力信号をプルアップする電源を制御するプルアップ電源制御手段を更に備え、
   前記アイドル状態検出手段が所定の時間アイドル状態を検出した場合、前記メモリ制御手段が前記メモリに対してセルフリフレッシュコマンドを発行後、前記クロック発生手段が前記メモリに供給するクロック周波数を停止後、前記プルアップ電源制御手段によりプルアップ電源を遮断することを特徴とする請求項５に記載のメモリ駆動システム。
7. 前記アイドル状態が継続する時間を計測するアイドル時間計測手段を更に備え、該アイドル時間計測手段により計測された時間に応じて、前記メモリの消費電力を段階的に切替えることを特徴とする請求項１乃至６の何れか一項に記載のメモリ駆動システム。
8. 前記アイドル時間計測手段により計測された時間が長いほど、前記消費電力を低下するように切替えることを特徴とする請求項７に記載のメモリ駆動システム。
9. 前記メモリの容量を切替えるメモリ容量切替え手段と、当該メモリ駆動システムの機器構成の違いに基づいてアクセスが可能なメモリ容量を判断するメモリ容量判断手段とを更に備え、該メモリ容量判断手段により判断されたメモリ容量に基づいて、当該メモリ駆動システムを請求項１、３、５、又は６に記載の省電力モードの何れかに決定後、前記メモリ容量切替え手段によりメモリを選択することを特徴とする請求項１乃至６の何れか一項に記載のメモリ駆動システム。
10. 前記省電力モード以外の動作状態における前記メモリのクロック周波数を、当該メモリ駆動システムの機器構成の違いに基づいて決定することを特徴とする請求項９に記載のメモリ駆動システム。
11. 前記メモリ駆動システムの機器構成の中で動作状態にある機器を判断することにより、該判断に基づいて前記メモリのクロック周波数を決定することを特徴とする請求項１０に記載のメモリ駆動システム。

Images