JP5678784B2 - 回路、電子機器、及び印刷装置 - Google Patents
回路、電子機器、及び印刷装置 Download PDFInfo
- Publication number
- JP5678784B2 JP5678784B2 JP2011089828A JP2011089828A JP5678784B2 JP 5678784 B2 JP5678784 B2 JP 5678784B2 JP 2011089828 A JP2011089828 A JP 2011089828A JP 2011089828 A JP2011089828 A JP 2011089828A JP 5678784 B2 JP5678784 B2 JP 5678784B2
- Authority
- JP
- Japan
- Prior art keywords
- block
- request
- memory controller
- circuit
- power saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3284—Power saving in printer
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
- G03G15/00—Apparatus for electrographic processes using a charge pattern
- G03G15/50—Machine control of apparatus for electrographic processes using a charge pattern, e.g. regulating differents parts of the machine, multimode copiers, microprocessor control
- G03G15/5004—Power supply control, e.g. power-saving mode, automatic power turn-off
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3293—Power saving characterised by the action undertaken by switching to a less power-consuming processor, e.g. sub-CPU
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00888—Control thereof
- H04N1/00896—Control thereof using a low-power mode, e.g. standby
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/23—Reproducing arrangements
- H04N1/2307—Circuits or arrangements for the control thereof, e.g. using a programmed control device, according to a measured quantity
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/32—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device
- H04N1/32561—Circuits or arrangements for control or supervision between transmitter and receiver or between image input and image output device, e.g. between a still-image camera and its memory or between a still-image camera and a printer device using a programmed control device, e.g. a microprocessor
- H04N1/32571—Details of system components
- H04N1/32587—Controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00888—Control thereof
- H04N1/00891—Switching on or off, e.g. for saving power when not in use
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/00885—Power supply means, e.g. arrangements for the control of power supply to the apparatus or components thereof
- H04N1/00904—Arrangements for supplying power to different circuits or for supplying power at different levels
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N2201/00—Indexing scheme relating to scanning, transmission or reproduction of documents or the like, and to details thereof
- H04N2201/0077—Types of the still picture apparatus
- H04N2201/0082—Image hardcopy reproducer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Power Sources (AREA)
- Memory System (AREA)
- Facsimiles In General (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Description
求されている。例えば、通常の動作を行う通常モードと、一部の動作を停止した省電力モ
ードとを有する電子機器がある。省電力動作のための一方法として、例えば、電子機器の
主要な要素であるSoC(System on Chip)、ASIC(Application Specific Integra
ted Circuit)、LSI(Large Scale Integration)などに設けられた複数のデバイス(
例えば、CPU、RAM、ROM、各種の処理回路など)を複数のブロックに区分けし、
一部のブロックの電源をOFFにする方法が知られている。
り開始したりする方法が記載されている。
ックに、上記の各種デバイスをどのように配置するかによって、電子機器の回路規模や省
電力の程度は異なってくる。
PHYにより制御される外部メモリーと接続し、通常モード及び省電力モードで動作可能
な回路であって、省電力モードにおいて電源オフされる第一ブロック及び電源オフされな
い第二ブロックを含み、前記第一ブロックに、メモリーコントローラーを備え、前記第二
ブロックに、メモリーPHYと、前記メモリーコントローラー及び前記メモリーPHYの
間に設けられ、省電力モード中に前記メモリーコントローラーからの出力信号を所定のレ
ベルに固定する信号レベル保持部と、を備える、ことを特徴とする。
する調停回路を備える、ことを特徴としていてもよい。
一CPU及び所定の処理を行う複数の処理回路を備える、ことを特徴としていてもよい。
外部メモリーに対するコマンドを発行するコマンド変換部と、を備え、前記第二CPUは
、省電力モード中に外部リクエスト又は内部リクエストの発生を監視し、外部リクエスト
又は内部リクエストが発生した場合、通常モードへの復帰処理を開始する、ことを特徴と
していてもよい。
る。もちろん、電子機器は、プリンターに限られず、例えば、複合機、コピー機、スキャ
ナーなど画像処理装置であってもよい。また、画像処理装置に限られず、他の種類の電子
機器であってもよい。
る。
行う装置である。プリンター1は、例えば、レーザー方式のページプリンターである。も
ちろん、インクジェット方式やシリアルプリンターであってもよい。
の印刷を行う印刷エンジン60と、各種情報の表示やユーザー操作の入力受付などを行う
操作パネル70とを備える。
路であるSoC20と、SoC20へ電源供給を行う電源供給ユニット30と、各種プロ
グラムやデータを揮発的に記憶するSDRAM(Synchronous DRAM)40と、各種プログ
ラムやデータを不揮発的に記憶するフラッシュROMなどのROM50とを備える。
Mである。また、SDRAM40は、セルフリフレッシュ機能を有する。SDRAM40
は高速に動作するため、後述するように、SDRAM40に対するアクセス制御は、メモ
リーコントローラーと、当該メモリーコントローラーとは分離したメモリーPHY(Phys
ical Interface)と、SSTL I/O(Stub Series Termination logic I/O)とによ
り実現される。
に印刷を行うユニットである。印刷エンジン60は、例えば、トナーカートリッジ、感光
体ドラム、レーザー光照射機構、転写機構、紙送り機構、給排紙機構などを有するレーザ
ー方式のエンジンである。もちろん、印刷エンジン60は、レーザー方式に限られず、イ
ンクジェット方式であってもよい。
ネル70は、例えば、液晶ディスプレイ(Liquid Crystal Display)や有機ELディスプ
レイ(Electro-Luminescence Display)などのディスプレイと、入力装置として機能する
タッチパネル、ハードスイッチ等を備える。
説明したのであって、上記に限られない。また、一般的なプリンターが備える他の構成を
排除するものではない。例えば、SoC20は、一以上のASICで構成されていてもよ
い。
03と、信号レベル保持セル204と、サブCPU205と、電源管理回路206と、ネ
ットワークI/F(インターフェイス)207と、USB I/F208と、外部I/F
209と、コマンド変換回路210と、メモリーPHY211と、SSTL I/O21
2とを備える。
常時電源がONされるブロックBとを有する。SoC20の各デバイスは、ブロックAと
ブロックBに分離して配置されている。ブロックAには、メインCPU201と、処理回
路202と、メモリーコントローラー203とが含まれる。ブロックBには、信号レベル
保持セル204と、サブCPU205と、電源管理回路206と、ネットワークI/F(
インターフェイス)207と、USB I/F208と、外部I/F209と、コマンド
変換回路210と、メモリーPHY211と、SSTL I/O212とが含まれる。
Aに対して電源の供給を行ったり停止したりする。すなわち、電源OFF enable
信号が入力されている間は、ブロックAへの電源を停止し、電源OFF enable信
号が停止した場合は、ブロックAへの電源を供給する。電源供給ユニット30は、ブロッ
クBに対しては、通常モードにおいても省電力モードにおいても常時電源を供給する。
する演算装置である。メインCPU201は、基本的にプリンター1が通常モードの場合
に動作する。メインCPU201は、メモリーコントローラー203を介してSDRAM
40にアクセスすることができる。
求があったか否かを監視する。省電力モードへの移行要求があった場合、その旨をサブC
PU205に通知する。
示されているが、複数個設けられている。処理回路202は、例えば、各種の画像処理や
データ処理などを行う回路である。処理回路202は、メモリーコントローラー203を
介してSDRAM40にアクセスすることができる。
する機能を実現する演算装置である。サブCPU205は、基本的には、プリンター1が
通常モードにおいても省電力モードにおいても動作する。サブCPU205は、コマンド
変換回路210を介してSDRAM40にアクセスすることができる。メモリーコントロ
ーラー203を介してSDRAM40アクセスしてもよい。
があった場合、移行処理を開始する。例えば、電源管理回路206に指示して、電源供給
ユニット30に対して電源OFF enable信号を出力させる。
らのリクエスト又はプリンター1の内部からのリクエストを監視し、リクエストがあった
場合、復帰処理を開始する。例えば、電源管理回路206に指示して、電源供給ユニット
30に対する電源OFF enable信号の出力を停止させる。
からのリクエストを受け付け、SDRAM40に対するコマンドの発行などを行う。メモ
リーコントローラー203は、生成したコマンド等を、信号レベル保持セル204を介し
て、メモリーPHY211に出力する。
Y211は、例えば、メモリーコントローラー203又はコマンド変換回路210から出
力された信号の位相制御、タイミング制御等を行ってSDRAM40に出力する。
RAM40に対して高速かつ低信号振幅で信号を転送するためのインターフェイス回路で
ある。
さずにリクエストを受け付け、SDRAM40に対するコマンドの発行などを行う。コマ
ンド変換回路210は、生成したコマンド等を、メモリーPHY211に出力する。なお
、コマンド変換回路210は、サブCPU205が実行する処理で必要なコマンドを発行
できればよいため、メモリーコントローラー203が有する機能の少なくとも一部を実現
する。
源管理回路206は、サブCPU205の指示に従って、電源供給ユニット30に対する
電源OFF enable信号の出力を開始又は停止する。
し、データの送受信を制御するインターフェイス回路である。USB I/F208は、
USBホストと接続し、USBによるデータの送受信を制御するインターフェイス回路で
ある。外部I/F209は、ROM50、操作パネル70等の装置とのデータの送受信を
制御するインターフェイス回路である。これらの回路は、外部からのリクエストを受信し
た場合、サブCPU205に通知する。
ックAから出力される全ての信号をそれぞれ所定のレベル(ハイ又はロウ)に固定する。
本実施形態では、メモリーコントローラー203からの複数の出力信号は、ブロックBの
各種デバイスが誤動作しないように、例えば、SDRAM40がセルフリフレッシュ状態
を維持できるように、それぞれ所定のレベルに固定される。また、各種入出力信号は、ブ
ロックBからブロックAへ又は逆に電流が流れないように、それぞれ所定のレベルに固定
される。なお、信号レベル保持セル204は、通常モード時には、各種入出力信号をその
まま通す。
02からメモリーコントローラー203へのリクエストを調停する調停回路が設けられて
いてもよい。
明したのであって、上記に限られない。また、一般的なSoCが備える他の構成を排除す
るものではない。例えば、SoC20は、一以上のデバイスを含むASICを有していて
もよい。
明する。
要素の配置としては、例えば、従来の配置と、配置A〜Cとが考えられる。なお、ここで
は、主な構成要素として、メインCPU、処理回路群、メモリーコントローラー、及びメ
モリーPHYを例に挙げる。
PHYは、ブロックBに配置される。配置Aでは、メインCPU、及び処理回路群は、ブ
ロックAに配置され、メモリーコントローラー、及びメモリーPHYは、ブロックBに配
置される。配置B(本実施形態)では、メインCPU、処理回路群、及びメモリーコント
ローラーは、ブロックAに配置され、メモリーPHYは、ブロックBに配置される(図2
参照)。配置Cでは、処理回路群、メモリーコントローラー、及びメモリーPHYは、ブ
ロックAに配置される。
含まれるメインCPU201及び複数の処理回路202と、ブロックBに含まれるメモリ
ーコントローラー203との間に、信号レベル保持セル204が設けられる。信号レベル
保持セル204は、メインCPU201及び複数の処理回路202それぞれからの出力信
号に対応してセルを有する。そして、例えば、省電力モード時にSDRAM40がセルフ
リフレッシュ状態を維持できるように、それぞれの出力信号を所定のレベルに固定する。
メインCPU201及び複数の処理回路202の数が増えると、それに応じてセルの数も
多くなる。
理回路202との間に、信号レベル保持セル204を設ける必要があるため、配置B及び
Cと比べて、回路規模が大きくなる。また、メモリーコントローラー203が、メインC
PU201及び各処理回路202がブロックAに配置されているため、従来の配置と比べ
て省電力性が高いが、配置B及びCよりは省電力性が低い。
CPU201及び処理回路202からメモリーコントローラー203へのリクエストを調
停する調停回路が設けられていてもよい。
、ブロックAに含まれるメモリーコントローラー203と、ブロックBに含まれるメモリ
ーPHY211との間に、信号レベル保持セル204が設けられる。信号レベル保持セル
204は、メモリーコントローラー203からの各出力信号(例えば、制御信号、データ
信号、設定信号等)に対応してセルを有する。そして、例えば、省電力モード時にSDR
AM40がセルフリフレッシュ状態を維持できるように、それぞれの出力信号を所定のレ
ベルに固定する。
1及び複数の処理回路202とメモリーコントローラー203間の信号よりも少ない。ま
た、メインCPU201及び複数の処理回路202の数が増えても、メモリーコントロー
ラー203とメモリーPHY211間の信号の数は変わらないので、セルの数に変化はな
い。
らず、その数よりも小さいメモリーコントローラー203からの出力信号の数に応じて、
信号レベル保持セルを設ければよい。そのため、配置Aと比べて、回路規模が小さくなる
。また、メモリーコントローラー203が、ブロックAに配置されているため、従来の配
置及び配置Aと比べて、省電力性が高い。
力モード中でも動作可能であるとともに、省電力モードから通常モードへ復帰した直後で
あっても、いつでも動作可能である。また、メモリーPHY211は、サブCPU205
からコマンド変換回路210を介してSDRAM40を制御可能であるので(図2参照)
、省電力モードから通常モードへ復帰する前であっても(メインCPU201が停止して
いても)、SDRAM40をセルフリフレッシュ状態から通常アクセス状態へ復帰させる
ことができる。
には、メインCPU201及び処理回路202からメモリーコントローラー203へのリ
クエストを調停する調停回路が設けられていてもよい。調停回路がブロックAに属する点
からも、配置Bは、従来の配置及び配置Aと比べて、省電力性が高い。
含まれるメモリーPHY211と、ブロックBに含まれるSSTL I/O212との間
に、信号レベル保持セル204が設けられる。信号レベル保持セル204は、メモリーP
HY211からの各出力信号(例えば、制御信号、データ信号等)に対応してセルを有す
る。そして、例えば、省電力モード時にSDRAM40がセルフリフレッシュ状態を維持
できるように、それぞれの出力信号を所定のレベルに固定する。
203とメモリーPHY211間の信号よりも少ない。また、メインCPU201及び複
数の処理回路202の数が増えても、メモリーPHY211とSSTL I/O212間
の信号の数は変わらないので、セルの数に変化はない。
らず、その数よりも少ないメモリーPHY211からの出力信号の数に応じて、信号レベ
ル保持セルを設ければよい。そのため、配置A及びBと比べて、回路規模が小さくなる。
また、メモリーコントローラー203及びメモリーPHY211が、ブロックAに配置さ
れているため、従来の配置及び配置Aと比べて、省電力性が高い。
る。そのため、省電力モードから通常モードへ復帰する前に、SDRAM40をセルフリ
フレッシュ状態から通常アクセス状態へ復帰させることができず、配置A、Bと比べて、
復帰が遅くなる。また、メモリーPHY211とSSTL I/O212の距離が離れて
配置されているため、アナログ信号を安定させるための回路設計等が必要となり、コスト
アップにつながる。また、SSTL I/O212の近傍に信号レベル保持セル204が
配置されるため、信号の周波数が上がりにくくなるおそれがあり、配置A、Bと比べて、
パフォーマンスが低下する。
には、メインCPU201及び処理回路202からメモリーコントローラー203へのリ
クエストを調停する調停回路が設けられていてもよい。
ある。本フローは、例えば、プリンター1が通常モードで動作中に開始される。
1は、省電力モードへの移行要求があったか否かを監視する。メインCPU201は、例
えば、ネットワークI/F(インターフェイス)207、USB I/F208、及び外
部I/F209のいずれからもリクエストが入力されない状態が所定時間継続した場合に
、省電力モードへ移行すべきと判定することができる。また、例えば、操作パネル70を
介して省電力モードへの移行を指示するユーザーの操作があった場合に、省電力モードへ
移行すべきと判定することができる。省電力モード移行要求があった場合(S10:YE
S)、メインCPU201はサブCPU205に通知を行い、処理はS20に進む。省電
力モード移行要求がない場合(S10:NO)、監視が継続される。
インCPU201(サブCPU205でもよい)は、メモリーコントローラー203に指
示して所定のコマンドを発行させ、SDRAM40をセルフリフレッシュ状態に移行させ
る。そして、処理は、S30に進む。なお、ブロックAに配置されているメインCPU2
01、処理回路202、及びメモリーコントローラー203は、例えば、SDRAM40
にプログラムの状態を記憶するなど、電源OFFへ向けた準備処理を実行してもよい。
PU205は、メインCPU201からの通知を受けて、電源管理回路206に指示して
、電源供給ユニット30に対して電源OFF enable信号を出力させる。そして、
処理は、S40に進む。
0は、電源OFF enable信号の入力を受けて、ブロックAへの電源を停止する。
そして、処理は、S50に進む。
は、メモリーコントローラー203からの複数の出力信号は、ブロックBの各種デバイス
が誤動作しないように、例えば、SDRAM40がセルフリフレッシュ状態を維持できる
ように、それぞれ所定のレベルに固定される。また、各種入出力信号は、ブロックBから
ブロックAへ又は逆に電流が流れないように、それぞれ所定のレベルに固定される。そし
て、本フローは終了する。
帰)処理を示すフロー図である。本フローは、例えば、プリンター1が省電力モードで動
作中に開始される。
は、通常モードへの移行要求があったか否かを監視する。サブCPU205は、例えば、
ネットワークI/F(インターフェイス)207、USB I/F208、及び外部I/
F209のいずれかから外部リクエストが入力された場合に、通常モードへの移行をすべ
きと判定することができる。また、例えば、タイマー(ブロックAに含まれない)による
割り込みなどの内部的なリクエストが発生した場合に、通常モードへの移行をすべきと判
定することができる。通常モード移行要求があった場合(S110:YES)、処理はS
120に進む。通常モード移行要求がない場合(S110:NO)、監視が継続される。
ドを判定する。本実施形態では、基本的にメインCPU201により復帰処理を行う第一
復帰モードと、基本的にサブCPU205により復帰処理を行う第二復帰モードとがある
。復帰モードは、例えば、デフォルト設定としていずれかのモードがROM50等に予め
設定されている。もちろん、例えば、ホストPCからネットワークI/F207を介して
、又は操作パネル70から外部I/F209を介してユーザーが設定変更できるようにし
てもよい。復帰モードが第一復帰モードである場合(S120:第一復帰モード)、処理
は、S130に進む。復帰モードが第二復帰モードである場合(S120:第二復帰モー
ド)、処理は、S210に進む。
CPU205は、電源管理回路206に指示して、電源供給ユニット30に対する電源O
FF enable信号の出力を終了させる。これにより、ブロックAへの電源供給が開
始される。そして、処理は、S140に進む
1は、電源OFF状態から通常動作状態への復帰を実行する。なお、ブロックAに配置さ
れている処理回路202、及びメモリーコントローラー203も、通常の動作状態への復
帰を行う。そして、復帰後、処理はS150に進む。
体的には、メインCPU201は、メモリーコントローラー203に指示して、SDRA
M40をセルフリフレッシュ状態から通常アクセス状態に移行させる所定のコマンドを発
行させる。そして、処理は、S160に進む。
的には、SDRAM40は、通常アクセス状態に移行させる所定のコマンドに対応する信
号の入力を受けて、通常アクセス状態への移行を行う。そして、復帰後、処理はS170
に進む。
インCPU201は、S110で外部リクエストがあった場合、外部リクエストによる復
帰であると判定し(S170:YES)、処理は、S180に進む。S110で、例えば
、タイマー割り込みなど内部的なリクエストがあった場合、外部リクエストによる復帰で
ないと判定し(S170:NO)、本フローは終了する。なお、サブCPU205は、S
110において、リクエストの内容等を、ROM50や内部RAM等に保持しておけばよ
い。
ンCPU201は、S110で受け付けられたリクエストに対応する処理を実行する。そ
して、本フローは終了する。なお、S180では、メインCPU201は、例えば、リク
エストの受付処理などの前処理を行い、リクエストに応じた本処理については本フローの
終了後(通常モード移行処理が終了した後)に実行する。外部リクエストは、例えば、ネ
ットワークI/F207を介して受信された印刷データであり、当該外部リクエストに応
じた本処理は、例えば、印刷データに基づく印刷処理である。
は、メインCPU201は、S110で発生したタイマー割り込みに対応する処理を実行
する。そして、本フローは終了する。なお、S190では、メインCPU201は、例え
ば、タイマーの実行を解除するなどの前処理を行い、タイマー割り込みに応じた本処理に
ついては本フローの終了後(通常モード移行処理が終了した後)に実行する。タイマー割
り込みに応じた本処理は、例えば、印刷エンジン60のキャリブレーション処理である。
フレッシュ状態からの復帰指示がされる。具体的には、サブCPU205は、コマンド変
換回路210に指示して、SDRAM40をセルフリフレッシュ状態から通常アクセス状
態に移行させる所定のコマンドを発行させる。そして、処理は、S230に進む。
か否かが判定される。具体的には、サブCPU205は、S110で外部リクエストがあ
った場合、外部リクエストによる復帰であると判定し(S240:YES)、処理は、S
250に進む。S110で、例えば、タイマー割り込みなど内部的なリクエストがあった
場合、外部リクエストによる復帰でないと判定し(S240:NO)、処理は、S290
に進む。
体的には、サブCPU205は、外部リクエストに対応する処理の少なくとも一部をサブ
CPU205が処理可能か否かを、例えば、リクエストの内容と所定の基準とに基づいて
判定する。所定の基準は、例えば、リクエストの内容ごとに、サブCPU205が実行で
きない処理が含まれるか否かを示す情報を対応付けたものとすることができる。もちろん
、この判定方法は一例であり、他の判定方法であってもよい。サブCPU205が外部リ
クエストに対応する処理の少なくとも一部を実行できる場合(S250:YES)、処理
は、S260に進む。サブCPU205が外部リクエストを処理できない場合(S250
:NO)、処理は、S270に進む。
PU205は、S110で受け付けられたリクエストに対応する処理を実行する。ただし
、サブCPU205は、リクエストに対応する処理のうち少なくとも一部の実行可能な処
理を実行する。例えば、S260では、サブCPU205は、リクエストに応じた前処理
のうち実行可能な処理を行う。実行不可能な処理は、S280でメインCPU201によ
り行われる。そして、処理は、S270に進む。
ストが処理される。具体的には、メインCPU201は、外部リクエストに応じた前処理
の全て、又はS260でサブCPU205により実行されなかった前処理、を実行する。
S260でサブCPU205がリクエストに対応した全ての前処理を実行した場合は、メ
インCPU201は処理を行わなくてよい。そして、本フローは終了する。なお、リクエ
ストに応じた本処理については本フローの終了後(通常モード移行処理が終了した後)に
、メインCPU201により実行される。
、サブCPU205は、S110で発生したタイマー割り込みに対応する処理を実行する
。そして、本フローは終了する。なお、S290では、サブCPU205は、例えば、タ
イマーの実行を解除するなどの前処理を行う。タイマー割り込みに応じた本処理について
は本フローの終了後(通常モード移行処理が終了した後)に、メインCPU201により
実行される。
では、メインCPU201が復帰する前に、サブCPU205によりSDRAMの復帰、
リクエストに対応する少なくとも一部の処理等が実行される。従って、メインCPU20
1が復帰する前に処理を進めることができ、通常モードへの復帰に係る時間がより短縮さ
れる。SDRAMの復帰がサブCPU205により行われるため、メインCPU201は
その復帰後、すぐにSDRAMを使用することができる。
10〜S300が実行される)。
な処理内容に応じて分割したものである。処理単位の分割の仕方や名称によって、本願発
明が制限されることはない。プリンター1の処理は、処理内容に応じて、さらに多くの処
理単位に分割することもできる。また、1つの処理単位がさらに多くの処理を含むように
分割することもできる。
より省電力で動作させることができる。また、回路規模をできる限り抑えつつ、省電力で
動作させることができる。また、サブCPUによる復帰処理を行うことで、省電力モード
からの復帰をより早くすることができる。
のではない。多くの代替物、修正および変形例が当業者にとって明らかである。
:SDRAM、50:ROM、60:印刷エンジン、70:操作パネル、201:メイン
CPU、202:処理回路、203:メモリーコントローラー、204:信号レベル保持
セル、205:サブCPU、206:電源管理回路、207:ネットワークI/F、20
8:USB I/F、209:外部I/F、210:コマンド変換回路、211:メモリ
ーPHY、212:SSTL I/O
Claims (4)
- メモリーコントローラー及びメモリーPHYにより制御される外部メモリーと接続し、
通常モード及び省電力モードで動作可能な回路であって、
省電力モードにおいて電源オフされる第一ブロック及び電源オフされない第二ブロックを含み、
前記第一ブロックに、
メモリーコントローラーと、
前記メモリーコントローラーに対するリクエストを送る第一CPUと、
所定の処理を行う複数の処理回路と、
を備え、
前記第二ブロックに、
メモリーPHYと、
前記メモリーコントローラー及び前記メモリーPHYの間に設けられ、省電力モード中に前記メモリーコントローラーからの出力信号を所定のレベルに固定する信号レベル保持部と、
第二CPUと、
前記第二CPUのリクエストを受けて前記外部メモリーに対するコマンドを発行するコマンド変換部と、
を備え、
前記第二CPUは、省電力モード中に外部リクエスト又は内部リクエストの発生を監視し、外部リクエスト又は内部リクエストが発生した場合、通常モードへの復帰処理を開始することを特徴とする回路。 - 請求項1に記載の回路であって、
前記第一ブロックに、
前記メモリーコントローラーに対するリクエストを調停する調停回路を備える、
ことを特徴とする回路。 - 請求項1又は2に記載の前記回路を備える電子機器。
- 請求項1又は2に記載の前記回路を備える印刷装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011089828A JP5678784B2 (ja) | 2011-04-14 | 2011-04-14 | 回路、電子機器、及び印刷装置 |
US13/446,802 US8909965B2 (en) | 2011-04-14 | 2012-04-13 | Circuit, electronic device, and image processing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011089828A JP5678784B2 (ja) | 2011-04-14 | 2011-04-14 | 回路、電子機器、及び印刷装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012221442A JP2012221442A (ja) | 2012-11-12 |
JP5678784B2 true JP5678784B2 (ja) | 2015-03-04 |
Family
ID=47007303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011089828A Active JP5678784B2 (ja) | 2011-04-14 | 2011-04-14 | 回路、電子機器、及び印刷装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8909965B2 (ja) |
JP (1) | JP5678784B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6175796B2 (ja) * | 2013-02-22 | 2017-08-09 | 株式会社バッファロー | データ蓄積装置 |
JP6047033B2 (ja) | 2013-02-25 | 2016-12-21 | ルネサスエレクトロニクス株式会社 | Lsiおよび情報処理システム |
US9578267B2 (en) * | 2013-12-23 | 2017-02-21 | Alexander Krymski | Cameras and methods with data processing, memories, and an image sensor with multiple data ports |
JP6444264B2 (ja) * | 2015-05-29 | 2018-12-26 | キヤノン株式会社 | 通信装置、制御方法及びプログラム |
CN116209971A (zh) * | 2020-10-28 | 2023-06-02 | 三星电子株式会社 | 电子装置及其操作方法 |
CN116194904A (zh) * | 2021-03-29 | 2023-05-30 | 华为技术有限公司 | 一种闪存访问方法及装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003044184A (ja) * | 2001-08-01 | 2003-02-14 | Canon Inc | データ処理装置及び電力制御方法 |
JP2006004108A (ja) * | 2004-06-16 | 2006-01-05 | Oki Electric Ind Co Ltd | 半導体集積回路とその省電力制御方法 |
JP5240590B2 (ja) * | 2007-11-12 | 2013-07-17 | マーベル インターナショナル リミテッド | アクティブアイドル通信システム |
JP4517312B2 (ja) | 2008-07-08 | 2010-08-04 | ソニー株式会社 | メモリアクセス制御装置および撮像装置 |
JP5173880B2 (ja) * | 2008-10-03 | 2013-04-03 | ルネサスエレクトロニクス株式会社 | シリアルデータ転送装置 |
JP2010194811A (ja) | 2009-02-24 | 2010-09-09 | Seiko Epson Corp | 印刷装置用コントローラーおよび印刷装置 |
JP5725695B2 (ja) * | 2009-03-16 | 2015-05-27 | キヤノン株式会社 | データ記憶装置、及びデータ記憶装置の制御方法 |
US8078800B2 (en) * | 2009-06-05 | 2011-12-13 | Apple Inc. | Dynamic operating point modification in an integrated circuit |
JP2011059937A (ja) | 2009-09-09 | 2011-03-24 | Seiko Epson Corp | 電子機器 |
JP2011224792A (ja) | 2010-04-15 | 2011-11-10 | Seiko Epson Corp | 画像形成装置 |
-
2011
- 2011-04-14 JP JP2011089828A patent/JP5678784B2/ja active Active
-
2012
- 2012-04-13 US US13/446,802 patent/US8909965B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2012221442A (ja) | 2012-11-12 |
US8909965B2 (en) | 2014-12-09 |
US20120266004A1 (en) | 2012-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5678784B2 (ja) | 回路、電子機器、及び印刷装置 | |
JP2011098561A (ja) | 画像処理装置用コントローラー | |
JP5780769B2 (ja) | データ処理装置、その制御方法およびプログラム、並びに記憶媒体 | |
JP5725695B2 (ja) | データ記憶装置、及びデータ記憶装置の制御方法 | |
JP2010194811A (ja) | 印刷装置用コントローラーおよび印刷装置 | |
JP2011059937A (ja) | 電子機器 | |
KR20120067955A (ko) | 셧다운 처리를 적절하게 실행할 수 있는 정보 처리 장치, 정보 처리 장치의 제어 방법, 및 저장 매체 | |
JP6103909B2 (ja) | 画像処理装置、画像処理装置の制御方法及びプログラム | |
JP5477773B2 (ja) | 画像形成装置 | |
US10033895B2 (en) | Printing apparatus having plurality of power states and control method therefor | |
JP2012221443A (ja) | コントローラー、電子機器、及び画像処理装置 | |
JP5887989B2 (ja) | 情報処理装置、制御装置および画像形成装置 | |
JP6362326B2 (ja) | 印刷装置及び印刷装置の制御方法 | |
JP2011059426A (ja) | 画像形成装置 | |
JP2017027458A (ja) | メモリー制御装置及びこれを備えた画像形成装置 | |
US8862911B2 (en) | Information processing apparatus, method for avoiding a time-out error | |
JP5732991B2 (ja) | 回路及び電子機器 | |
JP2011079176A (ja) | 画像処理装置用コントローラー | |
JP4261453B2 (ja) | メモリ制御装置 | |
US10474215B2 (en) | Control apparatus for controlling memory and control method for power saving of memory | |
JP2009177387A (ja) | 複合機、および、その複合機の節電方法 | |
JP2012133638A (ja) | 電子機器 | |
JP2004148569A (ja) | 画像形成装置 | |
JP2004287530A (ja) | メモリ制御回路、プリンタのコントローラ、動作モードを切り替えが可能な記憶装置を有するプリンタコントローラにおける該動作モード制御方法 | |
CN112532798A (zh) | 信息处理装置以及记录媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140325 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140909 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140916 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141113 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141209 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141222 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5678784 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |