JP2011224792A - 画像形成装置 - Google Patents

Abstract

【課題】省電力モードにおける電力消費量を大幅に削減するに際し、簡易な処理により省電力状態と通常状態との切替えを実現することが可能な画像処理装置を提供する。
【解決手段】主たる制御を行うメイン制御部と、データーの入出力を制御する入出力制御部と、を有する画像形成装置であって、当該画像形成装置は、消費電力に関し通常状態とこの通常状態より消費電力が少ない省電力状態とを切り替え可能であり、前記メイン制御部は、前記省電力状態では電源供給が停止され、前記入出力制御部は、前記通常状態への復帰条件の成立を監視する監視手段と、前記復帰条件の成立が検出されると、前記メイン制御部に電源を供給する電源供給手段と、前記メイン制御部のリセット状態を解除するリセット解除手段と、を有する。
【選択図】図１

Description

本発明は、画像形成装置に関し、特に省電力状態と通常状態との切替えを行なう画像形成装置に関する。

近年、任意の条件が成立した場合に消費電力を低減させる省電力状態に移行する装置が知られている。省電力状態に移行した装置は、例えば各回路の駆動を停止するなどして消費電力を通常状態よりも低減させる。

従来の省電力化では、通常状態と省電力状態の切り替えを行うために、常時、メイン制御部が駆動している必要がある。一方、メイン制御部は、装置における主たる処理を行なう部位であるため処理能力も高く、その消費電力も高くなる。そのため、省電力状態においてメイン制御部の機能を停止し、このメイン制御部とは別のサブ制御部により省電力状態における制御を行わせる発明が開示されている（例えば、特許文献１参照。）。

特開２００７−２４１４６４号公報

省電力状態においてサブ制御部に処理を行わせる構成では、それぞれの状態に移行するための移行条件の成立を監視する必要があるが、引用文献に開示された発明では、それぞれの状態において異なる監視主体（即ち、メイン制御部と、サブ制御部）に切替わるため、各状態に切替わる際の処理が煩雑であった。

本発明は、上記課題にかんがみてなされたもので、省電力状態における電力消費量を削減するに際し、簡易な処理により省電力状態と通常状態との切替えを実現することが可能な画像処理装置の提供を目的とする。

上記課題を解決するために、本発明にかかる画像形成装置では、主たる制御を行うメイン制御部と、データーの入出力を制御する入出力制御部と、を有する画像形成装置であって、当該画像形成装置は、消費電力に関し通常状態とこの通常状態より消費電力が少ない省電力状態とを切り替え可能であり、前記メイン制御部は、前記省電力状態では電源供給が停止され、前記入出力制御部は、前記通常状態への復帰条件の成立を監視する監視手段と、前記復帰条件の成立が検出されると、前記メイン制御部に電源を供給する電源供給手段と、前記メイン制御部のリセット状態を解除するリセット解除手段と、を有する構成としてある。

上記のように構成された発明では、画像形成装置は、メイン制御部と入出力制御部とを有する構成であり、消費電力に関し通常状態とこの通常状態より消費電力が少ない省電力状態とを切り替え可能である。また、この省電力状態では、メイン制御部へ供給される電源が停止される。さらに、画像形成装置における通常状態への復帰は、入出力制御部により管理されており、監視手段により通常状態への復帰条件の成立を検出すると、電源供給手段はメイン制御部に電源を供給し、リセット解除手段がメイン制御部のリセット状態を解除する。

そのため、入出力制御部にメイン制御部を省電力状態から通常状態へ復帰させるための各種機能を備えさせるため、通常状態と省電力状態間の切り替えにおいて、移行条件の成立を監視する主体の切替え等の処理を行なう必要がなく、簡易な処理により省電力状態と通常状態との切替えを行うことができる。

また、前記入出力制御部は、前記省電力状態では、任意の機能を停止させており、前記復帰条件が検出された場合に、前記メイン制御部と並列で復帰する構成としてもよい。
上記のように構成された発明では、復帰に要する時間を短縮することができる。

そして、前記メイン制御部は、リセット状態が解除されると、前記入出力制御部との通信におけるリセットを解除して、同入出力制御部との通信を確立する構成としてもよい。
上記のように構成された発明では、メイン制御部のリセットが解除された場合に入出力制御部との通信におけるリセットを解除することで、通信エラーを防止し、メイン制御部と入出力制御部との間の通信を適切に行うことが可能となる。

さらに、前記メイン制御部は、主たる演算を行う演算部と、この演算部が参照するデーターが記録された記録部に対してアクセスを行うためのアクセス制御部と、で構成され、前記リセット解除手段により前記アクセス制御部のリセットが解除された後、前記アクセス制御部により前記演算部のリセットが解除される構成としてもよい。

また、当該画像形成装置は、メイン電源の投入時において、各部のリセット状態を解除することで起動を行う構成であって、前記メイン電源の投入時において、前記リセット解除手段は、前記メイン制御部のリセットを解除する構成としてもよい。
上記のように構成された発明では、通常状態からの復帰と電源投入時に実行されるパワーオンリセット処理において異なるリセット分配処理を行なうことがなく両処理を実現することができ、画像形成装置における処理の構成を簡易なものとすることができる。

プリンター１００の構成を説明するためのブロック構成図である。 本実施形態にかかるパワーオン時に実行されるリセット処理を説明するためのフローチャートである。 図２に示す処理において変化する信号波形を示す図である。 省電力状態へ移行する際の処理を説明するためのフローチャートである。 図４に示す省電力状態への移行において各信号波形の変化を示す図である。 省電力モードから復帰する際の処理を説明するためのフローチャートである。 図６に示す処理において各信号の波形変化を示す図である。

以下、下記の順序に従って本発明の実施形態を説明する。
１．画像形成装置の構成：
２．プリンター１００の省電力化について：
３．パワーオンリセット時における処理：
４．省電力状態への移行処理：
５．通常状態への復帰処理：
６．その他の実施形態：

１．画像形成装置の構成：
以下、図を参照して、この発明に係る画像形成装置を具体化したプリンター１００について説明する。図１は、プリンター１００の構成を説明するためのブロック構成図である。

プリンター１００は、用紙等の被印刷媒体に画像を形成するための装置であり、印刷エンジン９０と、電源供給回路８０と、プリンターコントローラー７０と、を備えて構成されている。また、プリンター１００は、ネットワークを通じてホストＰＣ１〜Ｎに接続され、このホストＰＣ１〜Ｎから供給される印刷ジョブにより用紙等に画像を形成する。

印刷エンジン９０は、プリンターコントローラー７０により生成された中間データーをもとに用紙上に文字やグラフィック等のイメージを印刷する機構である。例えば、印刷エンジン９０が電子写真方式の機構を備える場合は、レーザービームによって、走査を行いながら感光ドラムを適宜照射することにより、ドット毎の画像に対応したトナーを用紙上に付着させて画像を形成する。また、印刷エンジン９０がインクジェット式の機構を備える場合は、各色の印字ヘッドから噴射されたインクを用紙上に付着させて画像を形成する。

電源供給回路８０は、商用電源等の外部電源を変圧し、プリンター１００を駆動するための安定化された電源電圧ＶＤＤ（例えば、ＤＣ５ボルト）を生成する回路である。また、電源供給回路８０は印刷エンジン９０、及びプリンターコントローラー７０と接続され、印刷エンジン９０及びプリンターコントローラー７０を構成する各部に対して電源電圧ＶＤＤを供給する。

プリンターコントローラー７０は、メインＣＰＵ７１と、メモリＡＳＩＣ（アクセス制御部）７２と、ＲＡＭ７３と、リセットＩＣ７４と、ＩＯＡＳＩＣ７５と、ＲＯＭ７６と、を備えて構成される回路であり、ホストＰＣ１〜Ｎから供給された印刷ジョブをもとに中間データーを生成し、この中間データーを印刷エンジン９０に出力する。なお、本実施形態では、メインＣＰＵ７１とメモリＡＳＩＣ７２により本発明のメイン制御部を実現し、ＩＯＡＳＩＣ７５により本発明の入出力制御部を実現する。

メインＣＰＵ７１は、プリンターコントローラー７０における主たる制御を実現する。その一例として、メインＣＰＵ７１は、プリンターコントローラー７０に入力した印刷ジョブを解凍し、中間データーを生成する。また、メインＣＰＵ７１は、生成した中間データーをメモリＡＳＩＣ７２を通じてＲＡＭ７３に記録させる。この中間データーは、Ｃ（シアン）Ｍ（マゼンダ）Ｙ（イエロー）Ｋ（ブラック）各色のラスターデーターにより構成されている。なお、ホストＰＣ１〜Ｎ内部で中間データーを作成する機能を有する場合は、メインＣＰＵ７１は、この中間データーをＲＡＭ７３に展開する機能のみを備えるものでもよい。

メモリＡＳＩＣ７２は、ＲＡＭ７３に記録される中間データー及び制御コマンドにアクセスするための機能を備えて構成される。メモリＡＳＩＣ７２は、メインＣＰＵ７１及びＩＯＡＳＩＣ７５とそれぞれバスを介して接続され、ＩＯＡＳＩＣ７５を通じて入力した各種データーをＲＡＭ７３に記録したり、ＲＡＭ７３に記録された中間データーをメインＣＰＵ７１に出力する。また、メモリＡＳＩＣ７２は、ＲＡＭ７３に記録された中間データーに対して印刷処理を実行するための命令が入力すると、メインＣＰＵ７１を介することなくＤＭＡ（Direct Memory Access）処理によりＲＡＭ７３に記録された中間データーを印刷エンジン９０に出力する。

リセットＩＣ７４は、プリンター１００を構成する各部をリセット状態に移行させるためのリセット信号を出力する。リセット信号は、入力によって各部にリセット割込みをかける信号であり、信号波形がローレベルの場合は各部をリセット状態に移行させ、ハイレベルの場合は各部のリセット状態を解除する。本実施形態では、リセットＩＣ７４は、ＩＯＡＳＩＣ７５と接続され、メイン電源の投入時（いわゆるパワーオンリセット）において、ＩＯＡＳＩＣ７５に対してリセット信号を出力する。

ＩＯＡＳＩＣ７５は、操作パネル６０と通信を行うための操作パネルＩ／Ｆ７５ａや、ホストＰＣ１〜Ｎと通信を行うためのホストＩ／Ｆ７５ｂを備えて構成され、入力データーに対する制御を行う。また、ＩＯＡＳＩＣ７５は、データーバス７７を介してメモリＡＳＩＣ７２に接続され、データーをメモリＡＳＩＣ７２に出力する。

更に、ＩＯＡＳＩＣ７５は、本実施形態にかかるリセット処理を実行するために、サブＣＰＵ（本発明の監視手段、電源供給停止手段の機能を実現する。）５１と、リセット管理モジュール（本発明のリセット解除手段を実現する。）５２と、ＳＲＡＭ５３とを、備えて構成されている。

サブＣＰＵ５１は、ＳＲＡＭ５３に展開されたプログラムを実行することで、通常状態から省電力状態への移行、及び省電力状態から通常状態への復帰において統合的な制御を行う。また、サブＣＰＵ５１は最小限の処理（例えば、監視機能及び電源管理機能）のみを実現する回路により構成され、メインＣＰＵ７１に比べてその消費電力が大幅に少ない。また、リセット管理モジュール５２は、任意の条件が成立した場合に、リセット信号ＲＥＳＥＴをメモリＡＳＩＣ７２に分配する。

ＲＡＭ７３は、例えばＤＲＡＭ（Dynamic Random-Access Memory）であり、メモリＡＳＩＣ７２の制御のもと記録されたデーターの書込み及び読み出しが行われる。また、ＲＡＭ７３は、省電力モード時においてセルフリフレッシュ状態に移行する。

２．プリンター１００の省電力化について：
以下、本実施形態に係るプリンター１００における省電力化を説明する。

プリンター１００による省電力化は、印刷エンジン９０による省電力化と、プリンターコントローラー７０による省電力化とに大別される。本実施形態では、プリンターコントローラー７０にかかる省電力化において、プリンターコントローラー７０を構成するメインＣＰＵ７１及びメモリＡＳＩＣ７２の消費電力を従来の消費電力よりも低減させることにより消費電力を低減させている（以下、このような省電力状態のことをディープスリープモードと記載する）。

さらに、本実施形態では、上記ディープスリープモードに加えて、ＩＯＡＳＩＣ７５及びＲＡＭ７３に対してもそれぞれ省電力化を施している。即ち、ＩＯＡＳＩＣ７５に対してディープスリープモードにおいて必要とされる機能（例えば、通常状態への復帰条件の監視、入力データー及び操作入力の監視）を除く他の機能（例えば、データーの入出力にかかる処理）を停止して消費電力を低減させる。また、ＲＡＭ７３に対してはセルフリフレッシュ状態に移行させることで消費電力を低減させる。

上記したディープスリープモードにおける省電力化は、プリンター１００内部においてリセット信号の分配により実現される。ここで、本実施形態では、リセット信号を従来のようにメインＣＰＵ７１（又はメモリＡＳＩＣ７２）から出力するのではなく、ＩＯＡＳＩＣ７５から他の部位に分配することにより実現する。このリセット信号の分配方法は、パワーオンリセット時においても使用される構成であり、省電力状態への移行とパワーオンリセット時において異なるリセット分配処理を行なうことなくプリンター１００を駆動させることができ、処理の煩雑化を抑制している。

３．パワーオンリセット時における処理：
図２は、本実施形態にかかるパワーオン時に実行されるリセット処理を説明するためのフローチャートである。また、図３は、図２に示す処理において変化する信号波形（電源電圧ＶＤＤ、リセット信号ＲＥＳＥＴ１＿１〜リセット信号ＲＥＳＥＴ１＿４）を示す図である。まずは、図２及び図３を参照して、本実施形態にかかるプリンター１００におけるパワーオンリセットについて説明する。

プリンター１００に対してメイン電源が投入されると、ステップＳ１では、電源供給回路８０から各部に対して電源供給が開始される（ｔ１）。このとき、電源供給回路８０から供給される電源電圧ＶＤＤが一定の電圧値に達しない間では、メインＣＰＵ７１、メモリＡＳＩＣ７２、及びＩＯＡＳＩＣ７５がリセット状態を維持するよう、リセット信号（ＲＥＳＥＴ１＿１，ＲＥＳＥＴ１＿２，ＲＥＳＥＴ１＿３）はローレベルを維持する。

リセットＩＣ７４の内部カウンターにより一定期間がカウントされ所定時間（ｔ２）が経過すると（ステップＳ２：ＹＥＳ）、電源電圧ＶＤＤの値が所定値を上回るため、ステップＳ３では、リセットＩＣ７４はリセット信号ＲＥＳＥＴ１＿１をハイレベルに変更させて、ＩＯＡＳＩＣ７５のリセットを解除する。そのため、ＩＯＡＳＩＣ２５のリセット管理モジュール５２がリセット信号ＲＥＳＥＴ１＿１がハイレベルに変化したことを検出し、ＩＯＡＳＩＣ２５における起動していいない他の部位のリセットを解除し、起動処理を開始する。

また、ステップＳ４では、リセット管理モジュール５２は、メモリＡＳＩＣ７２へ出力されるリセット信号１＿２をハイレベルに変更することでメモリＡＳＩＣ７２のリセットを解除する。そのため、メモリＡＳＩＣ７２は起動処理を開始する。

ステップＳ５では、メモリＡＳＩＣ７２は、データーバス７７を通じて、リセット管理モジュール５２へハイレベルのリセット信号１＿３出力し、データーバス７７のリセットを解除する。そのため、ＩＯＡＳＩＣ７５のリセット管理モジュール５２は、リセット信号ＲＥＳＥＴ１＿３がハイレベルに変化したことを検出することで、メモリＡＳＩＣ７２との通信が確立されたことを確認し、以後、通信を開始する。一方、メモリＡＳＩＣ７２からＩＯＡＳＩＣ７５へ返信がない場合は、サブＣＰＵ５１は、メモリＡＳＩＣ７２が正常に起動していないと判断し、通信を開始しない。この場合は、例えば、パネル６０を介してエラー通知等を行う。

ステップＳ６では、メモリＡＳＩＣ７２は、メインＣＰＵ７１へ出力されるリセット信号１＿４をハイレベルに変更することでメインＣＰＵ７１のリセットを解除する。このとき、ステップＳ３のリセット解除によるＩＯＡＳＩＣ２５の起動処理と、ステップＳ４のリセット解除によるメモリＡＳＩＣ７２の起動処理と、ステップＳ６のリセット解除によるメインＣＰＵ７１の起動処理はそれぞれ並列して実行されるため、起動に要する時間を短縮することができる。

以下、メインＣＰＵ７１は、各部における初期化処理等を実行し、プリンター１００を起動状態に移行させる。以上、パワーオンリセットにおける処理を説明した。

４．省電力状態への移行処理：
図４は、省電力状態へ移行する際の処理を説明するためのフローチャートである。また、図５は、図４に示す省電力状態への移行において各信号波形の変化を示す図である。

プリンター１００の通常状態（省電力状態以外の状態）では、サブＣＰＵ５１は、ディープスリープモードへの移行要求を随時監視している（ステップＳ１１）。ディープスリープモードへの移行要求は、リセットＩＣ７４からのリセット信号ＲＥＳＥＴ１＿１の波形変化に限定されず、入力データー又は入力信号が一定期間存在しないといった条件の成立を含む。

時刻ｔ１’でディープスリープモードへ移行する条件が成立すると（ステップＳ１２：ＹＥＳ）、ステップＳ１３では、サブＣＰＵ５１はリセット管理モジュール５２を制御してメモリＡＳＩＣ７２に出力されるリセット信号ＲＥＳＥＴ１＿２をローレベルに変化させることで、メモリＡＳＩＣ７２をリセットする。

このとき、メモリＡＳＩＣ７２はリセット信号ＲＥＳＥＴ１＿２がローレベルに変化したことを検出すると、ステップＳ１４では、ＲＡＭ７３をセルフリフレッシュ状態に移行させた後、自機をリセットする。そのため、ＲＡＭ７３はセルフリフレッシュモードに移行し、省電力状態に移行する。

ステップＳ１５では、メモリＡＳＩＣ７２がリセットすることでメインＣＰＵ７１及びデーターバス７７を通じてリセット管理モジュール５２に出力されるリセット信号ＲＥＳＥＴ１＿３，ＲＥＳＥＴ１＿４がローレベルに変化し、データーバス７７のリセット及びメインＣＰＵ７１のリセットが実行される。

なお、このメモリＡＳＩＣ７２及びメインＣＰＵ７１のリセット処理に並行してＩＯＡＳＩＣ７２における任意の部位（サブＣＰＵ５１及びリセット管理モジュール５２以外の部位）のリセット処理が実行される。そのため、ディープスリープモードへ移行するために要する時間を短くすることができる。

サブＣＰＵ５１は、上記各部のリセット処理の後一定期間経過（ｔ２’）すると（ステップＳ１６：ＹＥＳ）、ステップＳ１７において、電源供給回路８０に対して各部への電源供給を停止するようコマンドを出力する。そのため、リセット処理後のメインＣＰＵ７１、メモリＡＳＩＣ７２に供給される電源電圧ＶＤＤが遮断され、ディープスリープモードに移行する。そのため、このディープスリープモードが実行される間、プリンター１００における消費電力が削減される。

５．通常状態への復帰処理：
図６は、省電力モードから復帰する際の処理を説明するためのフローチャートである。また、図７は、図６に示す処理において各信号の波形変化を示す図である。

サブＣＰＵ５１は、ディープスリープモードが実行されている間、通常状態に復帰する条件成立を監視している（ステップＳ２１）。そのため、時刻ｔ１’’にて通常状態に復帰する条件が成立すると（ステップＳ２２：ＹＥＳ）、ステップＳ２３では、サブＣＰＵ５１は、電源供給回路８０に対して各部（メインＣＰＵ７１、メモリＡＳＩＣ７２）に電源供給を実行するようコマンドを出力する。そのため、電源供給回路８０から各部に対して電源電圧ＶＤＤが供給される。

電源供給回路８０からの電源供給が開始されて一定期間（ｔ２’’）が経過すると（ステップＳ２４：ＹＥＳ）、ステップＳ２５では、サブＣＰＵ５１は、ＩＯＡＳＩＣ７５のリセットされた部位のリセットを解除し、復帰動作を開始する。

また、ステップＳ２６では、サブＣＰＵ５１はリセット管理モジュール５２を制御してリセット信号ＲＥＳＥＴ１＿２をハイレベルに変化させることで、メモリＡＳＩＣ７２のリセットを解除する。そのため、メモリＡＳＩＣ７２の起動処理が開始される。

また、ステップＳ２７では、メモリＡＳＩＣ７２はリセット信号ＲＥＳＥＴ１＿３をハイレベルに変化させ、データーバス７７のリセットを解除する。

ステップＳ２８では、メモリＡＳＩＣ７２は、リセット信号ＲＥＳＥＴ１＿４をハイレベルに変化させることで、メインＣＰＵ７１のリセットを解除する。このとき、ステップＳ２５，Ｓ２６，Ｓ２８の各処理により、メインＣＰＵ７１、メモリＡＳＩＣ７２、及びＩＯＡＳＩＣ７５は、それぞれ並列に復帰処理が行われており、各復帰処理をシーケンス的に実行する場合に比べて、復帰に要する時間を短縮することができる。

更に、ステップＳ２９では、メモリＡＳＩＣ７３は、ＲＡＭ７３をセルフリフレッシュ状態から復帰させる。以上の処理によりプリンターコントローラー７０は省電力状態から復帰する。

その後、操作パネル６０を通じた操作入力、又はホストＰＣ１〜Ｎからの印刷ジョブの入力により印刷エンジン９０が省電力状態から復帰すると、プリンター１００は刷処理等を実行することができる。

以上説明したように、プリンター１００では、通常状態への復帰は、ＩＯＡＳＩＣ７５により管理されており、通常状態への復帰条件の成立を検出すると、メインＡＳＩＣ７２及びメインＣＰＵ７１に電源を供給し、リセットを解除する。そのため、通常状態と省電力状態間の切り替えにおいて、簡易な処理により省電力状態と通常状態との切替えを実現することができる。

また、ＩＯＡＳＩＣ７５に省電力状態へ移行させるための条件を監視させ、条件が成立した場合はメモリＡＳＩＣ７２及びメインＣＰＵ７１をリセットし、メモリＡＳＩＣ７２及びメインＣＰＵ７１の電源供給を停止させるため、省電力状態においてメモリＡＳＩＣ７２及びメインＣＰＵ７１を完全に停止させることが可能となり、省電力化をより高いレベルで達成することができる。

さらに、メモリＡＳＩＣ７２及びメインＣＰＵ７１への電源供給の停止はＩＯＡＳＩＣ７５により各部がリセット状態に移行した後実行されるため、上記各部を安全に停止させることができる。

６．その他の実施形態：
画像形成装置としては印刷装置のみに限定されない。例えば、プリンター１００の構成としては、図１に示すものに限定されず、例えば、読取り装置としてのスキャナー等を備えた複合機であってもよい。

また、ＩＯＡＳＩＣ７５がリセット信号を分配する構成としては、メモリＡＳＩＣ７２に分配するものに限定されず、例えば、メインＣＰＵ７１に対してもリセット信号を分配する構成としてもよい。
さらに、メインＣＰＵ７１とメモリＡＳＩＣ７２とが別体になった構成のみならず、メインＣＰＵ７１とメモリＡＳＩＣ７２のそれぞれの機能を備えた１つのＡＳＩＣとして構成される場合にも、本発明を適用することができる。

なお、本発明は上記実施例に限られるものでないことは言うまでもない。即ち、上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること、上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること、上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること、は本発明の一実施例として開示されるものである。

５１…サブＣＰＵ、５２…リセット管理モジュール、６０…操作パネル、７０…プリンターコントローラー、７１…メインＣＰＵ、７２…メモリＡＳＩＣ、７３…ＲＡＭ、７４…リセットＩＣ、７５…ＩＯＡＳＩＣ、７５ａ…操作パネルＩ／Ｆ、７５ｂ…ホストＩ／Ｆ、７６…ＲＯＭ、７７…データーバス、８０…電源供給回路、９０…印刷エンジン、１００…プリンター

Claims (5)

1. 主たる制御を行うメイン制御部と、データーの入出力を制御する入出力制御部と、を有する画像形成装置であって、
   当該画像形成装置は、消費電力に関し通常状態とこの通常状態より消費電力が少ない省電力状態とを切り替え可能であり、
   前記メイン制御部は、前記省電力状態では電源供給が停止され、
   前記入出力制御部は、
   前記通常状態への復帰条件の成立を監視する監視手段と、
   前記復帰条件の成立が検出されると、前記メイン制御部に電源を供給する電源供給手段と、
   前記メイン制御部のリセット状態を解除するリセット解除手段と、を有することを特徴とする画像形成装置。
2. 前記入出力制御部は、
   前記省電力状態では、任意の機能を停止させており、
   前記復帰条件が検出された場合に、前記メイン制御部と並列で復帰することを特徴とする請求項１に記載の画像形成装置。
3. 前記メイン制御部は、リセット状態が解除されると、前記入出力制御部との通信におけるリセットを解除して、同入出力制御部との通信を確立することを特徴とする請求項１又は請求項２のいずれかに記載の画像形成装置。
4. 前記メイン制御部は、主たる演算を行う演算部と、この演算部が参照するデーターが記録された記録部に対してアクセスを行うためのアクセス制御部と、で構成され、
   前記リセット解除手段により前記アクセス制御部のリセットが解除された後、前記アクセス制御部により前記演算部のリセットが解除されることを特徴とする請求項１〜請求項３のいずれか一項に記載の画像形成装置。
5. 当該画像形成装置は、メイン電源の投入時において、各部のリセット状態を解除することで起動を行う構成であって、
   前記メイン電源の投入時において、前記リセット解除手段は、前記メイン制御部のリセットを解除することを特徴とする請求項１〜請求項４のいずれか一項に記載の画像形成装置。

Images