JP2011224792A - 画像形成装置 - Google Patents
画像形成装置 Download PDFInfo
- Publication number
- JP2011224792A JP2011224792A JP2010093882A JP2010093882A JP2011224792A JP 2011224792 A JP2011224792 A JP 2011224792A JP 2010093882 A JP2010093882 A JP 2010093882A JP 2010093882 A JP2010093882 A JP 2010093882A JP 2011224792 A JP2011224792 A JP 2011224792A
- Authority
- JP
- Japan
- Prior art keywords
- reset
- control unit
- main control
- power
- forming apparatus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
Abstract
【課題】省電力モードにおける電力消費量を大幅に削減するに際し、簡易な処理により省電力状態と通常状態との切替えを実現することが可能な画像処理装置を提供する。
【解決手段】主たる制御を行うメイン制御部と、データーの入出力を制御する入出力制御部と、を有する画像形成装置であって、当該画像形成装置は、消費電力に関し通常状態とこの通常状態より消費電力が少ない省電力状態とを切り替え可能であり、前記メイン制御部は、前記省電力状態では電源供給が停止され、前記入出力制御部は、前記通常状態への復帰条件の成立を監視する監視手段と、前記復帰条件の成立が検出されると、前記メイン制御部に電源を供給する電源供給手段と、前記メイン制御部のリセット状態を解除するリセット解除手段と、を有する。
【選択図】図1
【解決手段】主たる制御を行うメイン制御部と、データーの入出力を制御する入出力制御部と、を有する画像形成装置であって、当該画像形成装置は、消費電力に関し通常状態とこの通常状態より消費電力が少ない省電力状態とを切り替え可能であり、前記メイン制御部は、前記省電力状態では電源供給が停止され、前記入出力制御部は、前記通常状態への復帰条件の成立を監視する監視手段と、前記復帰条件の成立が検出されると、前記メイン制御部に電源を供給する電源供給手段と、前記メイン制御部のリセット状態を解除するリセット解除手段と、を有する。
【選択図】図1
Description
本発明は、画像形成装置に関し、特に省電力状態と通常状態との切替えを行なう画像形成装置に関する。
近年、任意の条件が成立した場合に消費電力を低減させる省電力状態に移行する装置が知られている。省電力状態に移行した装置は、例えば各回路の駆動を停止するなどして消費電力を通常状態よりも低減させる。
従来の省電力化では、通常状態と省電力状態の切り替えを行うために、常時、メイン制御部が駆動している必要がある。一方、メイン制御部は、装置における主たる処理を行なう部位であるため処理能力も高く、その消費電力も高くなる。そのため、省電力状態においてメイン制御部の機能を停止し、このメイン制御部とは別のサブ制御部により省電力状態における制御を行わせる発明が開示されている(例えば、特許文献1参照。)。
省電力状態においてサブ制御部に処理を行わせる構成では、それぞれの状態に移行するための移行条件の成立を監視する必要があるが、引用文献に開示された発明では、それぞれの状態において異なる監視主体(即ち、メイン制御部と、サブ制御部)に切替わるため、各状態に切替わる際の処理が煩雑であった。
本発明は、上記課題にかんがみてなされたもので、省電力状態における電力消費量を削減するに際し、簡易な処理により省電力状態と通常状態との切替えを実現することが可能な画像処理装置の提供を目的とする。
上記課題を解決するために、本発明にかかる画像形成装置では、主たる制御を行うメイン制御部と、データーの入出力を制御する入出力制御部と、を有する画像形成装置であって、当該画像形成装置は、消費電力に関し通常状態とこの通常状態より消費電力が少ない省電力状態とを切り替え可能であり、前記メイン制御部は、前記省電力状態では電源供給が停止され、前記入出力制御部は、前記通常状態への復帰条件の成立を監視する監視手段と、前記復帰条件の成立が検出されると、前記メイン制御部に電源を供給する電源供給手段と、前記メイン制御部のリセット状態を解除するリセット解除手段と、を有する構成としてある。
上記のように構成された発明では、画像形成装置は、メイン制御部と入出力制御部とを有する構成であり、消費電力に関し通常状態とこの通常状態より消費電力が少ない省電力状態とを切り替え可能である。また、この省電力状態では、メイン制御部へ供給される電源が停止される。さらに、画像形成装置における通常状態への復帰は、入出力制御部により管理されており、監視手段により通常状態への復帰条件の成立を検出すると、電源供給手段はメイン制御部に電源を供給し、リセット解除手段がメイン制御部のリセット状態を解除する。
そのため、入出力制御部にメイン制御部を省電力状態から通常状態へ復帰させるための各種機能を備えさせるため、通常状態と省電力状態間の切り替えにおいて、移行条件の成立を監視する主体の切替え等の処理を行なう必要がなく、簡易な処理により省電力状態と通常状態との切替えを行うことができる。
また、前記入出力制御部は、前記省電力状態では、任意の機能を停止させており、前記復帰条件が検出された場合に、前記メイン制御部と並列で復帰する構成としてもよい。
上記のように構成された発明では、復帰に要する時間を短縮することができる。
上記のように構成された発明では、復帰に要する時間を短縮することができる。
そして、前記メイン制御部は、リセット状態が解除されると、前記入出力制御部との通信におけるリセットを解除して、同入出力制御部との通信を確立する構成としてもよい。
上記のように構成された発明では、メイン制御部のリセットが解除された場合に入出力制御部との通信におけるリセットを解除することで、通信エラーを防止し、メイン制御部と入出力制御部との間の通信を適切に行うことが可能となる。
上記のように構成された発明では、メイン制御部のリセットが解除された場合に入出力制御部との通信におけるリセットを解除することで、通信エラーを防止し、メイン制御部と入出力制御部との間の通信を適切に行うことが可能となる。
さらに、前記メイン制御部は、主たる演算を行う演算部と、この演算部が参照するデーターが記録された記録部に対してアクセスを行うためのアクセス制御部と、で構成され、前記リセット解除手段により前記アクセス制御部のリセットが解除された後、前記アクセス制御部により前記演算部のリセットが解除される構成としてもよい。
また、当該画像形成装置は、メイン電源の投入時において、各部のリセット状態を解除することで起動を行う構成であって、前記メイン電源の投入時において、前記リセット解除手段は、前記メイン制御部のリセットを解除する構成としてもよい。
上記のように構成された発明では、通常状態からの復帰と電源投入時に実行されるパワーオンリセット処理において異なるリセット分配処理を行なうことがなく両処理を実現することができ、画像形成装置における処理の構成を簡易なものとすることができる。
上記のように構成された発明では、通常状態からの復帰と電源投入時に実行されるパワーオンリセット処理において異なるリセット分配処理を行なうことがなく両処理を実現することができ、画像形成装置における処理の構成を簡易なものとすることができる。
以下、下記の順序に従って本発明の実施形態を説明する。
1.画像形成装置の構成:
2.プリンター100の省電力化について:
3.パワーオンリセット時における処理:
4.省電力状態への移行処理:
5.通常状態への復帰処理:
6.その他の実施形態:
1.画像形成装置の構成:
2.プリンター100の省電力化について:
3.パワーオンリセット時における処理:
4.省電力状態への移行処理:
5.通常状態への復帰処理:
6.その他の実施形態:
1.画像形成装置の構成:
以下、図を参照して、この発明に係る画像形成装置を具体化したプリンター100について説明する。図1は、プリンター100の構成を説明するためのブロック構成図である。
以下、図を参照して、この発明に係る画像形成装置を具体化したプリンター100について説明する。図1は、プリンター100の構成を説明するためのブロック構成図である。
プリンター100は、用紙等の被印刷媒体に画像を形成するための装置であり、印刷エンジン90と、電源供給回路80と、プリンターコントローラー70と、を備えて構成されている。また、プリンター100は、ネットワークを通じてホストPC1〜Nに接続され、このホストPC1〜Nから供給される印刷ジョブにより用紙等に画像を形成する。
印刷エンジン90は、プリンターコントローラー70により生成された中間データーをもとに用紙上に文字やグラフィック等のイメージを印刷する機構である。例えば、印刷エンジン90が電子写真方式の機構を備える場合は、レーザービームによって、走査を行いながら感光ドラムを適宜照射することにより、ドット毎の画像に対応したトナーを用紙上に付着させて画像を形成する。また、印刷エンジン90がインクジェット式の機構を備える場合は、各色の印字ヘッドから噴射されたインクを用紙上に付着させて画像を形成する。
電源供給回路80は、商用電源等の外部電源を変圧し、プリンター100を駆動するための安定化された電源電圧VDD(例えば、DC5ボルト)を生成する回路である。また、電源供給回路80は印刷エンジン90、及びプリンターコントローラー70と接続され、印刷エンジン90及びプリンターコントローラー70を構成する各部に対して電源電圧VDDを供給する。
プリンターコントローラー70は、メインCPU71と、メモリASIC(アクセス制御部)72と、RAM73と、リセットIC74と、IOASIC75と、ROM76と、を備えて構成される回路であり、ホストPC1〜Nから供給された印刷ジョブをもとに中間データーを生成し、この中間データーを印刷エンジン90に出力する。なお、本実施形態では、メインCPU71とメモリASIC72により本発明のメイン制御部を実現し、IOASIC75により本発明の入出力制御部を実現する。
メインCPU71は、プリンターコントローラー70における主たる制御を実現する。その一例として、メインCPU71は、プリンターコントローラー70に入力した印刷ジョブを解凍し、中間データーを生成する。また、メインCPU71は、生成した中間データーをメモリASIC72を通じてRAM73に記録させる。この中間データーは、C(シアン)M(マゼンダ)Y(イエロー)K(ブラック)各色のラスターデーターにより構成されている。なお、ホストPC1〜N内部で中間データーを作成する機能を有する場合は、メインCPU71は、この中間データーをRAM73に展開する機能のみを備えるものでもよい。
メモリASIC72は、RAM73に記録される中間データー及び制御コマンドにアクセスするための機能を備えて構成される。メモリASIC72は、メインCPU71及びIOASIC75とそれぞれバスを介して接続され、IOASIC75を通じて入力した各種データーをRAM73に記録したり、RAM73に記録された中間データーをメインCPU71に出力する。また、メモリASIC72は、RAM73に記録された中間データーに対して印刷処理を実行するための命令が入力すると、メインCPU71を介することなくDMA(Direct Memory Access)処理によりRAM73に記録された中間データーを印刷エンジン90に出力する。
リセットIC74は、プリンター100を構成する各部をリセット状態に移行させるためのリセット信号を出力する。リセット信号は、入力によって各部にリセット割込みをかける信号であり、信号波形がローレベルの場合は各部をリセット状態に移行させ、ハイレベルの場合は各部のリセット状態を解除する。本実施形態では、リセットIC74は、IOASIC75と接続され、メイン電源の投入時(いわゆるパワーオンリセット)において、IOASIC75に対してリセット信号を出力する。
IOASIC75は、操作パネル60と通信を行うための操作パネルI/F75aや、ホストPC1〜Nと通信を行うためのホストI/F75bを備えて構成され、入力データーに対する制御を行う。また、IOASIC75は、データーバス77を介してメモリASIC72に接続され、データーをメモリASIC72に出力する。
更に、IOASIC75は、本実施形態にかかるリセット処理を実行するために、サブCPU(本発明の監視手段、電源供給停止手段の機能を実現する。)51と、リセット管理モジュール(本発明のリセット解除手段を実現する。)52と、SRAM53とを、備えて構成されている。
サブCPU51は、SRAM53に展開されたプログラムを実行することで、通常状態から省電力状態への移行、及び省電力状態から通常状態への復帰において統合的な制御を行う。また、サブCPU51は最小限の処理(例えば、監視機能及び電源管理機能)のみを実現する回路により構成され、メインCPU71に比べてその消費電力が大幅に少ない。また、リセット管理モジュール52は、任意の条件が成立した場合に、リセット信号RESETをメモリASIC72に分配する。
RAM73は、例えばDRAM(Dynamic Random-Access Memory)であり、メモリASIC72の制御のもと記録されたデーターの書込み及び読み出しが行われる。また、RAM73は、省電力モード時においてセルフリフレッシュ状態に移行する。
2.プリンター100の省電力化について:
以下、本実施形態に係るプリンター100における省電力化を説明する。
以下、本実施形態に係るプリンター100における省電力化を説明する。
プリンター100による省電力化は、印刷エンジン90による省電力化と、プリンターコントローラー70による省電力化とに大別される。本実施形態では、プリンターコントローラー70にかかる省電力化において、プリンターコントローラー70を構成するメインCPU71及びメモリASIC72の消費電力を従来の消費電力よりも低減させることにより消費電力を低減させている(以下、このような省電力状態のことをディープスリープモードと記載する)。
さらに、本実施形態では、上記ディープスリープモードに加えて、IOASIC75及びRAM73に対してもそれぞれ省電力化を施している。即ち、IOASIC75に対してディープスリープモードにおいて必要とされる機能(例えば、通常状態への復帰条件の監視、入力データー及び操作入力の監視)を除く他の機能(例えば、データーの入出力にかかる処理)を停止して消費電力を低減させる。また、RAM73に対してはセルフリフレッシュ状態に移行させることで消費電力を低減させる。
上記したディープスリープモードにおける省電力化は、プリンター100内部においてリセット信号の分配により実現される。ここで、本実施形態では、リセット信号を従来のようにメインCPU71(又はメモリASIC72)から出力するのではなく、IOASIC75から他の部位に分配することにより実現する。このリセット信号の分配方法は、パワーオンリセット時においても使用される構成であり、省電力状態への移行とパワーオンリセット時において異なるリセット分配処理を行なうことなくプリンター100を駆動させることができ、処理の煩雑化を抑制している。
3.パワーオンリセット時における処理:
図2は、本実施形態にかかるパワーオン時に実行されるリセット処理を説明するためのフローチャートである。また、図3は、図2に示す処理において変化する信号波形(電源電圧VDD、リセット信号RESET1_1〜リセット信号RESET1_4)を示す図である。まずは、図2及び図3を参照して、本実施形態にかかるプリンター100におけるパワーオンリセットについて説明する。
図2は、本実施形態にかかるパワーオン時に実行されるリセット処理を説明するためのフローチャートである。また、図3は、図2に示す処理において変化する信号波形(電源電圧VDD、リセット信号RESET1_1〜リセット信号RESET1_4)を示す図である。まずは、図2及び図3を参照して、本実施形態にかかるプリンター100におけるパワーオンリセットについて説明する。
プリンター100に対してメイン電源が投入されると、ステップS1では、電源供給回路80から各部に対して電源供給が開始される(t1)。このとき、電源供給回路80から供給される電源電圧VDDが一定の電圧値に達しない間では、メインCPU71、メモリASIC72、及びIOASIC75がリセット状態を維持するよう、リセット信号(RESET1_1,RESET1_2,RESET1_3)はローレベルを維持する。
リセットIC74の内部カウンターにより一定期間がカウントされ所定時間(t2)が経過すると(ステップS2:YES)、電源電圧VDDの値が所定値を上回るため、ステップS3では、リセットIC74はリセット信号RESET1_1をハイレベルに変更させて、IOASIC75のリセットを解除する。そのため、IOASIC25のリセット管理モジュール52がリセット信号RESET1_1がハイレベルに変化したことを検出し、IOASIC25における起動していいない他の部位のリセットを解除し、起動処理を開始する。
また、ステップS4では、リセット管理モジュール52は、メモリASIC72へ出力されるリセット信号1_2をハイレベルに変更することでメモリASIC72のリセットを解除する。そのため、メモリASIC72は起動処理を開始する。
ステップS5では、メモリASIC72は、データーバス77を通じて、リセット管理モジュール52へハイレベルのリセット信号1_3出力し、データーバス77のリセットを解除する。そのため、IOASIC75のリセット管理モジュール52は、リセット信号RESET1_3がハイレベルに変化したことを検出することで、メモリASIC72との通信が確立されたことを確認し、以後、通信を開始する。一方、メモリASIC72からIOASIC75へ返信がない場合は、サブCPU51は、メモリASIC72が正常に起動していないと判断し、通信を開始しない。この場合は、例えば、パネル60を介してエラー通知等を行う。
ステップS6では、メモリASIC72は、メインCPU71へ出力されるリセット信号1_4をハイレベルに変更することでメインCPU71のリセットを解除する。このとき、ステップS3のリセット解除によるIOASIC25の起動処理と、ステップS4のリセット解除によるメモリASIC72の起動処理と、ステップS6のリセット解除によるメインCPU71の起動処理はそれぞれ並列して実行されるため、起動に要する時間を短縮することができる。
以下、メインCPU71は、各部における初期化処理等を実行し、プリンター100を起動状態に移行させる。以上、パワーオンリセットにおける処理を説明した。
4.省電力状態への移行処理:
図4は、省電力状態へ移行する際の処理を説明するためのフローチャートである。また、図5は、図4に示す省電力状態への移行において各信号波形の変化を示す図である。
図4は、省電力状態へ移行する際の処理を説明するためのフローチャートである。また、図5は、図4に示す省電力状態への移行において各信号波形の変化を示す図である。
プリンター100の通常状態(省電力状態以外の状態)では、サブCPU51は、ディープスリープモードへの移行要求を随時監視している(ステップS11)。ディープスリープモードへの移行要求は、リセットIC74からのリセット信号RESET1_1の波形変化に限定されず、入力データー又は入力信号が一定期間存在しないといった条件の成立を含む。
時刻t1’でディープスリープモードへ移行する条件が成立すると(ステップS12:YES)、ステップS13では、サブCPU51はリセット管理モジュール52を制御してメモリASIC72に出力されるリセット信号RESET1_2をローレベルに変化させることで、メモリASIC72をリセットする。
このとき、メモリASIC72はリセット信号RESET1_2がローレベルに変化したことを検出すると、ステップS14では、RAM73をセルフリフレッシュ状態に移行させた後、自機をリセットする。そのため、RAM73はセルフリフレッシュモードに移行し、省電力状態に移行する。
ステップS15では、メモリASIC72がリセットすることでメインCPU71及びデーターバス77を通じてリセット管理モジュール52に出力されるリセット信号RESET1_3,RESET1_4がローレベルに変化し、データーバス77のリセット及びメインCPU71のリセットが実行される。
なお、このメモリASIC72及びメインCPU71のリセット処理に並行してIOASIC72における任意の部位(サブCPU51及びリセット管理モジュール52以外の部位)のリセット処理が実行される。そのため、ディープスリープモードへ移行するために要する時間を短くすることができる。
サブCPU51は、上記各部のリセット処理の後一定期間経過(t2’)すると(ステップS16:YES)、ステップS17において、電源供給回路80に対して各部への電源供給を停止するようコマンドを出力する。そのため、リセット処理後のメインCPU71、メモリASIC72に供給される電源電圧VDDが遮断され、ディープスリープモードに移行する。そのため、このディープスリープモードが実行される間、プリンター100における消費電力が削減される。
5.通常状態への復帰処理:
図6は、省電力モードから復帰する際の処理を説明するためのフローチャートである。また、図7は、図6に示す処理において各信号の波形変化を示す図である。
図6は、省電力モードから復帰する際の処理を説明するためのフローチャートである。また、図7は、図6に示す処理において各信号の波形変化を示す図である。
サブCPU51は、ディープスリープモードが実行されている間、通常状態に復帰する条件成立を監視している(ステップS21)。そのため、時刻t1’’にて通常状態に復帰する条件が成立すると(ステップS22:YES)、ステップS23では、サブCPU51は、電源供給回路80に対して各部(メインCPU71、メモリASIC72)に電源供給を実行するようコマンドを出力する。そのため、電源供給回路80から各部に対して電源電圧VDDが供給される。
電源供給回路80からの電源供給が開始されて一定期間(t2’’)が経過すると(ステップS24:YES)、ステップS25では、サブCPU51は、IOASIC75のリセットされた部位のリセットを解除し、復帰動作を開始する。
また、ステップS26では、サブCPU51はリセット管理モジュール52を制御してリセット信号RESET1_2をハイレベルに変化させることで、メモリASIC72のリセットを解除する。そのため、メモリASIC72の起動処理が開始される。
また、ステップS27では、メモリASIC72はリセット信号RESET1_3をハイレベルに変化させ、データーバス77のリセットを解除する。
ステップS28では、メモリASIC72は、リセット信号RESET1_4をハイレベルに変化させることで、メインCPU71のリセットを解除する。このとき、ステップS25,S26,S28の各処理により、メインCPU71、メモリASIC72、及びIOASIC75は、それぞれ並列に復帰処理が行われており、各復帰処理をシーケンス的に実行する場合に比べて、復帰に要する時間を短縮することができる。
更に、ステップS29では、メモリASIC73は、RAM73をセルフリフレッシュ状態から復帰させる。以上の処理によりプリンターコントローラー70は省電力状態から復帰する。
その後、操作パネル60を通じた操作入力、又はホストPC1〜Nからの印刷ジョブの入力により印刷エンジン90が省電力状態から復帰すると、プリンター100は刷処理等を実行することができる。
以上説明したように、プリンター100では、通常状態への復帰は、IOASIC75により管理されており、通常状態への復帰条件の成立を検出すると、メインASIC72及びメインCPU71に電源を供給し、リセットを解除する。そのため、通常状態と省電力状態間の切り替えにおいて、簡易な処理により省電力状態と通常状態との切替えを実現することができる。
また、IOASIC75に省電力状態へ移行させるための条件を監視させ、条件が成立した場合はメモリASIC72及びメインCPU71をリセットし、メモリASIC72及びメインCPU71の電源供給を停止させるため、省電力状態においてメモリASIC72及びメインCPU71を完全に停止させることが可能となり、省電力化をより高いレベルで達成することができる。
さらに、メモリASIC72及びメインCPU71への電源供給の停止はIOASIC75により各部がリセット状態に移行した後実行されるため、上記各部を安全に停止させることができる。
6.その他の実施形態:
画像形成装置としては印刷装置のみに限定されない。例えば、プリンター100の構成としては、図1に示すものに限定されず、例えば、読取り装置としてのスキャナー等を備えた複合機であってもよい。
画像形成装置としては印刷装置のみに限定されない。例えば、プリンター100の構成としては、図1に示すものに限定されず、例えば、読取り装置としてのスキャナー等を備えた複合機であってもよい。
また、IOASIC75がリセット信号を分配する構成としては、メモリASIC72に分配するものに限定されず、例えば、メインCPU71に対してもリセット信号を分配する構成としてもよい。
さらに、メインCPU71とメモリASIC72とが別体になった構成のみならず、メインCPU71とメモリASIC72のそれぞれの機能を備えた1つのASICとして構成される場合にも、本発明を適用することができる。
さらに、メインCPU71とメモリASIC72とが別体になった構成のみならず、メインCPU71とメモリASIC72のそれぞれの機能を備えた1つのASICとして構成される場合にも、本発明を適用することができる。
なお、本発明は上記実施例に限られるものでないことは言うまでもない。即ち、上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること、上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること、上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること、は本発明の一実施例として開示されるものである。
51…サブCPU、52…リセット管理モジュール、60…操作パネル、70…プリンターコントローラー、71…メインCPU、72…メモリASIC、73…RAM、74…リセットIC、75…IOASIC、75a…操作パネルI/F、75b…ホストI/F、76…ROM、77…データーバス、80…電源供給回路、90…印刷エンジン、100…プリンター
Claims (5)
- 主たる制御を行うメイン制御部と、データーの入出力を制御する入出力制御部と、を有する画像形成装置であって、
当該画像形成装置は、消費電力に関し通常状態とこの通常状態より消費電力が少ない省電力状態とを切り替え可能であり、
前記メイン制御部は、前記省電力状態では電源供給が停止され、
前記入出力制御部は、
前記通常状態への復帰条件の成立を監視する監視手段と、
前記復帰条件の成立が検出されると、前記メイン制御部に電源を供給する電源供給手段と、
前記メイン制御部のリセット状態を解除するリセット解除手段と、を有することを特徴とする画像形成装置。 - 前記入出力制御部は、
前記省電力状態では、任意の機能を停止させており、
前記復帰条件が検出された場合に、前記メイン制御部と並列で復帰することを特徴とする請求項1に記載の画像形成装置。 - 前記メイン制御部は、リセット状態が解除されると、前記入出力制御部との通信におけるリセットを解除して、同入出力制御部との通信を確立することを特徴とする請求項1又は請求項2のいずれかに記載の画像形成装置。
- 前記メイン制御部は、主たる演算を行う演算部と、この演算部が参照するデーターが記録された記録部に対してアクセスを行うためのアクセス制御部と、で構成され、
前記リセット解除手段により前記アクセス制御部のリセットが解除された後、前記アクセス制御部により前記演算部のリセットが解除されることを特徴とする請求項1〜請求項3のいずれか一項に記載の画像形成装置。 - 当該画像形成装置は、メイン電源の投入時において、各部のリセット状態を解除することで起動を行う構成であって、
前記メイン電源の投入時において、前記リセット解除手段は、前記メイン制御部のリセットを解除することを特徴とする請求項1〜請求項4のいずれか一項に記載の画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010093882A JP2011224792A (ja) | 2010-04-15 | 2010-04-15 | 画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010093882A JP2011224792A (ja) | 2010-04-15 | 2010-04-15 | 画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011224792A true JP2011224792A (ja) | 2011-11-10 |
Family
ID=45040785
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010093882A Pending JP2011224792A (ja) | 2010-04-15 | 2010-04-15 | 画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011224792A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8909965B2 (en) | 2011-04-14 | 2014-12-09 | Seiko Epson Corporation | Circuit, electronic device, and image processing device |
EP3029544A1 (en) * | 2014-12-03 | 2016-06-08 | Ricoh Company, Ltd. | Function control device apparatus including same and communication establishing method |
-
2010
- 2010-04-15 JP JP2010093882A patent/JP2011224792A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8909965B2 (en) | 2011-04-14 | 2014-12-09 | Seiko Epson Corporation | Circuit, electronic device, and image processing device |
EP3029544A1 (en) * | 2014-12-03 | 2016-06-08 | Ricoh Company, Ltd. | Function control device apparatus including same and communication establishing method |
JP2016111447A (ja) * | 2014-12-03 | 2016-06-20 | 株式会社リコー | 機能制御装置、情報処理装置、画像処理装置及び通信確立方法 |
US10061282B2 (en) | 2014-12-03 | 2018-08-28 | Ricoh Company, Ltd. | Function control device, apparatus including same, and communication establishing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8849143B2 (en) | Image forming apparatus with backup control | |
US8976404B2 (en) | Printing apparatus for storing and loading setting values when transitioning power saving states | |
US9910378B2 (en) | Image forming apparatus capable of shortening time required for start-up, control method therefor, and storage medium | |
JP4516537B2 (ja) | 省電力モード時においても設定変更可能な画像形成装置、および前記画像形成装置と外部端末装置からなる画像形成システム | |
US8537378B2 (en) | Image forming device, image forming method, printer driver program, and image forming system | |
JP2011059937A (ja) | 電子機器 | |
JP2006293818A (ja) | 印刷制御装置及びその印刷制御方法 | |
JP2011000852A (ja) | 電子装置 | |
JP6057525B2 (ja) | 印刷装置、処理システム、制御方法およびプログラム | |
US20150138593A1 (en) | Image forming apparatus, method for controlling image forming apparatus, and program | |
US9411401B2 (en) | Information processing apparatus, control method for information processing apparatus, and storage medium | |
JP2000309142A (ja) | 画像出力装置用コントローラ、画像出力装置、及び、画像出力装置用コントローラの制御方法 | |
JP2008065470A (ja) | 画像記録装置用の制御方法及び制御装置、並びに制御プログラム | |
JP2011224792A (ja) | 画像形成装置 | |
US20170317980A1 (en) | Information processing device with network interface having proxy response function | |
US20080165377A1 (en) | Image forming apparatus having an image forming part that can be set in a standby state in response to image forming operation to be performed subsequently | |
JP4844594B2 (ja) | 画像形成装置および画像形成装置における画像安定化方法 | |
JP4553744B2 (ja) | 画像形成装置及び画像処理プログラム | |
JP4741990B2 (ja) | 画像形成装置、画像形成システム | |
JP2011059426A (ja) | 画像形成装置 | |
JP5083017B2 (ja) | 画像処理装置 | |
JP2001150761A (ja) | 印刷データ供給装置、プリンタ装置およびその印刷制御方法 | |
JP4951353B2 (ja) | 画像形成装置及び画像形成システム | |
JP2002144677A (ja) | 印刷装置、動作モード遷移制御方法、及び情報記録媒体 | |
JP2007072626A (ja) | プリントシステム |