JP2017027458A - メモリー制御装置及びこれを備えた画像形成装置 - Google Patents
メモリー制御装置及びこれを備えた画像形成装置 Download PDFInfo
- Publication number
- JP2017027458A JP2017027458A JP2015147005A JP2015147005A JP2017027458A JP 2017027458 A JP2017027458 A JP 2017027458A JP 2015147005 A JP2015147005 A JP 2015147005A JP 2015147005 A JP2015147005 A JP 2015147005A JP 2017027458 A JP2017027458 A JP 2017027458A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- power supply
- dram
- power
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
- Memory System (AREA)
Abstract
【課題】製造コスト上昇を抑えつつ、省電力モード移行時のデータの移動を高速化して通常モードへの復帰時の起動の高速化を図り、省電力モード中の消費電力を減らす。【解決手段】メモリー制御装置は、複数のDRAMチップを含むDRAMモジュール、DRAMチップのうち第1メモリーチップを制御する第1コントローラー、第1メモリーチップ以外の第2メモリーチップを制御する第2コントローラー、電源制御回路を含む。通常モードから省電力モードに移行するとき、第1コントローラーは、第2メモリーチップに記憶されたデータであるスナップショットデータを第1メモリーチップに記憶させる。省電力モードから通常モードに復帰するとき、第1コントローラーは、第2コントローラーにスナップショットデータを与え、第2コントローラーは、スナップショットデータを第2メモリーチップに記憶させる。【選択図】図8
Description
本発明は、メモリー制御装置とこれを含む画像形成装置に関する。
プリンター、複合機、複写機、ファクシミリ装置のような画像形成装置をジョブ実行可能な状態で保つと(通常モードで維持すると)、ジョブを実行していなくても、定着用ローラーの温度維持や画像形成装置内のCPUやメモリーのような回路の駆動のために、一定の電力が消費される。そこで、画像形成装置には、通常モードよりも消費電力を減らす省電力モードが搭載される。省電力モードでは、定着用ローラーの温度維持のためのヒーターがOFFされ、画像形成装置内の回路への電力供給が停止される。また、省電力モードでの消費電力を更に減らすための技術開発も進められている。
省電力モードでの消費電力を減らす技術の一例が特許文献1に記載されている。具体的に特許文献1には、第1バス幅を有する揮発性の第1記憶部と、第1バス幅よりもビット数の少ない第2バス幅を有する揮発性の第2記憶部を含み、電源電圧を生成し、消費電力を所定の電力にさせる通常モードと通常モードよりも消費電力を低減させる省電力モードとを択一的に実行し、省電力モードが実行されている間、必須保持情報を第2記憶部に記憶させ、省電力モードが実行されている場合、第2記憶部へ電源電圧を供給して第1記憶部への前記電源電圧の供給を遮断するメモリー管理装置が記載されている。この構成により、メモリー管理装置及び画像形成装置の省電力モード時の消費電力を低減化する(特許文献1:請求項1、段落[0009]等参照)。
画像形成装置は、省電力モードになると、画像形成装置内の基板や回路のようなデバイスのうち、省電力モードでも動作させるデバイスに対してのみ電力供給が続けられる。そのため、省電力モードから通常モード(ジョブを実行可能な状態)への復帰時、電力供給を停止していた部分への電力供給が再開される。電力供給再開に伴い、電力供給が停止されていたデバイスでは、起動処理が開始される。
省電力モード移行時に全RAMへの電力供給を停止することがある。全RAMへの電力供給を停止すると、省電力モード中、RAMに関する部分での消費電力をほぼゼロとすることができる。しかし、全RAMへの電力供給を停止すると、省電力モードから通常モードに復帰するとき、ROMのような不揮発性の記憶装置からの基本プログラム(カーネル)の読み出し、起動関連プログラムの読み出し、起動関連プログラムの実行、各デバイスの初期化と設定値の再設定、必要なアプリケーションの読み出しのような主電源投入時と同様の起動処理を行う必要がある。そのため、省電力モードから復帰したときの起動完了までの時間は長くなる。
そこで、特許文献1のように、通常モードで使用するRAMとは別に、省電力モードで動作させるRAMを設けることがある。省電力モードで動作させるRAMに、通常モードで使用するRAMの記憶内容を記憶させておき、省電力モードから通常モードに復帰したときに記憶内容を、通常モードで使用するRAMに戻して通常モードへの復帰時の起動時間を短くする場合がある。
しかし、特許文献1に記載の技術では、通常モードで動作させるRAMとは別に省電力モードで動作させるRAMを設けなくてはならず、製造コストが上昇する場合があると言う問題がある。また、特許文献1記載の技術では、省電力モードでRAMに記憶させるのは制御プログラムのようなプログラムに限られる(特許文献1:段落[0050])。また、DDRコントローラーが担当するDRAMの個数が、通常モードと省電力モードで変化するので、コントローラーの構成や読み書きの処理が複雑になる場合がある。
本発明は、上記従来技術の問題点に鑑みてなされたものであり、製造コスト上昇を抑えつつ、省電力モード移行時のデータの移動を高速化して通常モードへの復帰時の起動の高速化を図り、省電力モード中の消費電力を減らす。
上記課題解決のため、請求項1に係るメモリー制御装置は、通常モードと、前記通常モードよりも消費電力を減らす省電力モードを有する。また、メモリー制御装置は、DRAMモジュール、第1コントローラー、第2コントローラー、電源制御回路を含む。前記DRAMモジュールは、複数のDRAMチップを含み、データを記憶する。前記第1コントローラーは、1枚の前記DRAMモジュール内に設けられた複数の前記DRAMチップのうち、一部の前記DRAMチップである第1メモリーチップの読み書きを制御する。前記第2コントローラーは、1枚の前記DRAMモジュール内に設けられた複数の前記DRAMチップのうち、前記第1メモリーチップ以外のDRAMチップである第2メモリーチップの読み書きを制御する。前記電源制御回路は、各前記DRAMチップ、前記第1コントローラー、前記第2コントローラーへの電力供給を制御する。前記通常モードでは、前記電源制御回路は、全ての前記DRAMチップ、前記第1コントローラー、前記第2コントローラーに電力を供給する。予め定められた移行条件が満たされたことにより、前記通常モードから前記省電力モードに移行するとき、前記第2コントローラーは、前記第2メモリーチップに記憶されたデータの一部又は全部のデータであって、システムの動作に必要なデータとして予め定められたデータであるスナップショットデータを前記第1コントローラーに渡す。前記第1コントローラーは、受け取った前記スナップショットデータを前記第1メモリーチップに記憶させる。前記電源制御回路は、前記第1メモリーチップへの前記スナップショットデータの記憶が完了すると前記第2コントローラー及び前記第2メモリーチップへの電力供給を停止するとともに、前記省電力モードでも前記第1コントローラーと前記第1メモリーチップに電力を供給する。前記省電力モード中、前記第1コントローラーは、前記第1メモリーチップをセルフリフレッシュモードとして、前記第1メモリーチップの記憶内容を保持させる。予め定められた復帰条件が満たされたことにより、前記省電力モードから前記通常モードに復帰するとき、前記電源制御回路は、前記第2コントローラー及び前記第2メモリーチップへの電力供給を再開する。前記第1コントローラーは、前記第2コントローラーに前記スナップショットデータを与える。前記第2コントローラーは、前記スナップショットデータを前記第2メモリーチップに記憶させる。
本発明によれば、製造コストが上昇することなく、省電力モードと通常モードの切替時のデータの移動を高速化して通常モードへの復帰時の起動を高速化することができる。また、省電力モード中の消費電力を減らすこともできる。
以下、図1〜図9を用いて、本発明の実施形態に係るメモリー制御装置1を含む画像形成装置を説明する。画像形成装置としてプリンター100を例にあげて説明する。但し、本実施の形態に記載されている構成、配置のような各要素は、発明の範囲を限定するものではなく単なる説明例にすぎない。
(画像形成装置の概要)
まず、図1に基づき、実施形態に係るプリンター100を説明する。図1に示すように、本実施形態に係るプリンター100は、制御部2を有する。制御部2は、装置全体の動作を統括しプリンター100の各部を制御する。そして、制御部2には、中央演算処理装置としてCPU21が設けられる。又、制御部2は、印刷に必要な画像処理を行う画像処理部22のような回路を実装する。
まず、図1に基づき、実施形態に係るプリンター100を説明する。図1に示すように、本実施形態に係るプリンター100は、制御部2を有する。制御部2は、装置全体の動作を統括しプリンター100の各部を制御する。そして、制御部2には、中央演算処理装置としてCPU21が設けられる。又、制御部2は、印刷に必要な画像処理を行う画像処理部22のような回路を実装する。
制御部2は、操作パネル3と通信可能に接続される。操作パネル3は、設定用の画面やプリンター100の状態やメッセージを表示する表示パネル31を含む。制御部2は、表示パネル31の表示を制御する。また、操作パネル3は、タッチパネルやハードキーのような使用者の操作を受け付ける操作受付部32を含む。制御部2は、操作受付部32になされた設定操作内容を認識する。そして、制御部2は、使用者の設定どおりに動作するように、プリンター100を制御する。
又、プリンター100は、制御や起動に関するデータ、画像データのような各種データ、制御や起動に関するプログラムを不揮発的に記憶するROM23、HDD24を含む。HDD24に代えてSSDを用いてもよい。また、プリンター100は、ROM23やHDD24から読み出されCPU21や画像処理部22が使用するデータやプログラム、CPU21や画像処理部22が処理したデータを揮発的に記憶するDRAMモジュール4を含む。DRAMモジュール4は複数のDRAMチップ5を搭載する基板である。
また、DRAMモジュール4のデータの読み書きを制御するメモリー制御部6が設けられる。メモリー制御部6は、第1コントローラー61と第2コントローラー62を含む(詳細は後述)。なお、図1では、CPU21とメモリー制御部6は別に記載しているが、メモリー制御部6は、CPU21に内蔵される場合もある。
又、プリンター100は、印刷部7を含む。印刷部7は、給紙部7a、搬送部7b、画像形成部7c、中間転写部7d、定着部7eを含む。制御部2は、給紙部7a、搬送部7b、画像形成部7c、中間転写部7d、定着部7eを制御し、給紙、用紙搬送、トナー像の形成、転写、定着のような印刷関連処理を制御する。具体的に、制御部2は、給紙、搬送、画像形成、転写、定着に関する各種回転体を回転させ、印刷に関しての制御を行う。
給紙部7aは、印刷に用いる用紙を一枚ずつ供給する。搬送部7bは、供給された用紙を、排出トレイ(不図示)まで搬送する。画像形成部7cは、搬送される用紙にのせるトナー像を形成する。本実施形態のプリンター100はカラー印刷対応である。画像形成部7cは複数色のトナー像を形成できる。中間転写部7dは、各色のトナー像を重ね合わせつつ、1次転写を受け、搬送される用紙に重畳されたトナー像を2次転写する。定着部7eは、用紙に転写されたトナー像を定着させる。
又、プリンター100は、通信部25(外部通信用インターフェイス)を含む。通信部25は、PCやサーバーのようなコンピューター200と、ネットワークやケーブルにより、通信可能に接続される。そのため、通信部25は、コネクタの他、通信制御用のCPU21やチップのような回路を含む。そして、通信部25は、コンピューター200からテキストデータや画像データのような印刷内容を示すデータと印刷の設定内容を示すデータを含む印刷用データを受信する。制御部2は、印刷用データに基づく印刷を印刷部7に行わせる。
(通常モードと省電力モード)
次に、図1、図2を用いて、実施形態のプリンター100のモードを説明する。
次に、図1、図2を用いて、実施形態のプリンター100のモードを説明する。
本実施形態のプリンター100は、電源部8を含む。電源コード(不図示)とコンセントを接続することにより電源部8に、商用電源からの電力が入力される。電源部8は、商用電源の交流電圧を整流し、直流電圧を生成する。電源部8は、トランス、トランジスタ、コンデンサーのような素子を含み、モータ駆動用のDC24Vを生成する1次電源や、1次電源の出力電圧からCPU21やDRAMモジュール4のような回路の動作に必要な電圧を生成する2次電源(例えば、DCDCコンバーター)を含む電源回路81を含む。
プリンター100の主電源スイッチ101によって主電源がONされると、電源部8から制御部2、操作パネル3、メモリー制御部6、DRAMモジュール4、ROM23、HDD24、印刷部7、通信部25のようなプリンター100内の各部への電力供給が開始される。電力供給が開始された部分は、起動処理を開始する。ROM23やHDD24からの基本プログラム(カーネル)の読み出し、起動関連プログラムの読み出しと実行に基づくCPU21、画像処理部22、メモリー制御部6、DRAMモジュール4、印刷部7、操作パネル3、通信部25のような各デバイスの初期化と設定、必要なアプリケーションの読み出しといった一連の処理が起動処理中に行われる。全起動処理が完了すると、プリンター100は、通常モードとなる。
通常モードは、省電力モードで電力供給を停止すると予め定められた部分にも電力を供給するモードである。そのため、通常モードで、電源部8は、操作パネル3、制御部2、印刷部7、ROM23、HDD24のようなプリンター100を構成する全ての部分に電力を供給する。尚、主電源スイッチ101によって主電源をOFFすると、電源部8は、通常モードでの電力供給部分への電力供給を停止する。
具体的に、通常モードでは、電源部8は、制御部2、メモリー制御部6、DRAMモジュール4、HDD24、ROM23、通信部25のような回路に電力を供給して動作させる。また、制御部2は、印刷部7の定着部7eの温度を定着に適した温度で維持する(ヒーターに通電する)。いつでも印刷ジョブを実行できる状態であるが、ジョブを実行していなくても、プリンター100ではある程度の電力が消費される。
そこで、通常モードで予め定められた移行条件が満たされると、制御部2は、プリンター100を省電力モードとする。省電力モードは、予め定められた供給停止部分への電力供給を停止し、通常モードよりも消費電力を減らすモードである。操作パネル3、印刷部7、制御部2、ROM23、HDD24のような部分が供給停止部分とされる。このように、本実施形態のプリンター100(メモリー制御装置1)は、通常モードと省電力モードを有する。なお、コンピューター200やファクシミリ装置からのデータを受信できるようにするため、電源部8と通信部25には、省電力モードでも電力を供給する。
通常モードと省電力モードでは、電源部8の電力供給先が変わる。そこで、電源部8には、複合機の部分ごとの電力供給のON/OFF制御を行う電源制御回路82が設けられる。電源制御回路82は、通常モードでは電力が供給され、省電力モードでは電力供給が停止されるように、供給停止部分への電力供給の制御を行う。
電源制御回路82は、電源部8に含まれるDCDCコンバーターの駆動のON/OFFを制御するためのチップである。また、電源制御回路82は、電力供給用のラインに設けられた半導体スイッチのようなスイッチング素子のON/OFFを行う。通常モードでは、電源制御回路82は、電源部8に含まれるDCDCコンバーターを駆動させることや、スイッチング素子をON状態にすることで供給停止部分に電力を供給する。電源制御回路82は、省電力モードでは、電源部8に含まれるDCDCコンバーターを停止させることや、スイッチング素子をOFF状態とすることで供給停止部分への電力供給を停止する(図3、図4参照)。
1.通常モード→省電力モード
通常モードから省電力モードへの移行条件は予め定められる。本実施形態のプリンター100では、操作パネル3に設けられ、通常モードから省電力モードの移行を指示するための節電キー33の操作(押下)が、省電力モードへの移行条件の1つとされる。節電キー33が押されたとき、操作パネル3は、節電キー33が押された旨をCPU21に通知する。これにより、CPU21は、移行条件が満たされたことを認識する。
通常モードから省電力モードへの移行条件は予め定められる。本実施形態のプリンター100では、操作パネル3に設けられ、通常モードから省電力モードの移行を指示するための節電キー33の操作(押下)が、省電力モードへの移行条件の1つとされる。節電キー33が押されたとき、操作パネル3は、節電キー33が押された旨をCPU21に通知する。これにより、CPU21は、移行条件が満たされたことを認識する。
また、通常モードとなってから、又は、ジョブ完了後、操作検知部によるプリンター100に対する操作、入力の検知がないまま(操作がなく待機状態のまま)、予め定められた省電力モード移行時間(数十秒〜数分、操作パネル3で設定可能)が経過したことも、省電力モードへの移行条件とされる。制御部2(CPU21)が、省電力モード移行時間を計時する。
ここで、図2に示すように、プリンター100に対する操作、入力を検知する操作検知部が設けられる。プリンター100は、操作検知部として、通信部25、操作受付部32、挿脱検知センサー71、カバー開閉検知センサー72を含む。電源部8(電源制御回路82)は、省電力モード中でも電力を操作検知部に供給する。
通信部25がコンピューター200から印刷用データの受信を開始したとき、通信部25は、CPU21に通知する。そして、通信部25は、DRAMモジュール4に印刷用データを転送する。また、操作受付部32が操作パネル3への操作を検知したとき、操作パネル3は、CPU21に通知する。挿脱検知センサー71は、給紙部7aの用紙カセットの挿脱を検知するためのセンサーである。カバー開閉検知センサー72は、ジャム処理やメンテナンスのために設けられたプリンター100のカバー(例えば、右側面のカバー)の開閉を検知するセンサーである。
これらの操作検知部の出力は、CPU21に入力される。これにより、CPU21は、プリンター100への操作の有無を認識し、プリンター100に対する操作、入力がないことを検知したまま省電力モード移行時間が経過したとき、省電力モードへの移行条件が満たされたと判断する。そして、CPU21は、省電力モード移行条件が満たされたと認識すると、電源制御回路82に省電力モードへの移行を指示する。これに応じて、電源制御回路82は、供給停止部分への電力供給を停止させる。
2.省電力モード→通常モード
省電力モードでは、印刷ジョブを実行できない。印刷ジョブを実行するには、プリンター100を通常モードに戻す必要がある。そこで、予め定められた通常モードへの復帰条件が満たされたとき、プリンター100は、通常モードに復帰する。省電力モードから通常モードへの復帰条件は予め定められる。本実施形態のプリンター100では、省電力モード中に上述の操作検知部によってプリンター100に対する操作、入力が検知されたことが、復帰条件とされる。
省電力モードでは、印刷ジョブを実行できない。印刷ジョブを実行するには、プリンター100を通常モードに戻す必要がある。そこで、予め定められた通常モードへの復帰条件が満たされたとき、プリンター100は、通常モードに復帰する。省電力モードから通常モードへの復帰条件は予め定められる。本実施形態のプリンター100では、省電力モード中に上述の操作検知部によってプリンター100に対する操作、入力が検知されたことが、復帰条件とされる。
各操作検知部の出力は電源部8(電源制御回路82)にも入力される。これにより、電源部8は、復帰条件が満たされたことを認識する。そして、電源制御回路82は、供給停止部分への電力供給を再開する。その結果、プリンター100のモードは、省電力モードから通常モードに復帰する。
尚、本説明では、電源制御回路82が、復帰条件が満たされたことを検知する例を説明した。しかし、CPU21が、復帰条件が満たされたことを検知するようにしてもよい。この場合、省電力モードでも制御部2のCPU21内の必要な回路に電力供給を行っておく。そして、各操作検知部の出力をCPU21に入力し、CPU21に復帰条件が満たされたことを検知させる。そして、CPU21は、電源制御回路82に通常モードへの復帰を指示し、これに応じて電源制御回路82が供給停止部分への電力供給を再開する。
(メモリー制御装置1)
次に、図3を用いて、実施形態に係るメモリー制御装置1を説明する。メモリー制御装置1は、プリンター100に含まれる。具体的に、メモリー制御装置1は、DRAMモジュール4、第1コントローラー61、第2コントローラー62を少なくとも含む。また、DRAMモジュール4に含まれる各DRAMチップ5、第1コントローラー61、第2コントローラー62への電力供給を制御する電源制御回路82として、電源制御回路82又はCPU21を含む。以下の説明では、電源制御回路82をメモリー制御装置1での電力供給を制御する回路として説明する。
次に、図3を用いて、実施形態に係るメモリー制御装置1を説明する。メモリー制御装置1は、プリンター100に含まれる。具体的に、メモリー制御装置1は、DRAMモジュール4、第1コントローラー61、第2コントローラー62を少なくとも含む。また、DRAMモジュール4に含まれる各DRAMチップ5、第1コントローラー61、第2コントローラー62への電力供給を制御する電源制御回路82として、電源制御回路82又はCPU21を含む。以下の説明では、電源制御回路82をメモリー制御装置1での電力供給を制御する回路として説明する。
プリンター100と同様にメモリー制御装置1も通常モードと、通常モードよりも消費電力を減らす省電力モードを有する。メモリー制御装置1のモードは、プリンター100のモードと一致する。プリンター100が通常モードのとき、メモリー制御装置1は通常モードとなる。プリンター100が省電力モードのとき、メモリー制御装置1も省電力モードとなる。
DRAMモジュール4は、複数のDRAMチップ5を含む。図3では、4つのDRAMチップ5を含むDRAMモジュール4を一例として図示している。なお、DRAMモジュール4に搭載されるDRAMチップ5の個数は、4つとは限らず、4つよりも多くてもよいし(例えば、8個)、少なくてもよい(例えば、2個)。DRAMモジュール4には、データが記憶される。
第1コントローラー61は、1枚のDRAMモジュール4内に設けられた複数のDRAMチップ5のうち、一部のDRAMチップ5である第1メモリーチップ5aの読み書きを制御する。図3に示すDRAMチップ5のうち、第1コントローラー61は、右側の第1DRAMチップ51(第1メモリーチップ5aに相当)と第2DRAMチップ52(第1メモリーチップ5aに相当)の読み書きを制御する。
第2コントローラー62は、1枚のDRAMモジュール4内に設けられた複数のDRAMチップ5のうち、第1メモリーチップ5a以外のDRAMチップ5である第2メモリーチップ5bの読み書きを制御する。図3に示すDRAMチップ5のうち、第2コントローラー62は、左側の第3DRAMチップ53(第2メモリーチップ5bに相当)と第4DRAMチップ54(第2メモリーチップ5bに相当)の読み書きを制御する。
ここで、本説明では、DRAMモジュール4として、32ビットのバス幅(データビット幅)を有するものを例にあげて説明する。DRAMモジュール4に、64ビットのバス幅のものを用いてもよい。そして、図3に示すように、32ビットのバス幅のうち、第1DRAMチップ51が0〜7ビット、第2DRAMチップ52は、8〜15ビット、第3DRAMチップ53は、16〜23ビット、第4DRAMチップ54は、24〜31ビットを記憶する。つまり、本実施形態の各DRAMチップ5は、8ビット(1バイト)をデータ記憶の単位とする。
そして、主電源投入により、メモリー制御装置1は通常モードで起動する。上述の移行条件が満たされたとき、メモリー制御装置1も省電力モードに移行する。省電力モードで上述の復帰条件が満たされたとき、メモリー制御装置1も通常モードに復帰する。
(通常モードでのメモリー制御装置1の動作)
次に、図3、図4を用いて、通常モードでのメモリー制御装置1の動作と電力供給を説明する。
次に、図3、図4を用いて、通常モードでのメモリー制御装置1の動作と電力供給を説明する。
図4に示すように、本実施形態のプリンター100には、第1コントローラー61、第2コントローラー62、第1DRAMチップ51、第2DRAMチップ52、第3DRAMチップ53、第4DRAMチップ54の電源として第1電源回路811が設けられる。第1電源回路811は、DCDCコンバーターである。通常モードの間、電源制御回路82は、第1電源回路811を動作させ、メモリー制御装置1(第1コントローラー61、第2コントローラー62、第1DRAMチップ51、第2DRAMチップ52、第3DRAMチップ53、第4DRAMチップ54)に電力を供給させる。言い換えると、通常モードでは、電源制御回路82は、全DRAMチップ5、第1コントローラー61、第2コントローラー62に電力を供給する。なお、省電力モードでは、電源制御回路82は、第1電源回路811を停止させる(詳細は後述)。
プリンター100の主電源が投入されると、電源制御回路82は、第1電源回路811の動作を開始させ、所定の電圧を出力させる。その結果、全DRAMチップ5、第1コントローラー61、第2コントローラー62への電力供給が開始される。第1コントローラー61と第2コントローラー62はCPU21のような他の回路と通信を行いつつ、初期化、起動処理を行う。
次に、第1コントローラー61は、第1DRAMチップ51と第2DRAMチップ52の初期化を行う。また、第1コントローラー61は、動作モードの設定のため、第1DRAMチップ51と第2DRAMチップ52内のレジスタへの設定値のセットを行う。一方、第2コントローラー62は、第3DRAMチップ53と第4DRAMチップ54の初期化を行う。また、第2コントローラー62は、動作モードの設定のため、第3DRAMチップ53と第4DRAMチップ54内のレジスタへの設定値のセットを行う。通常モードでは、32ビットデータを各DRAMチップ5に振り分けて同じアドレスに同時に記憶させるので、各DRAMチップ5の動作モードは基本的に同じモードとされる。各種設定後に各DRAMチップ5、第1コントローラー61、第2コントローラー62の起動が完了する。つまり、主電源投入時、メモリー制御装置1は、通常モードで立ち上がる。通常モードの間、電源制御回路82は、第1電源回路811に動作させ、全てのDRAMチップ5、第1コントローラー61、第2コントローラー62への電力供給を行わせる。
また、通常モードでは、データの読み書きのような動作の同期のため、第1コントローラー61は、第2コントローラー62と各DRAMチップ5にクロック信号S1を入力する。また、第1コントローラー61は、制御信号S2(コマンド)とアドレス信号S3を第2コントローラー62に供給すする。第1コントローラー61はクロック信号S1の供給のため、クロック出力部61aを含む。
また、第1コントローラー61は、クロックイネーブル信号、ロウアドレスストローブ信号、カラムアドレスストローブ信号、ライトイネーブル信号、チップセレクト信号、データマスク信号のようなDRAMでの制御信号S2を第2コントローラー62に入力する制御信号出力部61bを含む。このように、第1コントローラー61は、第2コントローラー62、第3DRAMチップ53、及び、第4DRAMチップ54の動作を決定するコマンドを第2コントローラー62に入力する。また、第1コントローラー61は、第2コントローラー62にデータの読み出し又は書き込みを行うアドレスを指定するアドレス信号S3を与えるアドレス出力部61cを含む。第2コントローラー62は、第3DRAMチップ53と第4DRAMチップ54の記憶領域のうち、命令されたアドレスにデータに書き込む、又は、読み出す。
通常モードでDRAMモジュール4にデータを書き込むとき、第1コントローラー61と第2コントローラー62は、それぞれ32ビット単位でデータを受け取る。そして、32ビットのうち、第1コントローラー61は、0〜7ビットを第1DRAMチップ51に、8〜15ビットを第2DRAMチップ52に書き込む。第2コントローラー62は、16〜23ビットを第3DRAMチップ53に、24〜31ビットを第4DRAMチップ54に書き込む。第2コントローラー62は、第1コントローラー61から受けたクロック信号S1とコマンドに基づき、第3DRAMチップ53と第4DRAMチップ54のうちアドレス信号S3で指定されたアドレスにデータを書き込む。また、第1コントローラー61と第2コントローラー62は、各DRAMチップ5内の同じアドレスに、同時に書き込みを行う(同じタイミングで書き込みを開始する)。
通常モードでDRAMモジュール4からデータを読み出すとき、そして、第1コントローラー61は、第1DRAMチップ51の指定されたアドレスから0〜7ビットを、第2DRAMチップ52の指定されたアドレスから8〜15ビットを読み出す。第2コントローラー62は、第1コントローラー61から受けたクロック信号S1とコマンドに基づき、第3DRAMチップ53の指定されたアドレスから16〜23ビットを読み出し、第4DRAMチップ54の指定されたアドレスから24〜31ビットを読み出す。第1コントローラー61と第2コントローラー62は、各DRAMチップ5内の同じアドレスから同時にデータを読み出す(同じタイミングで読み出しを開始する)。32ビットのうち、第1コントローラー61は下位ビットを、第2コントローラー62は、上位ビットをデータの読み出し先(データ要求者)に出力する。
(省電力モードでのメモリー制御装置1)
次に、図5、図6を用いて、省電力モードでのメモリー制御装置1の動作と電力供給を説明する。省電力モードの間、電源制御回路82は、第1電源回路811を停止させる。一方、電源制御回路82は、第2電源回路812を動作させ、第1コントローラー61、第1DRAMチップ51、第2DRAMチップ52には電力を供給する。その結果、省電力モードでは、第2コントローラー62、第3DRAMチップ53、第4DRAMチップ54への電力供給が停止される。
次に、図5、図6を用いて、省電力モードでのメモリー制御装置1の動作と電力供給を説明する。省電力モードの間、電源制御回路82は、第1電源回路811を停止させる。一方、電源制御回路82は、第2電源回路812を動作させ、第1コントローラー61、第1DRAMチップ51、第2DRAMチップ52には電力を供給する。その結果、省電力モードでは、第2コントローラー62、第3DRAMチップ53、第4DRAMチップ54への電力供給が停止される。
省電力モードでは、第1コントローラー61は、第1DRAMチップ51と第2DRAMチップ52をセルフリフレッシュモードとし、記憶されたデータを保持させる。省電力モード中、第1DRAMチップ51と第2DRAMチップ52は、通常モードへの復帰のための処理(詳細は後述)を除き、セルフリフレッシュのみを行う。また、第2コントローラー62、第3DRAMチップ53、第4DRAMチップ54への電力供給が停止される。そのため、メモリー制御装置1の消費電力は通常モードに比べて大きく抑えられ、必要最小限となる。
ここで、第2電源回路812は、セルフリフレッシュモード(省電力モード)で第1コントローラー61、第1DRAMチップ51、及び第2DRAMチップ52に必要な電流値を出力したときに第1電源回路811よりも高効率な電源回路である。第2電源回路812は、例えば、リニアレギュレーターである。あるいは、第2電源回路812は、第1DRAMチップ51と第2DRAMチップ52をセルフリフレッシュモードで動作させたとき(省電力モードのとき)、第1電源回路811よりも高効率のDCDCコンバーターとしてもよい。省電力モードでは、メモリー制御装置1で流れる電流は通常モードよりも小さくなるので、第2電源回路812は、第1電源回路811よりも小さい電流を出力しているときの効率が高い電源回路ともいえる。このように、省電力モードでは第1電源回路811に代えて、第2電源回路812に電力供給を行わせ、省電力モードで消費されるエネルギーを減らす。また、モードに応じて用いる電源回路を切り替えるので、第1コントローラー61、第2コントローラー62、第1DRAMチップ51、第2DRAMチップ52、第3DRAMチップ53、第4DRAMチップ54に入力される電圧にばらつきがなくなる。そのため、これらのデバイスを安定して動作させることができる。
(通常モードから省電力モードに移行するときの処理)
次に、図5、図7を用いて通常モードから省電力モードに移行するときの処理の流れの一例を説明する。
次に、図5、図7を用いて通常モードから省電力モードに移行するときの処理の流れの一例を説明する。
図7のスタートは、移行条件が満たされたときである。言い換えると、通常モードから省電力モードに移行する前の移行前処理を開始する時点である。そして、電源制御回路82又はCPU21は、第1コントローラー61及び第2コントローラー62に移行条件が満たされたこと(移行前処理を開始すべき旨の信号)を通知する(ステップ♯11)。この通知を受けたとき、第2コントローラー62は、第2メモリーチップ5b(第3DRAMチップ53、第4DRAMチップ54)に記憶されたデータのうち、スナップショットの対象とするデータを確定する(ステップ♯12)。
スナップショットの対象とするデータ(スナップショットデータD1)は、適宜定めることができる。第3DRAMチップ53、第4DRAMチップ54)に記憶されたデータのうち、一部又は全部のデータであって、システムの動作に必要なデータとして予め定められたデータをスナップショットデータD1とする。スナップショットデータD1は、プリンター100を動作させるのに必要なシステムデータともいえる。第2コントローラー62、第3DRAMチップ53、第4DRAMチップ54の動作上の設定値がスナップショットの対象とされる。また、起動関連プログラムの読み出しと実行によって、第3DRAMチップ53及び第4DRAMチップ54に記憶されたCPU21、画像処理部22、印刷部7、操作パネル3、通信部25のような各種デバイスの設定値、パラメーター、起動処理の結果得られたデータ、読み出されたアプリケーションをスナップショットの対象とすることができる。第3DRAMチップ53、第4DRAMチップ54に記憶されたデータの全てをスナップショットの対象としてもよい。
続いて、第2コントローラー62は、確定したスナップショットの対象データ(スナップショットデータD1)を読み出し、第1コントローラー61に読み出したデータを渡す(ステップ♯13)。言い換えると、第2コントローラー62は、DRAMモジュール4に記憶されたデータのうち、上位ビットを読み出して第1コントローラー61に与える。
そして、第1コントローラー61は、第2コントローラー62から受けたデータを第1DRAMチップ51と第2DRAMチップ52(第1メモリーチップ5a)に記憶させる(ステップ♯14)。どのようにデータを格納するかは適宜定めることができる。例えば、第1コントローラー61は、第3DRAMチップ53に記憶されていたデータを第1DRAMチップ51に、第4DRAMチップ54に記憶されていたデータを第2DRAMチップ52に記憶させる。
第2コントローラー62は、全てのスナップショットデータD1を、第1DRAMチップ51と第2DRAMチップ52に移動させたか否か(複写が完了したか)を確認する(ステップ♯15)。完了していないとき(ステップ♯15のNo)、フローは、ステップ♯13に戻る。
一方、完了したとき(ステップ♯15のYes)、第1コントローラー61は、第1DRAMチップ51と第2DRAMチップ52(第1メモリーチップ5a)をセルフリフレッシュモードに移行させる(ステップ♯16)。その後、電源制御回路82は、使用する電源回路を第1電源回路811から第2電源回路812に切り替える(ステップ♯17)。使用する電源回路の切り替えによってメモリー制御装置1は、通常モードから省電力モードに移行する(ステップ♯17→エンド)。
このように、第1DRAMチップ51と第2DRAMチップ52へのスナップショットデータD1の記憶が完了すると、電源制御回路82は、第2コントローラー62及び第2メモリーチップ5b(第3DRAMチップ53、第4DRAMチップ54)への電力供給を停止するとともに、省電力モードでも第1コントローラー61と第1DRAMチップ51と第2DRAMチップ52に電力を供給する。
電源制御回路82は、移行条件が満たされてから第1DRAMチップ51と第2DRAMチップ52(第1メモリーチップ5a)をセルフリフレッシュモードに移行するのに必要な時間にマージンを加算した時間が経過したとき、第1電源回路811を停止させるとともに第2電源回路812からの電力供給を開始させる。また、第1コントローラー61がセルフリフレッシュモードへの移行完了を電源制御回路82に通知し、この通知を受けると、電源制御回路82が使用電源の切り替えを行ってもよい。
(省電力モードから通常モードに復帰するときの処理)
次に、図8を用いて通常モードから省電力モードに移行するときの処理の流れの一例を説明する。図8のスタートは、復帰条件が満たされたときである。言い換えると、省電力モードから通常モードに復帰するための復帰処理を開始する時点である。
次に、図8を用いて通常モードから省電力モードに移行するときの処理の流れの一例を説明する。図8のスタートは、復帰条件が満たされたときである。言い換えると、省電力モードから通常モードに復帰するための復帰処理を開始する時点である。
まず、電源制御回路82は、第1電源回路811の動作を開始させ、使用する電源回路を第2電源回路812から第1電源回路811に切り替える(ステップ♯21)。次に、第1コントローラー61は、第1DRAMチップ51と第2DRAMチップ52のセルフリフレッシュモードを解除し、読み書きできる状態に戻す(ステップ♯22)。また、第2コントローラー62への電力供給の再開により、第2コントローラー62が起動する(ステップ♯23)。
第1コントローラー61は、第1メモリーチップ5a(第1DRAMチップ51、第2DRAMチップ52)から第2メモリーチップ5b(第3DRAMチップ53、第4DRAMチップ54)の設定値(レジスタ値)を読み出し、第2コントローラー62に読み出したデータを渡す(ステップ♯24)。第2コントローラー62は受け取ったデータに基づき、第3DRAMチップ53と第4DRAMチップ54の動作モードを設定し、第3DRAMチップ53と第4DRAMチップ54の再起動を完了する(ステップ♯25)。
続いて、第1コントローラー61は、スナップショットデータD1を読み出し、第2コントローラー62に読み出したデータを渡す(ステップ♯26)。第2コントローラー62は、第1コントローラー61から受けたデータを、省電力モード移行前の記憶状態が再現(復元)されるように、第3DRAMチップ53と第4DRAMチップ54(第2メモリーチップ5b)に記憶させる(ステップ♯27)。また、第2コントローラー62は、全てのスナップショットデータD1の第3DRAMチップ53と第4DRAMチップ54への移動が完了したか否か(復元が完了したか否か)を確認する(ステップ♯28)。完了していないとき(ステップ♯28のNo)、フローは、ステップ♯26に戻る。
完了したとき(ステップ♯28のYes)、第2コントローラー62は、第1コントローラー61から供給されるクロック信号S1、制御信号S2、アドレス信号S3に基づき、第1コントローラー61による第1DRAMチップ51と第1DRAMチップ51の読み書きに同期して第3DRAMチップ53と第4DRAMチップ54の読み書きを行う同期モードに移行する(ステップ♯29→エンド)。そして、メモリー制御装置1での省電力モードから通常モードへの復帰が完了する(エンド)。
(オプションモジュール9)
次に、図9を用いて、本実施形態のメモリー制御装置1のオプションモジュール9を説明する。プリンター100では、カラーの画像データのような大サイズの画像データを扱うことがある。DRAMの容量が多いほど、スプール可能なデータを増やすことができる。DRAMモジュール4の増設によって、コンピューター200からのデータ送信を止めずに、印刷用データをスプールできるようになる場合がある。
次に、図9を用いて、本実施形態のメモリー制御装置1のオプションモジュール9を説明する。プリンター100では、カラーの画像データのような大サイズの画像データを扱うことがある。DRAMの容量が多いほど、スプール可能なデータを増やすことができる。DRAMモジュール4の増設によって、コンピューター200からのデータ送信を止めずに、印刷用データをスプールできるようになる場合がある。
本実施形態のプリンター100では、オプションモジュール9(別売りのDRAMモジュール)を増設できるようになっている。プリンター100内の基板には、オプションモジュール9を装着するためのオプションメモリーソケット91が設けられる。DRAMの増設を行うとき、オプションメモリーソケット91に、オプションモジュール9を差し込む。
図9に示すオプションモジュール9も、複数のDRAMチップ92を含む。図9では、標準のDRAMモジュール4と、標準のDRAMモジュール4の同様のDRAMモジュールであって、4つのDRAMチップ92を含むオプションモジュール9を一例として図示している。
標準のDRAMモジュール4と同様に、第1コントローラー61は、1枚のオプションモジュール9内に設けられた複数のDRAMチップ92のうち、右半分側のDRAMチップ92の読み書きを制御する。また、第2コントローラー62は、1枚のオプションモジュール9内に設けられた複数のDRAMチップ92のうち、左半分側のDRAMチップ92の読み書きを制御する。本説明では、DRAMモジュール4のバス幅(データビット幅)は32ビットとして説明しているので、図9に示すように、オプションモジュール9の各DRAMチップ92も8ビット(1バイト)をデータ記憶の単位とする。
オプションモジュール9には、第1電源回路811から電力が供給される。しかし、第2電源回路812は、オプションモジュール9に電力を供給しない。そのため、省電力モードになると、オプションモジュール9への電力供給は停止される。言い換えると、電源制御回路82は、通常モードでは第1電源回路811にオプションモジュール9への電力供給を行わせ、省電力モードでは、オプションモジュール9への電力供給を停止させる。
具体的に、プリンター100の主電源が投入され、第1コントローラー61、第2コントローラー62、オプションモジュール9への電力供給が開始されると、第1コントローラー61と第2コントローラー62は、オプションモジュール9内の担当するDRAMチップ92の初期化と動作モードの設定を行う。
通常モードでオプションモジュール9内の各DRAMチップ92への書き込みやデータの読み出しを行うとき、第2コントローラー62は、第1コントローラー61から供給されるクロック信号S1、制御信号S2、アドレス信号S3に基づき、第1コントローラー61のDRAMチップ5への読み書きに同期して、DRAMチップ92の読み書きを行う(同期モード)。この場合、第2コントローラー62がオプションモジュール9にクロック信号S4を供給してもよい。そして、オプションモジュール9の各DRAMチップ92は、第2コントローラー62(のクロック出力部621)からのクロック信号S4にあわせて動作してもよい。
オプションモジュール9への電力供給は、省電力モードになると停止される。そこで、第1コントローラー61と第2コントローラー62は、印刷用データのような印刷ジョブ終了後に破棄するデータのみをオプションモジュール9に記憶させるようにしてもよい。
あるいは、省電力モードに移行する前に、オプションモジュール9内のデータをスナップショットデータD1として、第1DRAMチップ51と第2DRAMチップ52に格納してもよい。そして、省電力モードが解除されたとき、第1コントローラー61が、省電力モード移行前の記憶状態が復元されるように、オプションモジュール9内の担当するDRAMチップ92に、スナップショットデータD1を記憶(移動)させるようにしてもよい。また、第1コントローラー61は、省電力モード移行前の記憶状態が復元されるようにオプションモジュール9内の第2コントローラー62担当のDRAMチップ92へのスナップショットデータD1の書き込みを第2コントローラー62に行わせてもよい。
このようにして、実施形態に係るメモリー制御装置1は、通常モードと、通常モードよりも消費電力を減らす省電力モードを有する。また、メモリー制御装置1は、複数のDRAMチップ5を含み、データを記憶するDRAMモジュール4、1枚のDRAMモジュール4内に設けられた複数のDRAMチップ5のうち、一部のDRAMチップ5である第1メモリーチップ5a(第1DRAMチップ51、第2DRAMチップ52)の読み書きを制御する第1コントローラー61、1枚のDRAMモジュール4内に設けられた複数のDRAMチップ5のうち、第1メモリーチップ5a以外のDRAMチップ5である第2メモリーチップ5b(第3DRAMチップ53、第4DRAMチップ54)の読み書きを制御する第2コントローラー62、各DRAMチップ5、第1コントローラー61、第2コントローラー62への電力供給を制御する電源制御回路82を含む。通常モードでは、電源制御回路82は、全てのDRAMチップ5、第1コントローラー61、第2コントローラー62に電力を供給する。予め定められた移行条件が満たされたことにより、通常モードから省電力モードに移行するとき、第2コントローラー62は、第2メモリーチップ5bに記憶されたデータの一部又は全部のデータであって、システムの動作に必要なデータとして予め定められたデータであるスナップショットデータD1を第1コントローラー61に渡す。第1コントローラー61は、受け取ったスナップショットデータD1を第1メモリーチップ5aに記憶させる。電源制御回路82は、第1メモリーチップ5aへのスナップショットデータD1の記憶が完了すると第2コントローラー62及び第2メモリーチップ5bへの電力供給を停止するとともに、省電力モードでも第1コントローラー61と第1メモリーチップ5aに電力を供給する。省電力モード中、第1コントローラー61は、第1メモリーチップ5aをセルフリフレッシュモードとして、第1メモリーチップ5aの記憶内容を保持させる。予め定められた復帰条件が満たされたことにより、省電力モードから通常モードに復帰するとき、電源制御回路82は、第2コントローラー62及び第2メモリーチップ5bへの電力供給を再開する。第1コントローラー61は、第2コントローラー62にスナップショットデータD1を与える。第2コントローラー62は、スナップショットデータD1を第2メモリーチップ5bに記憶させる。
この構成により、1つのDRAMモジュール4のうち、省電力モード中に電力を供給するDRAMチップ5の個数を減らすことができる。従って、省電力モード中の消費電力を減らすことができる。また、省電力モードの解除に伴い、第1メモリーチップ5a(第1DRAMチップ51、第2DRAMチップ52)に退避されていたスナップショットデータD1を第2メモリーチップ5b(第3DRAMチップ53、第4DRAMチップ54)に戻すので、DRAMモジュール4の記憶内容を速やかに省電力モード移行前の状態に戻す(復元する)ことができる。スナップショットデータD1には、DRAMに関する設定値を含めることができる。従って、省電力モードの復帰時、速やかに全DRAMチップ5を利用可能な状態に戻すことができ、起動時間を短くすることができる。また、第1コントローラー61と第2コントローラー62のように複数のコントローラーを内蔵するので、スナップショットデータD1は、各コントローラーを介して行えばよく、スナップショットデータD1の移動に要する時間は短くてすむ。従って、省電力モードから通常モードへの復帰時の起動を従来よりも高速化することができる。また、省電力モードでのデータ退避用の専用メモリーを設ける必要がないため、製造コストを抑えることができる。
また、通常モードのとき、第1コントローラー61は、第2コントローラー62にアドレス信号S3、制御信号S2、クロック信号S1を入力し、第2コントローラー62に入力したアドレス信号S3、制御信号S2、クロック信号S1に基づき第1メモリーチップ5a(第1DRAMチップ51、第2DRAMチップ52)へのデータの書き込みと第1メモリーチップ5aからのデータの読み出しを行う。第2コントローラー62は、第1コントローラー61から入力されたアドレス信号S3、制御信号S2、クロック信号S1に基づき、第1コントローラー61と同期して第2メモリーチップ5b(第3DRAMチップ53、第4DRAMチップ54)へのデータの書き込みと第2メモリーチップ5bからのデータの読み出しを行う。この構成により、DRAMモジュール4内のDRAMチップ5が第1メモリーチップ5a(第1DRAMチップ51、第2DRAMチップ52)と第2メモリーチップ5b(第3DRAMチップ53、第4DRAMチップ54)に区別されていても、第1コントローラー61と第2コントローラー62が協働し、DRAMモジュール4の全バス幅を使って、全バス幅のビット数のデータの読み書きを同期して行うことができる。
省電力モード中、DRAMモジュール4で消費される電力は、基本的に第1メモリーチップ5a(第1DRAMチップ51、第2DRAMチップ52)のセルフリフレッシュに必要な電力だけとなり、通常モードの時よりも少なくなる。そこで、プリンター100に、第1電源回路811と、セルフリフレッシュモード中の第1メモリーチップ5a(第1DRAMチップ51、第2DRAMチップ52)の動作に必要な電流値では第1電源回路811よりも高効率な第2電源回路812が含められる。電源制御回路82は、通常モードでは第1電源回路811に電力供給を行わせ、省電力モードでは第2電源回路812に電力供給を行わせる。この構成により、省電力モードとなり、DRAMモジュール4での消費電流が減少することに伴い、電流減少時に高効率である電源回路への切り替えを自動的に行うことができる。従って、省電力モードでの省エネルギー効果を更に高めることができる。
また、プリンター100は、オプションのDRAMモジュール4であるオプションモジュール9を装着するためのオプションメモリーソケット91を含む。電源制御回路82は、通常モードでは第1電源回路811にオプションモジュール9への電力供給を行わせ、省電力モードでは、オプションモジュール9への電力供給を停止させる。この構成により、省電力モード中に動作させるDRAMチップ5、92を第1メモリーチップ5a(第1DRAMチップ51、第2DRAMチップ52)のみに限ることができる。従って、オプションモジュール9が追加されても、省電力モード中の消費電力の増加がない。
画像形成装置(プリンター100)は、上述のメモリー制御装置1を含む。これにより、省電力モード中の消費電力が少ない画像形成装置を提供することができる。また、省電力モードの解除に伴い、第1メモリーチップ5a(第1DRAMチップ51、第2DRAMチップ52)に退避されていたスナップショットデータD1が第2メモリーチップ5b(第3DRAMチップ53、第4DRAMチップ54)に戻されるので、DRAMモジュール4の記憶内容を速やかに省電力モード移行前の状態に戻す(復元する)ことができる。スナップショットデータD1には、画像形成装置に含まれる各デバイスの設定値を含めることができる。従って、省電力モードの復帰時、速やかに画像形成装置を利用可能な状態に戻すことができ、起動時間を短くすることができる。また、スナップショットデータD1の移動に要する時間は短くて済むので、省電力モードから通常モードへの復帰時の起動が従来よりも高速化された画像形成装置を提供することができる。また、省電力モードでのデータ退避用の専用メモリーを設ける必要がないため、画像形成装置の製造コストを抑えることができる。
又、本発明の実施形態を説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実施することができる。
本発明は、DRAMモジュールを含むメモリー制御装置と、このメモリー制御装置を備えた画像形成装置に利用可能である。
100 プリンター(画像形成装置) 1 メモリー制御装置
4 DRAMモジュール 5 DRAMチップ
5a 第1メモリーチップ 5b 第2メモリーチップ
51 第1DRAMチップ(第1メモリーチップ)
52 第2DRAMチップ(第1メモリーチップ)
53 第3DRAMチップ(第2メモリーチップ)
54 第4DRAMチップ(第2メモリーチップ)
61 第1コントローラー 62 第2コントローラー
811 第1電源回路 812 第2電源回路
82 電源制御回路 9 オプションモジュール
91 オプションメモリーソケット D1 スナップショットデータ
S1 クロック信号 S2 制御信号
S3 アドレス信号
4 DRAMモジュール 5 DRAMチップ
5a 第1メモリーチップ 5b 第2メモリーチップ
51 第1DRAMチップ(第1メモリーチップ)
52 第2DRAMチップ(第1メモリーチップ)
53 第3DRAMチップ(第2メモリーチップ)
54 第4DRAMチップ(第2メモリーチップ)
61 第1コントローラー 62 第2コントローラー
811 第1電源回路 812 第2電源回路
82 電源制御回路 9 オプションモジュール
91 オプションメモリーソケット D1 スナップショットデータ
S1 クロック信号 S2 制御信号
S3 アドレス信号
Claims (5)
- 通常モードと、前記通常モードよりも消費電力を減らす省電力モードを有するメモリー制御装置であって、
複数のDRAMチップを含み、データを記憶するDRAMモジュールと、
1枚の前記DRAMモジュール内に設けられた複数の前記DRAMチップのうち、一部の前記DRAMチップである第1メモリーチップの読み書きを制御する第1コントローラーと、
1枚の前記DRAMモジュール内に設けられた複数の前記DRAMチップのうち、前記第1メモリーチップ以外のDRAMチップである第2メモリーチップの読み書きを制御する第2コントローラーと、
各前記DRAMチップ、前記第1コントローラー、前記第2コントローラーへの電力供給を制御する電源制御回路を含み、
前記通常モードでは、前記電源制御回路は、全ての前記DRAMチップ、前記第1コントローラー、前記第2コントローラーに電力を供給し、
予め定められた移行条件が満たされたことにより、前記通常モードから前記省電力モードに移行するとき、
前記第2コントローラーは、前記第2メモリーチップに記憶されたデータの一部又は全部のデータであって、システムの動作に必要なデータとして予め定められたデータであるスナップショットデータを前記第1コントローラーに渡し、
前記第1コントローラーは、受け取った前記スナップショットデータを前記第1メモリーチップに記憶させ、
前記電源制御回路は、前記第1メモリーチップへの前記スナップショットデータの記憶が完了すると前記第2コントローラー及び前記第2メモリーチップへの電力供給を停止するとともに、前記省電力モードでも前記第1コントローラーと前記第1メモリーチップに電力を供給し、
前記省電力モード中、前記第1コントローラーは、前記第1メモリーチップをセルフリフレッシュモードとして、前記第1メモリーチップの記憶内容を保持させ、
予め定められた復帰条件が満たされたことにより、前記省電力モードから前記通常モードに復帰するとき、
前記電源制御回路は、前記第2コントローラー及び前記第2メモリーチップへの電力供給を再開し、
前記第1コントローラーは、前記第2コントローラーに前記スナップショットデータを与え、
前記第2コントローラーは、前記スナップショットデータを前記第2メモリーチップに記憶させることを特徴とするメモリー制御装置。 - 前記通常モードのとき、
前記第1コントローラーは、前記第2コントローラーにアドレス信号、制御信号、クロック信号を入力し、前記第2コントローラーに入力した前記アドレス信号、前記制御信号、前記クロック信号に基づき前記第1メモリーチップへのデータの書き込みと前記第1メモリーチップからのデータの読み出しを行い、
前記第2コントローラーは前記第1コントローラーから入力された前記アドレス信号、前記制御信号、前記クロック信号に基づき、前記第1コントローラーと同期して前記第2メモリーチップへのデータの書き込みと前記第2メモリーチップからのデータの読み出しを行うことを特徴とするメモリー制御装置。 - 第1電源回路と、
前記セルフリフレッシュモード中の前記第1メモリーチップの動作に必要な電流値では前記第1電源回路よりも高効率な第2電源回路を含み、
前記電源制御回路は、前記通常モードでは前記第1電源回路に電力供給を行わせ、前記省電力モードでは前記第2電源回路に電力供給を行わせることを特徴とする請求項1又は2に記載のメモリー制御装置。 - オプションのDRAMモジュールであるオプションモジュールを装着するためのオプションメモリーソケットを含み、
前記電源制御回路は、前記通常モードでは前記第1電源回路に前記オプションモジュールへの電力供給を行わせ、前記省電力モードでは、前記オプションモジュールへの電力供給を停止させることを特徴とする請求項1乃至3の何れか1項に記載のメモリー制御装置。 - 請求項1乃至4の何れか1項に記載のメモリー制御装置を含むことを特徴とする画像形成装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015147005A JP2017027458A (ja) | 2015-07-24 | 2015-07-24 | メモリー制御装置及びこれを備えた画像形成装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015147005A JP2017027458A (ja) | 2015-07-24 | 2015-07-24 | メモリー制御装置及びこれを備えた画像形成装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017027458A true JP2017027458A (ja) | 2017-02-02 |
Family
ID=57946619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015147005A Pending JP2017027458A (ja) | 2015-07-24 | 2015-07-24 | メモリー制御装置及びこれを備えた画像形成装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017027458A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111016465A (zh) * | 2019-12-24 | 2020-04-17 | 珠海艾派克微电子有限公司 | 一种芯片和成像盒 |
JP2021005249A (ja) * | 2019-06-26 | 2021-01-14 | 京セラドキュメントソリューションズ株式会社 | 情報処理装置、画像形成装置および省電力制御方法 |
JP2021528712A (ja) * | 2018-06-29 | 2021-10-21 | インテル コーポレイション | メモリ構成の動的変換のためのアーキテクチャ |
-
2015
- 2015-07-24 JP JP2015147005A patent/JP2017027458A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021528712A (ja) * | 2018-06-29 | 2021-10-21 | インテル コーポレイション | メモリ構成の動的変換のためのアーキテクチャ |
JP7374116B2 (ja) | 2018-06-29 | 2023-11-06 | インテル コーポレイション | メモリ構成の動的変換のためのアーキテクチャ |
JP2021005249A (ja) * | 2019-06-26 | 2021-01-14 | 京セラドキュメントソリューションズ株式会社 | 情報処理装置、画像形成装置および省電力制御方法 |
CN111016465A (zh) * | 2019-12-24 | 2020-04-17 | 珠海艾派克微电子有限公司 | 一种芯片和成像盒 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20190018354A1 (en) | Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium | |
JP6589907B2 (ja) | 画像形成装置 | |
JP5978835B2 (ja) | 画像処理装置 | |
US8954772B2 (en) | Data processing apparatus capable of controlling power supply, control method therefor, and storage medium | |
JP5847501B2 (ja) | 情報処理装置、その制御方法、およびプログラム、並びに記録媒体 | |
CN109271013B (zh) | 信息处理装置及信息处理装置的控制方法 | |
US20160062775A1 (en) | Information processing apparatus including main system and subsystem | |
JP5477773B2 (ja) | 画像形成装置 | |
JP2017027458A (ja) | メモリー制御装置及びこれを備えた画像形成装置 | |
JP5825887B2 (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム | |
JP5678784B2 (ja) | 回路、電子機器、及び印刷装置 | |
JP6106623B2 (ja) | 画像形成装置 | |
JP5701043B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
EP2602665A2 (en) | Control device and electronic apparatus | |
JP2013228513A (ja) | 画像形成装置 | |
JP2016126544A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP2010201705A (ja) | 画像形成装置、画像形成装置の制御方法及びプログラム | |
JP6497254B2 (ja) | 画像形成システム | |
JP2016110513A (ja) | 情報処理装置、情報処理装置の制御方法、プログラムおよび記録媒体 | |
JP5100280B2 (ja) | 画像形成装置 | |
JP7067281B2 (ja) | 画像形成装置および画像形成方法 | |
JP4948862B2 (ja) | 画像形成装置 | |
JP7200700B2 (ja) | 充電装置、画像形成装置、及び充電方法 | |
JP2012221443A (ja) | コントローラー、電子機器、及び画像処理装置 | |
JP2012227821A (ja) | 画像処理装置、画像形成装置、省電力方法、省電力プログラム及び記録媒体 |