JP2016126544A - 情報処理装置、情報処理装置の制御方法、及びプログラム - Google Patents
情報処理装置、情報処理装置の制御方法、及びプログラム Download PDFInfo
- Publication number
- JP2016126544A JP2016126544A JP2015000043A JP2015000043A JP2016126544A JP 2016126544 A JP2016126544 A JP 2016126544A JP 2015000043 A JP2015000043 A JP 2015000043A JP 2015000043 A JP2015000043 A JP 2015000043A JP 2016126544 A JP2016126544 A JP 2016126544A
- Authority
- JP
- Japan
- Prior art keywords
- power
- sub cpu
- main cpu
- state
- power saving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】 省電力状態からの復帰時における第2のCPUを起動するまでの時間を短縮する。【解決手段】メインCPUとサブCPUとを備える情報処理装置における情報処理装置において、第1の電力状態よりも省電力状態の第2の電力状態から、第1の電力状態に復帰する際、前記電源制御工程が前記サブCPUにリセット解除信号を出力する。【選択図】 図6
Description
本発明は、情報処理装置、情報処理装置の制御方法、及びプログラムに関するものである。
市場での節電意識の高まりから、情報処理装置、例えば現在の複写機は従来の複写機よりも高頻度で省電力状態に入るよう設定された状態で出荷されるようになっている。これにより、ユーザが複写機を使おうとした時点で複写機が省電力状態にある確率は従来よりも高くなった。このため、複写機が短時間で省電力状態から復帰してコピーなどのジョブを実行できることは以前にも増して重要となってきている。
一方で、複写機にはメインCPUとサブCPUの2つのCPUで構成されるコントローラを備えたものがある。メインCPUでは操作部を通じたユーザ操作への応答や、ネットワークを通じた印刷要求の受付等を制御する。また、サブCPUではスキャナ装置やプリンタ装置を制御してコピーやプリントなどのジョブ実行の制御を行う。メインCPUとサブCPUがそれぞれ異なる処理を担当するので、CPUが動作するために必要なメモリもメインCPUとサブCPUとでそれぞれ独立したメモリを持つ構成をとる。
一方で、複写機にはメインCPUとサブCPUの2つのCPUで構成されるコントローラを備えたものがある。メインCPUでは操作部を通じたユーザ操作への応答や、ネットワークを通じた印刷要求の受付等を制御する。また、サブCPUではスキャナ装置やプリンタ装置を制御してコピーやプリントなどのジョブ実行の制御を行う。メインCPUとサブCPUがそれぞれ異なる処理を担当するので、CPUが動作するために必要なメモリもメインCPUとサブCPUとでそれぞれ独立したメモリを持つ構成をとる。
こうした複写機は、複写機を省電力状態にしている間はサブCPUの電源を切るように構成される。ユーザが複写機を使っていない間、つまりジョブ実行していない間はスキャナ装置やプリンタ装置の制御を行う必要がないのでサブCPUの電源を切ることで電力を節減できるためである。この構成の複写機では、ユーザが複写機を使おうとした際には、サブCPUを再度起動し、サブCPUとスキャナ装置およびプリンタ装置の間で再ネゴシエーションを実行する、という手順を踏んで省電力状態から通常状態へ復帰する必要がある。
この時、省電力状態からの復帰に際して、どのようにしてサブCPU を再度起動するのかが課題となる。サブCPUを起動するためにはサブCPUが実行すべきファームウェアが必要となる。
しかしながら、ファームウェアを格納しておく不揮発性記憶装置はメインCPUかサブCPUのどちらか一方のみに備えるのが望ましい。メインCPUとサブCPUの両方にファームウェア格納用の不揮発性記憶装置を備える構成とするとコントローラの部品コストが上昇してしまうためである。
しかしながら、ファームウェアを格納しておく不揮発性記憶装置はメインCPUかサブCPUのどちらか一方のみに備えるのが望ましい。メインCPUとサブCPUの両方にファームウェア格納用の不揮発性記憶装置を備える構成とするとコントローラの部品コストが上昇してしまうためである。
こうした課題に対し特許文献1では、メインCPU側に不揮発性記憶装置を備え、省電力状態からの復帰時にはメインCPUがサブCPUのメモリにファームウェアを転送、メインCPUがサブCPUを起動する、という方法でサブCPUを起動していた。
特許文献1の方法はファームウェアを格納しておく不揮発性記憶装置はメインCPU側にのみ用意すれば良く、コストを抑えつつメインCPUとサブCPUを持つ構成のコントローラにおいて省電力状態からの復帰を実現できている。しかし、複写機を短時間で省電力状態から復帰させるという観点からは課題が残っている。
先述したように複写機が省電力状態から復帰する際には、サブCPUが、スキャナ装置およびプリンタ装置との間で、ネゴシエーションを実行せねばならない。また、複写機がジョブ実行可能な状態となるためにはスキャナ装置およびプリンタ装置が復帰後の準備動作を終えている必要があり、これを完了せねば本当にユーザが複写機を利用できる準備が整ったとは言えない。この準備動作はネゴシエーションを実行することで開始される。
複写機の省電力状態からの復帰においては、実際にはサブCPUを起動させるだけではなくメインCPUの省電力状態からの復帰も必要である。近年の複写機では高機能化に伴いメインCPUの省電力状態からの復帰にも短くない時間を要する。
特許文献1の方法はメインCPUがサブCPUを起動する構成であるため必然的にサブCPUが起動するのはメインCPUが省電力状態から復帰した後となる。このため特許文献1の方法ではサブCPUがスキャナ装置およびプリンタ装置とのネゴシエーションを開始するのが遅くなってしまう。このため、結果的に複写機の省電力状態からの復帰に要する時間が長くなっていた。
そこで、本発明は、サブCPUの起動を開始するまでの時間を短縮することを目的とする。
特許文献1の方法はメインCPUがサブCPUを起動する構成であるため必然的にサブCPUが起動するのはメインCPUが省電力状態から復帰した後となる。このため特許文献1の方法ではサブCPUがスキャナ装置およびプリンタ装置とのネゴシエーションを開始するのが遅くなってしまう。このため、結果的に複写機の省電力状態からの復帰に要する時間が長くなっていた。
そこで、本発明は、サブCPUの起動を開始するまでの時間を短縮することを目的とする。
本発明は、上記の課題を解決するためになされたもので、本発明の目的は、省電力状態からの復帰時における第2のCPUを起動するまでの時間を短縮することである。
上記目的を達成する本発明の情報処理装置は以下に示す構成を備える。
メインCPUとサブCPUとを備える情報処理装置であって、前記メインCPUと、前記サブCPUと、前記サブCPUが使用するメモリに電源を供給する電源制御手段とを備え、第1の電力状態よりも省電力状態の第2の電力状態から、前記第1の電力状態に復帰する際、前記電源制御手段が前記サブCPUにリセット解除信号を出力することを特徴とする。
メインCPUとサブCPUとを備える情報処理装置であって、前記メインCPUと、前記サブCPUと、前記サブCPUが使用するメモリに電源を供給する電源制御手段とを備え、第1の電力状態よりも省電力状態の第2の電力状態から、前記第1の電力状態に復帰する際、前記電源制御手段が前記サブCPUにリセット解除信号を出力することを特徴とする。
本発明によれば、省電力状態からの復帰時におけるサブCPUを起動するまでの時間を短縮できる。
次に本発明を実施するための最良の形態について図面を参照して説明する。
<システム構成の説明>
〔第1実施形態〕
<システム構成の説明>
〔第1実施形態〕
図1は、本実施形態を示す情報処理装置の構成を説明するブロック図である。本例では、情報処理装置の一例として、メインCPUとサブCPUを備えて画像処理を行う画像形成装置を例とするが、複合画像形成装置であってもよい。
図1において、2はスキャナ装置で、原稿から光学的に画像を読み取りデジタル画像に変換する。4はプリンタ装置で、デジタル画像を紙デバイス(シート)に出力する。5は操作部で、本装置の操作を行なうための指示を受け付けたり、指示の内容を表示する機能を備える。6はハードディスク装置で、デジタル画像や制御プログラム等を記憶する。3はコントローラで、上記各デバイスと接続され各モジュールに指示を出す事により画像形成装置上でジョブを実行する。なお、画像形成装置1はLAN7経由で外部のコンピュータからデジタル画像の入出力、ジョブの発行や機器の指示等も行なうことが可能である。
図1において、2はスキャナ装置で、原稿から光学的に画像を読み取りデジタル画像に変換する。4はプリンタ装置で、デジタル画像を紙デバイス(シート)に出力する。5は操作部で、本装置の操作を行なうための指示を受け付けたり、指示の内容を表示する機能を備える。6はハードディスク装置で、デジタル画像や制御プログラム等を記憶する。3はコントローラで、上記各デバイスと接続され各モジュールに指示を出す事により画像形成装置上でジョブを実行する。なお、画像形成装置1はLAN7経由で外部のコンピュータからデジタル画像の入出力、ジョブの発行や機器の指示等も行なうことが可能である。
スキャナ装置2は、自動的に原稿束を自動的に逐次入れ替えることが可能な原稿給紙ユニット21、原稿を光学スキャンしデジタル画像に変換する事が可能なスキャナユニット22から成り、変換された画像データはコントローラ3に送信される。
プリンタ装置4は、紙束から一枚ずつ逐次給紙可能な給紙ユニット42、給紙した紙に画像データを印刷するためのマーキングユニット41、印刷後の紙を排紙するための排紙ユニット43から成る。操作部5は、ユーザが画像形成装置に画像複写等の動作を指示したり、画像形成装置の各種情報をユーザに提示したりするための、非図示の操作ボタンおよび液晶画面等の表示パネルを備える。
図2は、図1に示したコントローラ3の構成を説明するブロック図である。以下、本図を用いて本発明を具体的に適用するモジュールであるコントローラ3について述べる。
図2において、コントローラ3は、メインコントローラ310と、サブコントローラ320から構成される。メインコントローラ310は、いわゆる汎用的なCPUシステムである。全体を制御するメインCPU311、BIOSと呼ばれる初期プログラムが含まれるブートROM315、CPU311が主記憶メモリとして使用するメインCPUメモリ313を備え、これらが内部バス312を通して接続される。内部バス312には、これに加えてストレージ装置を制御するディスクコントローラ316が接続されており、これを通してハードディスク装置6を制御できる。また、メインコントローラ310にはネットワークインターフェース317を介してLAN7が、操作部インターフェース318を通して操作部5が接続される。メインCPUメモリ313にはメインコントローラ310が動作している間、メインCPU311が実行するプログラムであるメインCPUファーム314が保持されている。
サブコントローラ320は比較的小さな汎用CPUシステムと、画像処理ハードウェアから構成される。サブCPU321、サブCPU321が主記憶メモリとして使用するサブCPUメモリ323、リアルタイムデジタル画像処理を行なう画像処理プロセッサ328とこれらを接続する内部バス322を備える。また、スキャナインターフェース326を通じてスキャナ装置2が、プリンタインターフェース327を通してプリンタ装置4が外部に接続される。
サブCPUメモリ323にはサブコントローラ320が動作している間、サブCPU321が実行するプログラムであるサブCPUファーム324が保持されている。また、サブCPUメモリ323内にはジョブ実行中に画像データを一時格納するためのメモリ領域である画像メモリ325がある。
なお、メインコントローラ310の内部バス312とサブコントローラ320の内部バス322はバスブリッジ330によって接続されている。
なお、メインコントローラ310の内部バス312とサブコントローラ320の内部バス322はバスブリッジ330によって接続されている。
メインCPUメモリ313、サブCPUメモリ323は揮発性のDRAMであり、画像形成装置1の電源がオフになっている間は内容を保持できない。このため、メインCPUファーム314とサブCPUファーム324はハードディスク装置6に記憶されている。これらは画像形成装置1の電源がオンになった際にそれぞれハードディスク装置6からメインCPUメモリ313とサブCPUメモリ323にロードされて実行される。
電源制御回路331は、画像形成装置1の電力状態を制御するための電気回路である。電源ユニット340は入力されたAC電源341をもとに画像形成装置1の各部のための電源を出力、供給する。
図2中の電源制御回路331から伸びる矢印付きのラインは信号ラインを表し、電源ユニット340から伸びる矢印付きのラインは電源ラインを表している。図2において電源ラインと信号ラインの区別は矢印の形によって示されている。
図2中の電源制御回路331から伸びる矢印付きのラインは信号ラインを表し、電源ユニット340から伸びる矢印付きのラインは電源ラインを表している。図2において電源ラインと信号ラインの区別は矢印の形によって示されている。
スキャナ・プリンタ装置電源342は、スキャナ装置2およびプリンタ装置4に供給される電源である。省電力状態用電源343は、画像形成装置1が省電力状態にある間、通電が維持される箇所に供給される電源である。
通常状態用電源344は、画像形成装置1が通常状態にある場合に通電される箇所に供給される電源である。通常状態用電源344は画像形成装置1が省電力状態にある場合には通電されない。これらの電源の通電・非通電の状態は電源制御回路331によって個別に制御される。
通常状態用電源344は、画像形成装置1が通常状態にある場合に通電される箇所に供給される電源である。通常状態用電源344は画像形成装置1が省電力状態にある場合には通電されない。これらの電源の通電・非通電の状態は電源制御回路331によって個別に制御される。
電源オン信号332は、画像形成装置1の電源がオフである時に電源制御回路331に対して電源オンを指示するための信号である。電源オン信号332は非図示の電源スイッチをユーザが操作した際に入力される。
メインCPUリセット信号333は、メインCPU311のリセット状態を制御する信号である。画像形成装置1が電源オンされた際、メインCPUリセット信号333の入力を停止することによりリセット解除となりメインCPU311が動作を開始する。メインCPU省電力解除信号334はメインCPU311が省電力状態にある場合に、メインCPU311の省電力状態を解除するために入力される信号である。
サブCPUリセット信号335は、サブCPU321のリセット状態を解除する制御信号である。サブCPU321は、リセット解除信号としてサブCPUリセット信号335が電源制御回路331から入力されることによりリセット解除状態となりサブCPU321は、サブCPUメモリ323内でのサブCPUファーム324の動作を開始する。
電源制御回路331は、メインコントローラ310の内部バス312に接続されており、メインCPU311は電源制御回路331に指示してサブCPUリセット信号335の状態を制御することが可能である。
セルフリフレッシュ解除信号336は画像形成装置1が省電力状態にあり、サブCPUメモリ323がセルフリフレッシュ状態にある際に、サブCPUメモリ323のセルフリフレッシュ状態の解除を指示するための信号である。サブCPUメモリ323はセルフリフレッシュ解除信号336が入力されることによりセルフリフレッシュ状態を解除し、通常状態へ復帰するように構成される。
省電力解除信号337、画像形成装置1が省電力状態にある際に、省電力状態を解除するよう通知する信号である。省電力解除信号337が電源制御回路331に入力されるとコントローラ3は省電力状態からの復帰動作を開始する。省電力解除信号337は操作部5の操作かパケット受信をきっかけとして電源制御回路331に入力されるよう構成される。具体的には、ユーザが操作部5の非図示のスイッチを操作した場合に操作部5が省電力解除信号337を出力する。また、ネットワークインターフェース317がLAN7からのネットワークパケット受信を検知した場合に省電力解除信号337を出力する。
本実施形態における画像形成装置1のサブCPUメモリ323は、サブCPUメモリ323が電力節減のためにセルフリフレッシュに設定されている場合に、さらに電力を節減できる機能を備える。具体的にはサブCPUメモリ323はPASR (Partial Array Self Refresh) 技術による電力の節減が可能である。これはメモリの全領域をセルフリフレッシュするのではなく、設定された一部領域のみをセルフリフレッシュすることによって電力を節減するものである。
図3は、図1に示した情報処理装置のメモリマップを示す図である。
図3の(a)に示すように図2に示したサブCPUメモリ323は、同サイズの複数の領域に分割されている。図3の(a)では8つの領域に分割されている構成となっている。説明上この分割された各領域をBank0からBank7と呼ぶことにする。各領域は、後述するようにリフレッシュすべき領域が指定可能に構成されている。
図3の(b)に示すようにねPASR技術を用いたメモリではこれらBank0からBank7の領域ごとにセルフリフレッシュするかどうかを選択できる。セルフリフレッシュをONに設定した領域はメモリの内容が保持されるが、セルフリフレッシュをOFFに設定した領域はメモリの内容が失われる
しかしセルフリフレッシュをOFFにすることによって電力が削減されるため全領域をセルフリフレッシュする場合と比べて消費する電力が少なくなる。当然ながらセルフリフレッシュをOFFにする領域が多いほど電力節減効果が高い。
図3の(a)に示すように図2に示したサブCPUメモリ323は、同サイズの複数の領域に分割されている。図3の(a)では8つの領域に分割されている構成となっている。説明上この分割された各領域をBank0からBank7と呼ぶことにする。各領域は、後述するようにリフレッシュすべき領域が指定可能に構成されている。
図3の(b)に示すようにねPASR技術を用いたメモリではこれらBank0からBank7の領域ごとにセルフリフレッシュするかどうかを選択できる。セルフリフレッシュをONに設定した領域はメモリの内容が保持されるが、セルフリフレッシュをOFFに設定した領域はメモリの内容が失われる
しかしセルフリフレッシュをOFFにすることによって電力が削減されるため全領域をセルフリフレッシュする場合と比べて消費する電力が少なくなる。当然ながらセルフリフレッシュをOFFにする領域が多いほど電力節減効果が高い。
図3の(c)にはサブCPUメモリ323内でのサブCPUファーム324と画像メモリ325のレイアウトを示している。図のようにサブCPUメモリ323内での各領域の割り当ては必ずしもBank0からBank7の領域の境界にアラインメントされているわけではない。尚、この構成はあくまで一例であって上記の構成が本発明を制限するものではない。
以下、コントローラ3の動作について、紙デバイスによる画像複写を例に説明する。
ユーザが操作部5から画像複写を指示すると、メインCPU311はサブCPU321に指示してスキャン動作を開始させる。サブCPU321はスキャナインターフェース326を介してスキャナ装置2に画像読み取り命令を送る。
ユーザが操作部5から画像複写を指示すると、メインCPU311はサブCPU321に指示してスキャン動作を開始させる。サブCPU321はスキャナインターフェース326を介してスキャナ装置2に画像読み取り命令を送る。
スキャナ装置2は紙原稿を光学スキャンしデジタル画像データに変換してスキャナインターフェース326を通じ画像処理プロセッサ328に入力する。画像処理プロセッサ328は画像メモリ325にデジタル画像データの一時保存を行なう。
メインCPU311はデジタル画像データが画像メモリ325に一定量もしくは全て入ったことが確認できると、サブCPU321に指示してプリント動作を開始させる。サブCPU321はプリンタインターフェース327を介してプリンタ装置4に画像出力指示を出す。サブCPU321は画像処理プロセッサ328に画像メモリ325の画像データの位置を教え、プリンタ装置4からの同期信号に従って画像データを画像処理プロセッサ328とプリンタインターフェース327を介してプリンタ装置4に送信する。それにより、プリンタ装置4にて紙デバイスにデジタル画像データが印刷される。
〔情報処理装置1の各CPUの起動処理〕
図4は、本実施形態を示す情報処理装置の制御方法を説明するフローチャートである。本例は、画像形成装置1の起動動作例である。なお、(a)は、電源ン制御回路の処理に対応し、(b)はメインCPUの起動処理に対応し、(c)はサブCPUの起動処理に対応する。
まず、図4(a)は起動時に電源制御回路331が実行する動作を説明する。なお、電源制御回路331は、電源オン信号332が入力されることをトリガとして本処理を実行する。
図4は、本実施形態を示す情報処理装置の制御方法を説明するフローチャートである。本例は、画像形成装置1の起動動作例である。なお、(a)は、電源ン制御回路の処理に対応し、(b)はメインCPUの起動処理に対応し、(c)はサブCPUの起動処理に対応する。
まず、図4(a)は起動時に電源制御回路331が実行する動作を説明する。なお、電源制御回路331は、電源オン信号332が入力されることをトリガとして本処理を実行する。
S401において、電源制御回路331は画像形成装置1の各部への電源供給を開始する。具体的にはスキャナ・プリンタ装置電源342、省電力状態用電源343および通常状態用電源344の全ての電源を通電状態とする。
次に、S402において電源制御回路331はメインCPU311およびサブCPU321をリセット状態とするため、メインCPUリセット信号333をメインCPU311に入力する。さらに、電源制御回路331は、サブCPU321に対してサブCPUリセット信号335を入力する。
最後に、S403において電源制御回路331はメインCPUリセット信号333を制御してメインCPU311をリセット解除する。これによりメインCPU311が動作を開始する。この時、電源制御回路331はサブCPU321についてはリセットしたままとし、まだ動作を開始させないよう制御する。
以下、図4の(b)を参照して、起動時にメインCPU311が実行する動作処理を説明する。前述のS403のステップによりメインCPU311のリセットが解除されるとメインCPU311はこのフローを実行開始する。
S411において、メインCPU311は、ブートROM315内に格納された初期プログラムの実行を開始する。初期プログラムを実行することでメインCPU311はディスクコントローラ316を初期化し、ハードディスク装置6を制御してメインCPUファーム314をメインCPUメモリ313の所定の領域にロードする。ロードが完了すると、S412において、メインCPU311はメインCPUメモリ313内のメインCPUファーム314の実行を開始する。
S413において、メインCPU311はメインCPUファーム314を実行することでメインコントローラ310の各周辺デバイスを初期化する。具体的にはネットワークインターフェース317や操作部インターフェース318の初期化を実行する。
S414において、メインCPU311はディスクコントローラ316を介してハードディスク装置6を制御し、サブCPUファーム324を読みだす。また、メインCPU311は読みだしたサブCPUファーム324をサブCPUメモリ323内の所定の領域に転送する。
転送が完了すると、S415において、メインCPU311は電源制御回路331を介してサブCPUリセット信号335を制御し、サブCPU321をリセット解除する。これによりサブCPU321が動作を開始する。
以下、図4の(c)を参照して、起動時にサブCPU321が実行する動作を説明する。前述のS415のステップによりサブCPU321のリセットが解除されるとメインCPU311はこのフローを実行開始する。
S421において、サブCPU321はサブCPUメモリ323内のサブCPUファーム324を実行開始する。
S421において、サブCPU321はサブCPUメモリ323内のサブCPUファーム324を実行開始する。
S422において、サブCPU321はサブコントローラ内の各周辺デバイスを初期化する。具体的にはスキャナインターフェース326、プリンタインターフェース327および画像処理プロセッサ328の初期化を実行する。S423において、サブCPU321はプリンタインターフェース327を介してプリンタ装置4とのネゴシエーションを実行する。S424において、サブCPU321はスキャナインターフェース326を介してスキャナ装置2とのネゴシエーションを実行する。
S425において、サブCPU321はプリンタ装置4がジョブ実行可能となるための準備が完了したかどうかを判断する。S423でのネゴシエーションの後、プリンタ装置4は各種の調整動作を実行しており、ジョブ実行のためにはこの完了を待つ必要がある。準備が完了したかどうかをサブCPU321はプリンタインターフェース327を介して知ることができるので、サブCPU321は準備が完了するまでS425を繰り返す。完了すればS426へ進む。
S426において、サブCPU321は同様にスキャナ装置2についてもジョブ実行可能となる準備が完了したかどうか判断する。サブCPU321は準備が完了するまでS426を繰り返す。完了すれば、これにより画像形成装置1の起動は完了である。
尚、本実施形態では、サブCPU321はプリンタ装置4とのネゴシエーション実行後にスキャナ装置2とネゴシエーションを実行することとしているが、この構成は一例であって本発明はこれに限定されるものではない。スキャナ装置2とのネゴシエーション後にプリンタ装置4とネゴシエーションを実行する構成でもよく、あるいは同時にネゴシエーションを実行する構成でもよい。同様に、サブCPU321はプリンタ装置4が準備完了するのを待った後にスキャナ装置2の準備完了を待つ構成としているが、これについても本発明はこの構成に限定されるものではない。
〔画像形成装置1の省電力状態への移行処理〕
図5は、本実施形態を示す情報処理装置の制御方法を説明するフローチャートである。本実施形態の画像形成装置1は、所定の時間以上の間、画像形成装置1がジョブを実行しなかった場合に省電力状態へ移行し、電力を節減する省電力制御が実行されている。画像形成装置1は、図5のフローを実行することにより省電力状態へ移行する。
図5は、本実施形態を示す情報処理装置の制御方法を説明するフローチャートである。本実施形態の画像形成装置1は、所定の時間以上の間、画像形成装置1がジョブを実行しなかった場合に省電力状態へ移行し、電力を節減する省電力制御が実行されている。画像形成装置1は、図5のフローを実行することにより省電力状態へ移行する。
図5の(a)は、省電力状態移行時にメインCPU311が実行する処理に対応する。画像形成装置1が所定の時間に以上ジョブを実行しなかった場合、メインCPU311はこのフローを実行する。
まず、S501において、メインCPU311はサブCPU321をリセット状態にする。メインCPU311は電源制御回路331を介してサブCPUリセット信号335を制御し、サブCPU321をリセット状態にする。これによりサブCPU321は動作を停止し、サブCPU321がサブCPUメモリ323へアクセスすることは無くなる。S502においてメインCPU311はサブCPUメモリ323のセルフリフレッシュが必要な領域を特定する。
本実施形態の画像形成装置1は省電力状態においてサブCPUメモリ323をセルフリフレッシュ状態にすることで消費電力を節減するが、その際に前述のPASR技術を用いてサブCPUメモリ323の電力をさらに節減する。そのためにメインCPU311はサブCPUメモリ323のBank0からBank7のどの領域をセルフリフレッシュONとするか判断する。
省電力状態への移行動作を開始した時点で、サブCPUメモリ323内には起動時のフローにおいてメインCPU311がサブCPUメモリ323に転送したサブCPUファーム324が保持されている。このサブCPUファーム324は画像形成装置1が省電力状態から通常状態へ復帰した後に再びサブCPU321が実行するために必要である。
一方、画像メモリ325の内容はジョブ実行中にのみ必要であり、画像形成装置1が省電力状態にある間も内容を保持しておく必要性は無い。また、一般的に画像メモリ325の領域サイズは非常に大きなものとなるため、この領域をセルフリフレッシュしないことによる電力節減効果は大きい。よって、サブCPUファーム324を含む領域をセルフリフレッシュONに設定する領域、それ以外の領域をセルフリフレッシュOFFに設定する領域とするのが望ましい。
一方、画像メモリ325の内容はジョブ実行中にのみ必要であり、画像形成装置1が省電力状態にある間も内容を保持しておく必要性は無い。また、一般的に画像メモリ325の領域サイズは非常に大きなものとなるため、この領域をセルフリフレッシュしないことによる電力節減効果は大きい。よって、サブCPUファーム324を含む領域をセルフリフレッシュONに設定する領域、それ以外の領域をセルフリフレッシュOFFに設定する領域とするのが望ましい。
メインCPU311は、Bank0からBank7の各領域の番地の範囲とサブCPUファーム324の格納された番地を比較する。
図3のように、サブCPUファーム324はBank0とBank1の一部分に格納されているので、メインCPU311はBank0、Bank1をセルフリフレッシュが必要な領域として特定する。
図3のように、サブCPUファーム324はBank0とBank1の一部分に格納されているので、メインCPU311はBank0、Bank1をセルフリフレッシュが必要な領域として特定する。
S503において、メインCPU311はサブCPUメモリ323のセルフリフレッシュ設定を行う。この際S502において特定された領域、つまりBank0およびBank1のみセルフリフレッシュがONとなるように図3の(b)に示すようにPASRを設定する。
S504において、メインCPU311は省電力状態からの復帰時に実行すべきメインCPUファーム314のメモリ番地を不揮発の復帰ベクタに設定し、メインCPUメモリ313をセルフリフレッシュ状態に設定する。そして、S505において、電源制御回路331に省電力状態への移行を指示する。
図5の(b)は、省電力状態移行時に電源制御回路331が実行する動作例に対応する。
先述のS505において、メインCPU311から省電力状態への移行を指示された電源制御回路331はこのフローを実行する。
S511において、電源制御回路331はスキャナ・プリンタ装置電源342および通常状態用電源344の通電を停止する。ただし省電力状態用電源343については供給したままとする。これにより画像形成装置1は省電力状態へ移行する。省電力状態における画像形成装置1の各部の通電状態を図7に示す。図7は、画像形成装置1の電力状態が第1の電力状態よりも低電力の第2の電力状態に遷移した状態を示し、メインCPU311とサブCPU321が共に電力状態がオフ状態である。
先述のS505において、メインCPU311から省電力状態への移行を指示された電源制御回路331はこのフローを実行する。
S511において、電源制御回路331はスキャナ・プリンタ装置電源342および通常状態用電源344の通電を停止する。ただし省電力状態用電源343については供給したままとする。これにより画像形成装置1は省電力状態へ移行する。省電力状態における画像形成装置1の各部の通電状態を図7に示す。図7は、画像形成装置1の電力状態が第1の電力状態よりも低電力の第2の電力状態に遷移した状態を示し、メインCPU311とサブCPU321が共に電力状態がオフ状態である。
〔省電力状態から通常状態への復帰時の処理〕
図6は、本実施形態を示す情報処理装置の制御方法を説明するフローチャートである。以下、省電力状態から通常状態への復帰時の動作例について詳述する。
図6の(a)は省電力状態からの復帰時に電源制御回路331が実行する動作例である。
ユーザが操作部5を操作したか、あるいはネットワークインターフェース317がパケットを受信したという要因により電源制御回路331に省電力解除信号337が入力され、電源制御回路331はこのフローを実行開始する。
S601において電源制御回路331は画像形成装置1の各部に再度通電を開始する。具体的にはスキャナ・プリンタ装置電源342および通常状態用電源344を通電状態とする。
図6は、本実施形態を示す情報処理装置の制御方法を説明するフローチャートである。以下、省電力状態から通常状態への復帰時の動作例について詳述する。
図6の(a)は省電力状態からの復帰時に電源制御回路331が実行する動作例である。
ユーザが操作部5を操作したか、あるいはネットワークインターフェース317がパケットを受信したという要因により電源制御回路331に省電力解除信号337が入力され、電源制御回路331はこのフローを実行開始する。
S601において電源制御回路331は画像形成装置1の各部に再度通電を開始する。具体的にはスキャナ・プリンタ装置電源342および通常状態用電源344を通電状態とする。
次に、S602において、電源制御回路331はセルフリフレッシュ解除信号336を出力してサブCPUメモリ323のセルフリフレッシュ設定を解除し、サブCPUメモリ323を通常状態へ復帰させる。これによりサブCPU321からサブCPUメモリ323へアクセス可能となる。
そして、S603において電源制御回路331はメインCPU311へメインCPU省電力解除信号334を入力し、さらに同時にサブCPUリセット信号335を制御してサブCPU321をリセット解除する。これによりメインCPU311とサブCPU321が同時に動作を開始する。
図6の(b)は省電力状態からの復帰時にメインCPU311が実行する動作例である。先述のS603においてメインCPU省電力解除信号334を入力されたメインCPU311は動作を再開し、このフローを実行開始する。
S611において、メインCPU311はメインCPUメモリ313のセルフリフレッシュを解除する。メインCPU311は内蔵するハードウェアロジックによりプログラムを実行することなしにこの動作を実行する。
S612においてメインCPU311は復帰ベクタからメインCPUメモリ313内のメインCPUファーム314の実行を再開する。以降の処理はメインCPU311がメインCPUファーム314を実行することにより実現される。
S613において、メインCPU311はメインコントローラ310の各周辺デバイスを初期化する。省電力状態にある間メインコントローラ310の周辺デバイスのいくつかは非通電となっていたので再度初期化を実行する必要がある。メインCPU311はディスクコントローラ316および操作部インターフェース318を初期化する。
図6(c)は、省電力状態からの復帰時にサブCPU321が実行する動作例である。先述のS603においてリセット解除されたサブCPU321はこのフローを実行開始する。この時、図6の(c)のフローはメインCPU311が実行する図6の(b)のフローと同時に実行される。なお、このフローは先述の図4(c)のフローと同一であるので各ステップの詳細な説明は省略する。
上記のような動作により画像形成装置1は省電力状態から通常状態へ復帰する。
上記のような動作により画像形成装置1は省電力状態から通常状態へ復帰する。
以上のように、本実施形態で説明した画像形成装置によれば、画像形成装置の省電力状態からの復帰動作において、復帰動作開始から短時間でサブCPUを起動することができる。これによりスキャナ装置およびプリンタ装置とのネゴシエーションを短時間で開始することができ、複写機が省電力状態から復帰してジョブ実行可能となるまでの時間を短縮できる。
また、メインCPU側のみに備えた不揮発性記憶装置でメインCPUとサブCPUの双方を起動あるいは省電力状態から復帰することができ、コントローラのコストを抑えることができる。
また、メインCPU側のみに備えた不揮発性記憶装置でメインCPUとサブCPUの双方を起動あるいは省電力状態から復帰することができ、コントローラのコストを抑えることができる。
加えて、復帰時間短縮のために画像形成装置が省電力状態にある間もサブCPUメモリを通電状態とするが、サブCPUメモリの消費電力を最小限とすることにより、復帰時間の短縮と省電力を両立できる。
尚、本実施形態ではサブCPUメモリの電力を低減する方法としてPASR技術を用いたがこの構成はあくまで一例であって、例えばメモリの一部分を通電しない技術などでもよく、本発明はこの構成に限定されるものではない。
本発明は、上述の実施形態の1以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステムまたは装置に供給し、そのシステム又は装置のコンピュータにおける1つ以上のプロセッサがプログラムを読み出し実行する処理でも実現可能である。また、1以上の機能を実現する回路(例えばASIC)によっても実現可能である。
1 画像形成装置
Claims (6)
- メインCPUとサブCPUとを備える情報処理装置であって、
前記メインCPUと、前記サブCPUと、前記サブCPUが使用するメモリに電源を供給する電源制御手段とを備え、
第1の電力状態よりも省電力状態の第2の電力状態から、前記第1の電力状態に復帰する際、前記電源制御手段が前記サブCPUにリセット解除信号を出力することを特徴とする情報処理装置。 - 前記電源制御手段は、第1の電力状態よりも省電力状態の第2の電力状態から、前記第1の電力状態に復帰する際、前記メインCPUに省電力解除信号を出力することを特徴とする請求項1記載の情報処理装置。
- 前記電源制御手段は、第1の電力状態よりも省電力状態の第2の電力状態から、前記第1の電力状態に復帰する際、前記メインCPUにリセット解除信号を出力することを特徴とする請求項1記載の情報処理装置。
- 前記電源制御手段は、第1の電力状態よりも省電力状態の第2の電力状態から、前記第1の電力状態に復帰する際、前記サブCPUが使用するメモリのリフレッシュを解除するリフレッシュ解除信号を出力することを特徴とする請求項1記載の情報処理装置。
- メインCPUとサブCPUとを備える情報処理装置における情報処理装置の制御方法であって、
前記メインCPUと、前記サブCPUと、前記サブCPUが使用するメモリに電源を供給する電源制御工程とを備え、
第1の電力状態よりも省電力状態の第2の電力状態から、前記第1の電力状態に復帰する際、前記電源制御工程が前記サブCPUにリセット解除信号を出力することを特徴とする情報処理装置の制御方法。 - 請求項5に記載の情報処理装置の制御方法をコンピュータに実行させることを特徴とするプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015000043A JP2016126544A (ja) | 2015-01-05 | 2015-01-05 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015000043A JP2016126544A (ja) | 2015-01-05 | 2015-01-05 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016126544A true JP2016126544A (ja) | 2016-07-11 |
Family
ID=56357950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015000043A Pending JP2016126544A (ja) | 2015-01-05 | 2015-01-05 | 情報処理装置、情報処理装置の制御方法、及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016126544A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109271013A (zh) * | 2017-07-18 | 2019-01-25 | 佳能株式会社 | 信息处理装置及信息处理装置的控制方法 |
JP2019055511A (ja) * | 2017-09-20 | 2019-04-11 | ブラザー工業株式会社 | 電子機器 |
-
2015
- 2015-01-05 JP JP2015000043A patent/JP2016126544A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109271013A (zh) * | 2017-07-18 | 2019-01-25 | 佳能株式会社 | 信息处理装置及信息处理装置的控制方法 |
JP2019018459A (ja) * | 2017-07-18 | 2019-02-07 | キヤノン株式会社 | 情報処理装置及び情報処理装置の制御方法 |
CN109271013B (zh) * | 2017-07-18 | 2023-08-15 | 佳能株式会社 | 信息处理装置及信息处理装置的控制方法 |
JP2019055511A (ja) * | 2017-09-20 | 2019-04-11 | ブラザー工業株式会社 | 電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8451487B2 (en) | Image forming apparatus | |
US10120316B2 (en) | Information processing apparatus capable of appropriately executing shutdown processing, method of controlling the information processing apparatus, and storage medium | |
US8786886B2 (en) | Image forming apparatus, method for controlling image forming apparatus, and program | |
US9513853B2 (en) | Data processing apparatus capable of controlling power supply, control method therefor, and storage medium | |
US10248432B2 (en) | Information processing apparatus including main system and subsystem | |
JP2012048243A (ja) | 画像形成装置、SoCユニット、及び画像形成装置の駆動方法 | |
JP6041522B2 (ja) | 情報処理装置、情報処理装置の制御方法、プログラム及び記憶媒体 | |
JP5939890B2 (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
KR101636184B1 (ko) | 화상 형성 장치, 화상 형성 장치의 제어 방법 및 컴퓨터 판독가능 기록매체 | |
JP2004005029A (ja) | 省電力機能を有する装置及び省電力制御方法 | |
JP2010194811A (ja) | 印刷装置用コントローラーおよび印刷装置 | |
JP5715491B2 (ja) | 情報処理装置及びその起動制御方法 | |
JP2014010470A (ja) | 情報処理装置、情報処理装置の制御方法及びプログラム | |
JP6953211B2 (ja) | 情報処理装置及び情報処理装置の制御方法 | |
JP2013017139A (ja) | 画像処理装置、その制御方法、及びプログラム | |
JP2014115776A (ja) | 画像処理装置、画像処理装置の制御方法及びプログラム | |
JP2012155534A (ja) | 電子機器及びその制御方法、並びにプログラム | |
JP6108710B2 (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
KR101285204B1 (ko) | 정보 처리장치 및 정보 처리장치의 제어방법 | |
JP2016126544A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
JP5701043B2 (ja) | 情報処理装置、情報処理装置の制御方法、及び、プログラム | |
JP2018078485A (ja) | 情報処理装置および情報処理装置の起動方法 | |
US9785221B2 (en) | Power control of a plurality of functional units | |
JP2017027458A (ja) | メモリー制御装置及びこれを備えた画像形成装置 | |
JP2015123650A (ja) | 画像形成装置、画像形成装置の制御方法、及びプログラム |