JP2010194811A - 印刷装置用コントローラーおよび印刷装置 - Google Patents
印刷装置用コントローラーおよび印刷装置 Download PDFInfo
- Publication number
- JP2010194811A JP2010194811A JP2009041050A JP2009041050A JP2010194811A JP 2010194811 A JP2010194811 A JP 2010194811A JP 2009041050 A JP2009041050 A JP 2009041050A JP 2009041050 A JP2009041050 A JP 2009041050A JP 2010194811 A JP2010194811 A JP 2010194811A
- Authority
- JP
- Japan
- Prior art keywords
- arithmetic processing
- control unit
- power
- power saving
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3284—Power saving in printer
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
- Control Or Security For Electrophotography (AREA)
- Facsimiles In General (AREA)
Abstract
【課題】回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く消費電力を削減して省電力化に貢献するとともに、省電力への移行や省電力からの復帰がスムーズに行えるようにする。
【解決手段】装置全体の統括制御を行うCPU11とCPU11よりも消費電力の少ないCPU20aとを備えたプリンターコントローラーに、セルフリフレッシュモードを有するRAM12と、省電力状態への移行命令を入力されると、CPU11を省電力状態から復帰するために必要な情報をSRAM20bに記憶させ且つRAM12をセルフリフレッシュモードに移行させ、その後CPU11への給電を停止する副制御部M2を備えさせる。
【選択図】図2
【解決手段】装置全体の統括制御を行うCPU11とCPU11よりも消費電力の少ないCPU20aとを備えたプリンターコントローラーに、セルフリフレッシュモードを有するRAM12と、省電力状態への移行命令を入力されると、CPU11を省電力状態から復帰するために必要な情報をSRAM20bに記憶させ且つRAM12をセルフリフレッシュモードに移行させ、その後CPU11への給電を停止する副制御部M2を備えさせる。
【選択図】図2
Description
本発明は、印刷装置用コントローラーおよび印刷装置に関し、特に、装置全体の統括制御を行う第1の演算処理装置と該第1の演算処理装置よりも消費電力の少ない第2の演算処理装置とを備えた印刷装置用コントローラーおよび印刷装置に関する。
エコロジーの観点から省電力に対する要望は年々高まっており、印刷装置等のプリンターも例外ではない。従来のようにCPU等の主要な制御回路部分には通電しつつその他の周辺素子への給電を停止するタイプの省電力モードであれば復帰は容易であったが、さらなる省電力を推進するには主要な制御回路部分での省電力も視野に入れることになる。しかしながら、主要な制御回路への給電を停止すると、例えばCPU等の演算回路のキャッシュに記憶された情報や各素子を制御するための集積回路のレジスターに記憶された設定値等が失われてしまい、省電力モードからの復帰に時間がかかるという課題が発生する。
前記課題に対応するために、CPUのキャッシュや各モジュールのレジスターに記憶された設定値を保持するための工夫が行われている。例えば、特許文献1には、省電力モードに移行する前の通常モードでの動作中に、予めROMに記憶されているオペレーティングシステムや基本アプリケーションプログラムの一部もしくは全部を、電源を落とさない外部RAMにコピーしておき、省電力モードから復帰処理では外部RAMからコードやデーターを読み出して実行することについて記載されている。
また、例えば、特許文献2には、半導体集積回路を内部ロジックブロックと入出力パッドセルブロックとに分けておき、内部ロジックブロックのDフリップフロップの状態を入出力パッドセルブロックのRSラッチに常時リンクさせ、省電力時に内部ロジックブロックの電源供給を停止しても入出力パッドセルブロックにDフリップフロップの状態を保存することについて記載されている。
上述した特許文献1や特許文献2の技術では省電力からの復帰に必要な情報を常にバックアップするようになっている。いつでも省電力モードに移行可能である点においてこれらの技術は有効ではあるが、バックアップのための処理が定常的に増えたり、バックアップのための記憶媒体を別途用意したりする必要が発生し、回路変更や回路規模の増大、増加された処理に主要な演算処理が圧迫されないように処理能力を向上させる等、コストアップが避けられない。
本発明は、前記課題に鑑みてなされたもので、回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く消費電力を削減して省電力化に貢献するとともに、省電力への移行や省電力からの復帰がスムーズに行える印刷装置用コントローラーおよび印刷装置の提供を目的とする。
前記課題を解決するために、本発明の印刷装置用コントローラーは、装置全体の統括制御を行う第1の演算処理装置と該第1の演算処理装置よりも消費電力の少ない第2の演算処理装置とを備えるとともに、セルフリフレッシュモードを有するRAMと、処理主体が上記第1の演算処理装置である主制御部と、処理主体が前記第2の演算処理装置である副制御部とを備えるように構成してある。
前記主制御部は、省電力状態への移行命令を入力されると、前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ、その後前記RAMを前記セルフリフレッシュモードに移行させる。その後、前記主制御部から処理を受けついだ前記副制御部は、前記第1の演算処理装置の電源をオフする。すなわち、省電力状態への移行を途中まで前記主制御部が制御し、途中から前記副制御部が制御を引き継ぐ。
この構成では、前記第1の演算処理装置と前記第1の演算処理装置のいずれでも実行可能な処理を処理能力の高い前記第1の演算処理装置で実行し、前記第1の演算処理装置自体の電源オフ等のように前記第1の演算処理装置では実行が難しい処理を前記第2の演算処理装置で実行するので、前記第1の演算処理装置を最大限有効利用しており、前記第2の演算処理装置に高い処理能力が要求されずに済む。
なお、省電力状態から復帰するために必要な情報とは、前記第1の演算処理装置が起動した後に行った演算結果や外部との通信結果に相当する情報であり、一旦消去すると、前記第1の演算処理装置において実行されるプログラムでは復旧が困難であったり省電力状態に移行する前の状態に復旧するために大幅な時間的ロスが発生したりする情報である。言い換えると、前記印刷装置用コントローラーの起動状態から変更された情報である。
以上の構成を採用することにより、回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く従来よりも高い省電力を実現するとともに、前記第1の演算処理装置へ前記省電力状態から復帰するために必要な情報を書き戻して前記RAMのリフレッシュモードを変更するのみで省電力からスムーズに復帰できるようになる。
前記主制御部は、省電力状態への移行命令を入力されると、前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ、その後前記RAMを前記セルフリフレッシュモードに移行させる。その後、前記主制御部から処理を受けついだ前記副制御部は、前記第1の演算処理装置の電源をオフする。すなわち、省電力状態への移行を途中まで前記主制御部が制御し、途中から前記副制御部が制御を引き継ぐ。
この構成では、前記第1の演算処理装置と前記第1の演算処理装置のいずれでも実行可能な処理を処理能力の高い前記第1の演算処理装置で実行し、前記第1の演算処理装置自体の電源オフ等のように前記第1の演算処理装置では実行が難しい処理を前記第2の演算処理装置で実行するので、前記第1の演算処理装置を最大限有効利用しており、前記第2の演算処理装置に高い処理能力が要求されずに済む。
なお、省電力状態から復帰するために必要な情報とは、前記第1の演算処理装置が起動した後に行った演算結果や外部との通信結果に相当する情報であり、一旦消去すると、前記第1の演算処理装置において実行されるプログラムでは復旧が困難であったり省電力状態に移行する前の状態に復旧するために大幅な時間的ロスが発生したりする情報である。言い換えると、前記印刷装置用コントローラーの起動状態から変更された情報である。
以上の構成を採用することにより、回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く従来よりも高い省電力を実現するとともに、前記第1の演算処理装置へ前記省電力状態から復帰するために必要な情報を書き戻して前記RAMのリフレッシュモードを変更するのみで省電力からスムーズに復帰できるようになる。
更に消費電力を削減した省電力状態を実現可能な本発明の選択的な一態様として、前記副制御部は前記RAMの制御回路の電源もオフしてもよい。
この場合、前記副制御部が前記第1の演算処理装置の電源をオフする前に前記RAMの制御回路を省電力状態から復帰するために必要な情報を前記主制御部が前記記憶部に記憶させ、その後前記副制御部が前記RAMを制御する回路の電源をオフする。よって従来よりも高い省電力状態を実現可能となる。
なお、前記RAMの制御回路の省電力状態から復帰するために必要な情報も第1の演算処理装置と同様であり、前記RAMの制御回路が起動した後に行った演算結果や外部との通信結果に相当する情報であり、一旦消去すると復旧が困難であったり省電力状態に移行する前の状態に復旧するために大幅な時間的ロスが発生したりする情報である。
この場合、前記副制御部が前記第1の演算処理装置の電源をオフする前に前記RAMの制御回路を省電力状態から復帰するために必要な情報を前記主制御部が前記記憶部に記憶させ、その後前記副制御部が前記RAMを制御する回路の電源をオフする。よって従来よりも高い省電力状態を実現可能となる。
なお、前記RAMの制御回路の省電力状態から復帰するために必要な情報も第1の演算処理装置と同様であり、前記RAMの制御回路が起動した後に行った演算結果や外部との通信結果に相当する情報であり、一旦消去すると復旧が困難であったり省電力状態に移行する前の状態に復旧するために大幅な時間的ロスが発生したりする情報である。
また、本発明の他の態様として、本発明の印刷装置用コントローラーは、装置全体の統括制御を行う第1の演算処理装置と該第1の演算処理装置よりも消費電力の少ない第2の演算処理装置とを備えるとともに、セルフリフレッシュモードを有するRAMと、処理主体が前記第2の演算処理装置である副制御部とを備える構成としてある。
前記副制御部は、省電力状態への移行命令を入力されると、前記第1の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記RAMを前記セルフリフレッシュモードに移行させ、その後前記第1の演算処理装置の電源をオフする。すなわち前記第1の演算処理装置に記憶されている主要な情報を前記記憶部にバックアップし、更に現在前記RAMに記憶されているデーターを外部からのリフレッシュ制御無しで維持出来る状態にした上で、前記第1の演算処理装置の電源をオフする。
以上の構成を採用することにより、回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く従来よりも高い省電力を実現するとともに、前記第1の演算処理装置へ前記省電力状態から復帰するために必要な情報を書き戻して前記RAMのリフレッシュモードを変更するのみで省電力からスムーズに復帰できるようになる。
前記副制御部は、省電力状態への移行命令を入力されると、前記第1の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記RAMを前記セルフリフレッシュモードに移行させ、その後前記第1の演算処理装置の電源をオフする。すなわち前記第1の演算処理装置に記憶されている主要な情報を前記記憶部にバックアップし、更に現在前記RAMに記憶されているデーターを外部からのリフレッシュ制御無しで維持出来る状態にした上で、前記第1の演算処理装置の電源をオフする。
以上の構成を採用することにより、回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く従来よりも高い省電力を実現するとともに、前記第1の演算処理装置へ前記省電力状態から復帰するために必要な情報を書き戻して前記RAMのリフレッシュモードを変更するのみで省電力からスムーズに復帰できるようになる。
また前記他の態様において更に消費電力を削減した省電力状態を実現可能な本発明の選択的な一態様として、前記副制御部は前記RAMの制御回路の電源もオフしてもよい。
この場合、前記副制御部は、前記RAMの制御回路を省電力状態から復帰するために必要な情報を前記記憶部に記憶させ、その後前記RAMを制御する回路の電源をオフする。よって従来よりも高い省電力状態を実現可能となる。
なお、この構成において、前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を前記記憶部に記憶させる制御と、前記RAMの制御回路を前記省電力状態から復帰するために必要な情報を前記記憶部に記憶させる制御と、前記RAMを前記セルフリフレッシュモードに移行させる制御とのシーケンスは順不同に実行可能なので、各々の制御の完了を待たずに他の制御を実行すれば省電力状態への移行を高速に実行できる可能性がある。
この場合、前記副制御部は、前記RAMの制御回路を省電力状態から復帰するために必要な情報を前記記憶部に記憶させ、その後前記RAMを制御する回路の電源をオフする。よって従来よりも高い省電力状態を実現可能となる。
なお、この構成において、前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を前記記憶部に記憶させる制御と、前記RAMの制御回路を前記省電力状態から復帰するために必要な情報を前記記憶部に記憶させる制御と、前記RAMを前記セルフリフレッシュモードに移行させる制御とのシーケンスは順不同に実行可能なので、各々の制御の完了を待たずに他の制御を実行すれば省電力状態への移行を高速に実行できる可能性がある。
以上のようにして移行した省電力状態から復帰する際のシーケンスの選択的な一態様として、前記副制御部は、前記省電力状態からの復帰命令を入力されると、前記制御回路と前記第1の演算処理装置の電源をオンし、その後前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を前記記憶部から前記第1の演算処理装置にリストアし且つ前記制御回路を前記省電力状態から復帰するために必要な情報を前記記憶部から前記制御回路にリストアし、その後前記RAMを通常のリフレッシュモードに移行させる構成としてもよい。
以上のシーケンスで省電力状態からの復帰を行うことにより、従来よりも高い省電力状態を実現しつつ省電力状態からの復帰がスムーズに行える。
以上のシーケンスで省電力状態からの復帰を行うことにより、従来よりも高い省電力状態を実現しつつ省電力状態からの復帰がスムーズに行える。
省電力状態からの復帰命令の選択的な一態様として、前記復帰命令は本印刷装置用コントローラーに対して入力された処理要求であってもよい。この場合、前記主制御部は、前記副制御部が前記RAMを通常のリフレッシュモードに移行させた後、前記処理要求に応じた処理を実行する。すなわち省電力状態からの復帰が必要な処理を省電力状態からの復帰のトリガーとすることにより省電力状態からの復帰が効率的に行える。
電源制御や前記副制御部によって実行される制御が実現しやすい本発明の選択的な一態様として、前記第2の演算処理装置と前記記憶部は、本印刷装置用コントローラーにおいて前記処理要求を受付けるインターフェース回路内に配置されていてもよい。本発明の省電力状態において、前記処理要求を復帰命令とするためには印刷装置用コントローラーの外部から入力される処理要求を受付けるインターフェース回路には給電を継続する必要がある。また、前記副制御部を構成する前記第2の演算処理装置や前記記憶部にも給電を継続する必要がある。よって、前記第2の演算処理装置や前記記憶部を前記インターフェース回路内に配置すれば、このインターフェース回路への給電を継続するだけで電源制御が可能であり、前記副制御部の制御を容易に実現できる。
また上述した省電力状態を実現する際に、前記第1の演算処理装置や印刷装置用コントローラーを構成する各回路で異常動作等が発生する可能性を極力低減するための本発明の選択的な一態様として、前記第1の演算処理装置をリセットしてから省電力状態に移行するようにしてもよい。
この場合、前記副制御部は、前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報が前記記憶部に記憶された後、前記第1の演算処理装置の電源がオフされる前に前記第1の演算処理装置をリセットする。
すなわち、主制御部と副制御部の協動で本発明の省電力状態への移行を実現する場合には、上記主制御部が前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記RAMを前記セルフリフレッシュモードに移行させ前記第1の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させた後、前記副制御部が前記第1の演算処理装置をリセットし、前記副制御部が前記第1の演算処理装置の電源をオフする。
また、副制御部が本発明を省電力状態への移行を実現する場合には、上記副制御部が前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記RAMを前記セルフリフレッシュモードに移行させ前記第1の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させた後、前記副制御部が前記第1の演算処理装置をリセットし、前記副制御部が前記第1の演算処理装置の電源をオフする。
いずれにしても前記第1の演算処理装置はリセットされてから電源オフされるので異常動作する畏れがなく、本発明の印刷装置用コントローラーは上述した省電力状態へスムーズに移行できる。
この場合、前記副制御部は、前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報が前記記憶部に記憶された後、前記第1の演算処理装置の電源がオフされる前に前記第1の演算処理装置をリセットする。
すなわち、主制御部と副制御部の協動で本発明の省電力状態への移行を実現する場合には、上記主制御部が前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記RAMを前記セルフリフレッシュモードに移行させ前記第1の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させた後、前記副制御部が前記第1の演算処理装置をリセットし、前記副制御部が前記第1の演算処理装置の電源をオフする。
また、副制御部が本発明を省電力状態への移行を実現する場合には、上記副制御部が前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記RAMを前記セルフリフレッシュモードに移行させ前記第1の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させた後、前記副制御部が前記第1の演算処理装置をリセットし、前記副制御部が前記第1の演算処理装置の電源をオフする。
いずれにしても前記第1の演算処理装置はリセットされてから電源オフされるので異常動作する畏れがなく、本発明の印刷装置用コントローラーは上述した省電力状態へスムーズに移行できる。
前記RAMのセルフリフレッシュモードへの移行に関する本発明の選択的な一態様として、前記RAMの所定の端子にプルダウン抵抗を接続してもよい。この場合、前記RAMは、所定の端子をローレベルにすることにより前記セルフリフレッシュモードに移行され、前記所定の端子をハイレベルにすることにより前記通常のリフレッシュモードに移行される。例えば、上述した省電力状態への移行シーケンスでは前記RAMをセルフリフレッシュモードへ移行させた後で前記RAMの制御回路の電源をオフするようになっているが、この電源オフによるノイズが前記所定の端子へ入力される可能性がある。そこで前記所定の端子をプルダウンすることによりノイズの影響を受けにくくし、省電力状態への移行をスムーズにする。無論、前記プルダウン抵抗は、他の要因で所定の端子へ入力されるノイズについても抑制する作用がある。
上述した印刷装置用コントローラーは、印刷装置等の他の機器に組み込まれた状態で実施されたり他の方法とともに実施されたりする等の各種の態様を含む。また、本発明は前記印刷装置用コントローラーを組み込まれた印刷装置を備えた印刷システム、前記印刷装置用コントローラーの構成に対応した工程を有する制御方法、前記印刷装置用コントローラーの構成に対応した機能をコンピューターに実現させるプログラム、該プログラムを記録したコンピューター読み取り可能な記録媒体、等としても実現可能である。これら印刷システム、印刷装置用コントローラー制御方法、印刷装置用コントローラー制御プログラム、該プログラムを記録した媒体、の発明も、上述した作用、効果を奏する。むろん、請求項2〜8に記載した構成も、前記印刷装置や前記システムや前記方法や前記プログラムや前記記録媒体に適用可能である。
以下、下記の順序に従って本発明の実施形態を説明する。
(1)本発明の構成:
(1−1)ハードウェア構成:
(1−2)ソフトウェア構成:
(2)省電力処理:
(3)変形例:
(4)まとめ:
(1)本発明の構成:
(1−1)ハードウェア構成:
(1−2)ソフトウェア構成:
(2)省電力処理:
(3)変形例:
(4)まとめ:
(1)本発明の構成:
(1−1)ハードウェア構成
図1は、本発明の一実施形態のハードウェア構成を示すブロック構成図である。同図に示す実施形態では、プリンター100が印刷装置を構成し、プリンターコントローラーが印刷装置用コントローラーを構成する。なお、図1に示すプリンター100は原稿面の画像情報を取得するスキャナ部40を備えることによりスキャナ機能やコピー機能を実現する、いわゆる複合機として記載してあるが、スキャナ機能やコピー機能については後述の省電力状態からの復帰トリガーを説明する為に記載したものであり本発明の必須構成ではない。
(1−1)ハードウェア構成
図1は、本発明の一実施形態のハードウェア構成を示すブロック構成図である。同図に示す実施形態では、プリンター100が印刷装置を構成し、プリンターコントローラーが印刷装置用コントローラーを構成する。なお、図1に示すプリンター100は原稿面の画像情報を取得するスキャナ部40を備えることによりスキャナ機能やコピー機能を実現する、いわゆる複合機として記載してあるが、スキャナ機能やコピー機能については後述の省電力状態からの復帰トリガーを説明する為に記載したものであり本発明の必須構成ではない。
図1に示すように、プリンター100はメモリーASIC(Application Specific Integrated Circuit)10とI/O ASIC(Input/Output Application Specific Integrated Circuit)20を備えている。メモリーASIC10には、CPU11、RAM12、ROM13が接続されている。メモリーASIC10には印刷エンジン30が接続されており、メモリーASIC10は入力された印刷データーを印刷エンジン30が解釈可能なデーター(例えばPWMデーター等)に変換して印刷エンジン30に出力する。すると印刷エンジン30は印刷データーに従って不図示のトナーカートリッジ、感光体ドラム、レーザー光照射機構、紙送り機構、給排紙機構等を制御してレーザー方式の印字処理を行う。なお、各部10〜13,20,30,40には、電源制御回路15にて制御される電源回路から電源が供給されている。
プリンター100はCPU11の制御に従ってROM13に記録されたファームウェア等のプログラムデーターを適宜RAM12に展開しつつ、該プログラムデーターに基づいた演算処理をCPU11が実行することにより、プリンター100としての機能を実現する。すなわちRAM12は、プリンター100を制御する際のワークエリアとして利用される。CPU11はプログラムを実行する際に、RAM12に展開された命令を順次命令フェッチユニットにフェッチしつつ、RAM12よりも高速な読み書きが可能なキャッシュメモリーにデーターをキャッシュする。CPU11は、少なくともキャッシュメモリーと所定の演算命令とデーター入力を受付けて整数演算や浮動小数点演算等の演算を行う演算処理部を備えていればよく、チップセット等の集積回路として単体で構成されていてもよいし、他の集積回路の一部にモジュール化されていてもよい。なお、後述するようにCPU11の電源は、他の部分とは独立してオン/オフ制御可能になっている。このCPU11は本実施形態において第1の演算処理装置を構成する。
RAM12はクロック信号(CLK)を入力される端子A、アドレス信号(ADR)を入力される端子B、コマンド信号(CMD)を入力される端子C、データーストローブ信号(DQS)を入力される端子D、読み出しデーター(DQ)が入力される端子E、データーマスク信号(DM)が入力される端子F、クロックイネーブル信号(CKE)が入力される端子Gを備えている。RAM12は、端子Gの電圧がハイレベル(「High」)のときに通常のリフレッシュモードになり、ローレベル(「Low」)になるとセルフリフレッシュモードとなる。
端子Gにはプルダウン抵抗が接続されている。従って、端子Gに「Low」が入力されているとき、多少のノイズが端子Gのラインに重畳されても「Low」が維持される。なお、本実施形態とは逆に、RAM12が端子Gが「Low」のときに通常のリフレッシュモードとなり、端子Gが「High」になるとセルフリフレッシュモードになるのであれば、端子Gにプルアップ抵抗を接続するとよい。すなわちリフレッシュモード時の端子Gの信号レベルを維持するようなバイアスをかけることにより、後述の省電力処理においてメモリーASIC10の電源をオフする際のノイズ等が端子Gのラインに侵入しても、端子Gのレベルが変動しにくいのでリフレッシュモードが誤って解除されにくくなっている。本実施形態においてはこの端子Gが所定の端子を構成する。
通常のリフレッシュモードでは、RAM12はメモリーASIC10のメモリー制御回路10cの制御に従ってリフレッシュ動作を行う。このときRAM12は不図示の内部クロック生成回路にて内部クロックを生成し、不図示のDLL(Delay Locked Loop)回路で外部クロックと内部クロックの誤差を補正して両クロックを同期させている。一方、セルフリフレッシュモードにおいてRAM12は内部クロック生成回路を停止し、内部のリフレッシュカウンタを用いて自動的にリフレッシュ動作を実行する。この間、DLL回路は不要なので停止されており、内部クロック生成回路とDLL回路の分だけ電力消費が少なくなる。
メモリーASIC10は、RAM12の制御を行うメモリー制御回路10cに加えて、I/O ASIC制御回路10b、画像処理回路10d、CPU制御回路10aを備えている。
CPU制御回路10aはCPU11と接続されており、CPU11とメモリーASIC10との間で信号変換を行うためのインターフェースとして機能する。
CPU制御回路10aはCPU11と接続されており、CPU11とメモリーASIC10との間で信号変換を行うためのインターフェースとして機能する。
メモリー制御回路10cにはRAM11が接続されており、RAM12のデコード範囲情報、RAM12のシングルリードとバーストリードの遅延タイミング情報(Wait数)、RAM12のリフレッシュ間隔情報等をレジスター値として保持しており、これらのレジスター値を利用しつつRAM12とメモリーASIC10との間で信号変換を行うためのインターフェースとして機能する。このメモリー制御回路10cが本発明のRAMを制御する回路に相当し、「メモリーASIC10の電源をオフすること」が本発明の「RAMを制御する回路の電源をオフすること」に相当する。
I/O ASIC制御回路10bはI/O ASIC20と接続されており、I/O ASIC20から入力される印刷データーをDMA制御回路10eに供給する。I/O ASIC20はコンピューター200等の外部装置からの印刷データーを受信するための通信インターフェースであり、例えばUSB(Universal Serial Bus)規格に準じたインターフェースやLAN(Local Area Network)に接続するためのインターフェース等である。I/O ASIC20は印刷データーを受信するとI/O ASIC制御回路10bに印刷データーを出力する。
I/O ASIC20はCPU20aとSRAM(Static Random Access Memory)20bを備えた集積回路である。このI/O ASIC20が本実施形態におけるインターフェース回路を構成し、SRAM20bが本実施形態における記憶部を構成する。I/O ASIC20はCPU11と通信可能に接続されており、CPU20aがCPU11の内部レジスターやキャッシュメモリーに対してアクセスできるようになっている。従って、CPU20aはメモリーASIC10を介さずに、CPU11のレジスター値やキャッシュメモリーを自らのSRAM20bに退避させたり、CPU11のレジスターやキャッシュメモリーに書き戻したりすることができる。また、CPU11をリセットさせることが可能である。例えば、CPU20aはCPU11の所定レジスター(以下、リセットレジスターと記載する。)に「1」を書き込むことでCPU11をリセットさせ、リセットレジスターに「0」を書き込むことでCPU11のリセットを解除できる。
またI/O ASIC20にはCPU11やCPU20aで実行されるファームウェアFWが記憶されたROM13が接続されている。なお、CPU11はROM13のファームウェアをRAM12に展開させる際は、I/O ASIC20とメモリーASIC10を介して行うことになる。無論、CPU11にて実行されるファームウェアを記憶するためのROMを別途設けて、このROMをメモリーASIC10に接続してもよい。メモリーASIC10にROMを接続するのであれば、メモリー制御回路10cがこのROMのデコード範囲情報やシングルリードとバーストリードの遅延タイミング情報をレジスター値として保持して制御することができる。この場合、このROMのレジスター値も後述の「省電力復帰時必要情報」に含めることができる。
以上のようにI/O ASIC20がプログラム実行環境を備えているので、I/O ASIC20を利用して後述の省電力処理を容易に実現できる。CPU20aが本実施形態において第2の演算処理装置を構成し、SRAM20bが記憶部を構成する。ただし本発明の記憶部はSRAM20bに限定されるものではなく、省電力状態においてもデーターを保持可能な記憶媒体であればよく、I/O ASIC20の外部に接続された記憶媒体であってもよいし、I/O ASIC20に外部記憶装置を接続してこの外部記憶装置を利用してもよい。また本発明の第2の演算処理装置としては、所定の演算命令とデーター入力を受付けて整数演算や浮動小数点演算等の演算を行う演算処理部を備えていればよく、チップセット等の集積回路として単体で構成されていてもよいし、本実施形態のように他の集積回路の一部にモジュール化されていてもよい。
CPU11が装置全体の統括制御を行うのに対し、CPU20aはI/O ASIC20にプリンター100の外部から入力される信号や印刷データーを監視したりメモリーASIC10へこれらを中継したりする処理を行う。従って、演算能力やキャッシュメモリー等の性能においてCPU20aはCPU11よりも低いもので十分であり、CPU20aにはCPU11よりも消費電力が少ないCPUが採用されている。
また、CPU20aは電源制御回路15によって制御される電源回路の給電対象を選択する制御が可能である。電源回路の給電ラインは、少なくともCPU11とメモリーASIC10に対する給電ラインがそれぞれ独立してオン/オフ制御可能である。従って、CPU20aは電源制御回路15を制御してCPU11のみ電源オフしたり、メモリーASIC10のみ電源オフしたりすることができる。無論、その他の各部12〜14,20,30,40に対する給電ラインもそれぞれ独立していてもよい。またCPU11も、CPU20aと同様に電源制御回路15を制御して各部に対する給電ラインを制御して、CPU20aは電源制御回路15を制御してCPU11のみ電源オフしたり、メモリーASIC10のみ電源オフしたりすることが可能である。
また、電源制御回路15によって制御される電源回路の給電対象のうち、省電力状態において給電を停止するCPU11とメモリーASIC10に対する給電ラインと、省電力状態においても給電を継続すべきI/O ASIC20とは、給電ラインが独立している。このように、省電力状態において給電を継続すべき第2の演算処理装置としてのCPU20aや記憶部としてのSRAM20bをI/O ASIC20として集積しているので、電源制御が容易になっている。
DMA制御回路10eは、コンピューター200等から送信された印刷データーをI/O ASIC20とI/O ASIC制御回路10bを介して受信してRAM12に記憶する。また、DMA制御回路10eはRAM12の印刷データーをCPU11の制御に従って1ページ分ずつ取得して画像処理回路10dに供給する。
画像処理回路10dは、印刷エンジン30が解釈可能な印刷データーを生成する。画像処理回路10dは、例えば、コンピューター200が生成した印刷データーに基づき必要に応じて言語解釈部に印刷データーの印刷ジョブ言語を解釈させながら各画素がRGB各色の階調値で表現されたビットマップ画像データーを生成し、必要に応じて解像度変換処理を行いつつ、色変換処理(例えば、RGB色空間からCMYK色空間への色変換等)とハーフトーン処理とラスタライズ処理を行ってCMYK各プレーンの画像データーを印刷データーとして生成し、生成した印刷データーを、順次、印刷エンジン20に送信する。すると印刷エンジン20は、印刷データーに従ってトナーカートリッジ、感光体ドラム、レーザー光照射機構、紙送り機構、給排紙機構等を制御して、レーザー方式の印字処理を行う。
(1−2)ソフトウェア構成:
図2は本発明の一実施形態としてのプリンターコントローラーにおいてファームウェアを実行することにより実現されるソフトウェア構成を示すブロック構成図である。同図に示すように、プリンターコントローラーにて実行されるファームウェアは省電力モジュールMを備える。この省電力モジュールMは、上述したCPU11とCPU20aの双方で実行されるプログラムの協動にて実現されてもよいし、CPU20aで実行されるプログラムにて実現されてもよい。前者であれば後述の省電力処理に相当する処理が実行され、後者であれば後述の変形例に相当する処理が実行される。なお本実施形態においては、省電力モジュールMのうち、CPU11が演算処理の主体となるものを主制御部M1とし、CPU20aが演算処理の主体となるものを副制御部M2としてある。
図2は本発明の一実施形態としてのプリンターコントローラーにおいてファームウェアを実行することにより実現されるソフトウェア構成を示すブロック構成図である。同図に示すように、プリンターコントローラーにて実行されるファームウェアは省電力モジュールMを備える。この省電力モジュールMは、上述したCPU11とCPU20aの双方で実行されるプログラムの協動にて実現されてもよいし、CPU20aで実行されるプログラムにて実現されてもよい。前者であれば後述の省電力処理に相当する処理が実行され、後者であれば後述の変形例に相当する処理が実行される。なお本実施形態においては、省電力モジュールMのうち、CPU11が演算処理の主体となるものを主制御部M1とし、CPU20aが演算処理の主体となるものを副制御部M2としてある。
(2)省電力処理:
図3,4は省電力モジュールMの主制御部M1と副制御部M2が協動して実行する省電力処理のフローチャート、図5は省電力処理において発生する信号のタイミングチャートである。本実施形態にかかる省電力処理はプリンター100が起動している間は繰り返し実行されている。
図3,4は省電力モジュールMの主制御部M1と副制御部M2が協動して実行する省電力処理のフローチャート、図5は省電力処理において発生する信号のタイミングチャートである。本実施形態にかかる省電力処理はプリンター100が起動している間は繰り返し実行されている。
ステップS100において(以下、「ステップ」の記載を省略する。)、主制御部M1は省電力状態への移行命令を受付けたか否かを判断する。移行命令の発生タイミングは予めプログラム中に設定することにより様々な態様を採用可能である。例えば、クロック信号等をカウントすることにより所定時間ユーザーの操作が無かったこと、パネル操作で省電力状態への移行指示が行われたこと、等が採用可能である。主制御部M1は、前記移行命令を受付けた場合はS105に進み、前記移行命令を受付けていない場合はS100の判断を繰り返す。
S105において、主制御部M1はメモリーASIC10に記憶されている省電力から復帰するために必要な情報(以下、「省電力復帰時必要情報」と記載する。)をI/O ASIC20のSRAM20bに記憶させる。メモリーASIC10にレジスター値として記憶されている「省電力復帰時必要情報」には、例えば、ASIC10の周辺素子(CPU11、RAM12、ROM13、不図示の操作パネル、I/O ASIC20、印刷エンジン30等)との通信における遅延タイミング情報、RAM12やROM13のデコード範囲を示す情報、RAMのリフレッシュ間隔を示す情報、ROMの信号タイミングを示す情報、等がある。
S110において、主制御部M1はCPU11に記憶されている「省電力復帰時必要情報」をI/O ASIC20のSRAM20bに記憶させる。CPU11に記憶されている「省電力復帰時必要情報」には、キャッシュメモリーのキャッシュや命令フェッチユニットの先頭に記憶された命令のアドレスポインタ等がある。
S115において、主制御部M1はRAM12をセルフリフレッシュモードへ移行させる。すなわち主制御部M1はメモリーASIC10にセルフリフレッシュ命令を出力して端子Gが「Low」になるように制御する。
そして、S117において、主制御部M1は副制御部に省電力処理の開始命令を出力して省電力処理を終了する。副制御部M2はプリンター100が起動している間はS118〜の省電力処理を繰り返し実行しているので、このとき副制御部M2は主制御部M1から開始命令が入力されるとこれを受付ける。
そして、S117において、主制御部M1は副制御部に省電力処理の開始命令を出力して省電力処理を終了する。副制御部M2はプリンター100が起動している間はS118〜の省電力処理を繰り返し実行しているので、このとき副制御部M2は主制御部M1から開始命令が入力されるとこれを受付ける。
S118において、副制御部M2は省電力処理の開始命令が入力されたか否かを判断する。副制御部M2は、省電力処理の開始命令を入力された場合はS120に進み、省電力処理の開始命令を入力されない場合はS120の判断を繰り返す。
S120において、副制御部M2はCPU11をリセットする。すなわち副制御部M2はCPU11のリセットレジスターにアクセスし、そのレジスター値を「1」に書き換える。するとCPU11はリセット状態となり、供給電圧が規定値以下になっても異常動作することがない。
S120において、副制御部M2はCPU11をリセットする。すなわち副制御部M2はCPU11のリセットレジスターにアクセスし、そのレジスター値を「1」に書き換える。するとCPU11はリセット状態となり、供給電圧が規定値以下になっても異常動作することがない。
S125において、副制御部M2はCPU11の電源をオフする。すなわち副制御部M2は電源制御回路15を制御してCPU11の給電ラインに対する給電を停止させる。例えば、副制御部M2は電源制御回路15に給電制御命令を送出してCPU11への給電ラインへの給電を停止させる。
S130において、副制御部M2はメモリーASIC10の電源をオフする。すなわち副制御部M2は電源制御回路15に給電制御命令を送出してメモリーASIC10の給電ラインに対する給電を停止させる。メモリーASIC10は給電が停止すると電源オフする前に自動的にリセット状態に移行する。
S130において、副制御部M2はメモリーASIC10の電源をオフする。すなわち副制御部M2は電源制御回路15に給電制御命令を送出してメモリーASIC10の給電ラインに対する給電を停止させる。メモリーASIC10は給電が停止すると電源オフする前に自動的にリセット状態に移行する。
S135において、副制御部M2は省電力状態からの復帰命令が入力されたか否かを判断する。この復帰命令には様々なものを採用可能であり、例えば、不図示の操作パネルが操作されたこと、コンピューター200等から印刷要求や省電力からの復帰要求等のパケットが入力されたこと、スキャナ部40の原稿載置台を覆うカバーオープンを検知したこと、プリンター100のトナーやドラム等を交換するためのカバーや用紙トレイのオープンを検知したこと、等を復帰命令とすることが考えられる。すなわち、副制御部M2は省電力状態を解除して通常状態に移行しなければ実行できないイベントが発生したことをトリガーとして省電力状態から復帰する処理を開始する。これら復帰命令に該当するイベントは、予め省電力処理のプログラム中に定められている。副制御部M2は、前記復帰命令が入力された場合はS140に進み、前記復帰命令が入力されない場合にはS135の処理を繰り返す。
S140において、副制御部M2はメモリーASIC10とCPU11の電源をオンする。すなわち副制御部M2は電源制御回路15に給電制御命令を送出してメモリーASIC10とCPU11の給電ラインに対する給電を開始させる。するとメモリーASIC10は自動的にリセット状態が解除される。
S150において、副制御部M2はメモリーASIC10とI/O ASIC20のデーター通信を復旧させる。すなわち、メモリーASIC10がI/O ASIC20との通信に利用するポート番号やメモリーASIC10に処理要求を通知する際のI/O ASIC20の識別番号を設定し、クロック等を同期させる。
S155において、副制御部M2はCPU11のリセットを解除する。CPU11のリセットを解除するタイミングは、電源制御回路15に制御される電源回路が給電を開始してから給電ラインの電圧が既定電圧に達した後になるように所定時間待機した後である。よって、不十分な電圧でCPU11が動作開始されて異常動作する状況を回避できる。
S160において、副制御部M2はI/O ASIC20のSRAM20bに退避してある「省電力復帰時必要情報」をメモリーASIC10とCPU11にそれぞれ書き戻す。ファームウェアによって復元される初期状態のレジスター値に、「省電力復帰時必要情報」を上書きすることによってメモリーASIC10とCPU11は、省電力へ移行する前の状態を復元できる。
S165において、副制御部M2はRAM12をセルフリフレッシュモードから通常転送モードに移行させる。すなわち副制御部M2はメモリーASIC10を制御して端子Gを「High」にする。このRAM12のモード変更は、外部クロックに基づくリフレッシュ信号をRAM12に入力するCPU11が完全に再起動してから実行される。以上の処理を終了すると、副制御部M2はS135で受信した復帰命令に対応する動作命令を主制御部に通知して一連の省電力処理を一旦終了し、主制御部M1から入力される省電力状態への移行命令を監視するS118の処理を繰り返し実行する。
S170において、主制御部M1は省電力状態から復帰するトリガーとなった動作命令を処理する。例えば印刷要求が復帰のトリガーとなったのであれば、印刷データーの受信を開始して印刷処理を実行する。以上のシーケンスで省電力状態への移行と省電力状態からの復帰を行うことにより、省電力状態からの復帰がスムーズに行えるようになる。
(3)変形例:
図6は省電力モジュールMの副制御部M2が実行する省電力処理の変形例のフローチャートである。本変形例において発生する信号タイミングも図5のタイミングチャートと同様である。本実施形態にかかる省電力処理はプリンター100が起動している間は繰り返し実行されている。なお、本変形例の処理は、基本的に上述した省電力処理と制御主体が異なるだけなので、概略のみを記載する。
図6は省電力モジュールMの副制御部M2が実行する省電力処理の変形例のフローチャートである。本変形例において発生する信号タイミングも図5のタイミングチャートと同様である。本実施形態にかかる省電力処理はプリンター100が起動している間は繰り返し実行されている。なお、本変形例の処理は、基本的に上述した省電力処理と制御主体が異なるだけなので、概略のみを記載する。
S200において、副制御部M2は省電力状態への移行命令を受付けたか否かを判断する。副制御部M2は、前記移行命令を受付けた場合はS205に進み、前記移行命令を受付けていない場合はS200の判断を繰り返す。
S205において、副制御部M2はメモリーASIC10に記憶されている「省電力復帰時必要情報」をI/O ASIC20のSRAM20bに記憶させる。
S210において、副制御部M2はCPU11に記憶されている「省電力復帰時必要情報」をI/O ASIC20のSRAM20bに記憶させる。
S215において、副制御部M2はRAM12をセルフリフレッシュモードへ移行させる。以上、S205〜S215の処理は順不同に実行可能である。
S205において、副制御部M2はメモリーASIC10に記憶されている「省電力復帰時必要情報」をI/O ASIC20のSRAM20bに記憶させる。
S210において、副制御部M2はCPU11に記憶されている「省電力復帰時必要情報」をI/O ASIC20のSRAM20bに記憶させる。
S215において、副制御部M2はRAM12をセルフリフレッシュモードへ移行させる。以上、S205〜S215の処理は順不同に実行可能である。
S220において、副制御部M2はCPU11をリセットする。
S225において、副制御部M2はCPU11の電源をオフする。
S230において、副制御部M2はメモリーASIC10の電源をオフする。
S225において、副制御部M2はCPU11の電源をオフする。
S230において、副制御部M2はメモリーASIC10の電源をオフする。
S235において、副制御部M2は省電力状態からの復帰命令が入力されたか否かを判断する。副制御部M2は、前記復帰命令が入力された場合はS240に進み、前記復帰命令が入力されない場合にはS235の処理を繰り返す。
S240において、副制御部M2はメモリーASIC10とCPU11の電源をオンする。するとメモリーASIC10のリセットが解除される。
S250において、副制御部M2はメモリーASIC10とI/O ASIC20のデーター通信を復帰させる。
S240において、副制御部M2はメモリーASIC10とCPU11の電源をオンする。するとメモリーASIC10のリセットが解除される。
S250において、副制御部M2はメモリーASIC10とI/O ASIC20のデーター通信を復帰させる。
S255において、副制御部M2はCPU11のリセットを解除する。
S260において、副制御部M2はI/O ASIC20のSRAM20bに退避してある「省電力復帰時必要情報」をメモリーASIC10とCPU11にそれぞれ書き戻す。
S265において、副制御部M2はRAM12をセルフリフレッシュモードから通常転送モードに移行させる。以上の処理を終了すると、副制御部M2はS135で受信した復帰命令に対応する動作命令を主制御部に通知して一連の省電力処理を一旦終了し、主制御部M1から入力される省電力状態への移行命令を監視するS200の処理を繰り返し実行する。すると、主制御部M1は省電力状態から復帰するトリガーとなった動作命令を処理する。
以上のシーケンスで省電力状態への移行と省電力状態からの復帰を行うことにより、省電力状態からの復帰がスムーズに行えるようになる。
S260において、副制御部M2はI/O ASIC20のSRAM20bに退避してある「省電力復帰時必要情報」をメモリーASIC10とCPU11にそれぞれ書き戻す。
S265において、副制御部M2はRAM12をセルフリフレッシュモードから通常転送モードに移行させる。以上の処理を終了すると、副制御部M2はS135で受信した復帰命令に対応する動作命令を主制御部に通知して一連の省電力処理を一旦終了し、主制御部M1から入力される省電力状態への移行命令を監視するS200の処理を繰り返し実行する。すると、主制御部M1は省電力状態から復帰するトリガーとなった動作命令を処理する。
以上のシーケンスで省電力状態への移行と省電力状態からの復帰を行うことにより、省電力状態からの復帰がスムーズに行えるようになる。
(4)まとめ:
以上説明した実施形態では、装置全体の統括制御を行うCPU11とCPU11よりも消費電力の少ないCPU20aとを備えたプリンターコントローラーに、セルフリフレッシュモードを有するRAM12と、省電力状態への移行命令を入力されると、CPU11を省電力状態から復帰するために必要な情報をSRAM20bに記憶させ且つRAM12をセルフリフレッシュモードに移行させ、その後CPU11への給電を停止させる副制御部M2を備えさせている。よって、回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く消費電力を削減して省電力化に貢献するとともに、省電力への移行や省電力からの復帰がスムーズに行えるようになる。
以上説明した実施形態では、装置全体の統括制御を行うCPU11とCPU11よりも消費電力の少ないCPU20aとを備えたプリンターコントローラーに、セルフリフレッシュモードを有するRAM12と、省電力状態への移行命令を入力されると、CPU11を省電力状態から復帰するために必要な情報をSRAM20bに記憶させ且つRAM12をセルフリフレッシュモードに移行させ、その後CPU11への給電を停止させる副制御部M2を備えさせている。よって、回路規模をいたずらに増大させたり定常的な処理を増加させたりすること無く消費電力を削減して省電力化に貢献するとともに、省電力への移行や省電力からの復帰がスムーズに行えるようになる。
なお、本発明は上述した実施形態や変形例に限られず、上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、公知技術並びに上述した実施形態および変形例の中で開示した各構成を相互に置換したり組み合わせを変更したりした構成、等も含まれる。
10…メモリーASIC、10a…CPU制御回路、10b…I/O ASIC制御回路、10c…メモリー制御回路、10d…画像処理回路、10e…DMA制御回路、11…CPU、12…RAM、13…ROM、15…電源制御回路、20…I/O ASIC、20a…CPU、20b…SRAM、30…印刷エンジン、40…スキャナ部、100…プリンター、200…コンピューター、A〜G…端子、M…省電力モジュール、M1…主制御部、M2…副制御部
Claims (11)
- 装置全体の統括制御を行う第1の演算処理装置と該第1の演算処理装置よりも消費電力の少ない第2の演算処理装置とを備えた印刷装置用コントローラーであって、
セルフリフレッシュモードを有するRAM(Random Access Memory)と、
処理主体が上記第1の演算処理装置である主制御部と、
処理主体が前記第2の演算処理装置である副制御部とを備え、
前記主制御部は、省電力状態への移行命令を入力されると、前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ、その後前記RAMを前記セルフリフレッシュモードに移行させ、
その後前記副制御部は、前記第1の演算処理装置の電源をオフすることを特徴とする印刷装置用コントローラー。 - 前記副制御部が前記第1の演算処理装置の電源をオフする前に前記RAMの制御回路を省電力状態から復帰するために必要な情報を前記主制御部が前記記憶部に記憶させ、
その後前記副制御部が前記RAMを制御する回路の電源をオフする請求項1に記載の印刷装置用コントローラー。 - 装置全体の統括制御を行う第1の演算処理装置と該第1の演算処理装置よりも消費電力の少ない第2の演算処理装置とを備えた印刷装置用コントローラーであって、
セルフリフレッシュモードを有するRAM(Random Access Memory)と、
処理主体が前記第2の演算処理装置である副制御部とを備え、
上記副制御部は、省電力状態への移行命令を入力されると、前記第1の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記RAMを前記セルフリフレッシュモードに移行させ、その後前記第1の演算処理装置の電源をオフすることを特徴とする印刷装置用コントローラー。 - 前記副制御部は、前記RAMの制御回路を省電力状態から復帰するために必要な情報を前記記憶部に記憶させ、その後前記RAMを制御する回路の電源をオフする請求項3に記載の印刷装置用コントローラー。
- 前記副制御部は、前記省電力状態からの復帰命令を入力されると、前記制御回路と前記第1の演算処理装置の電源をオンし、その後前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を前記記憶部から前記第1の演算処理装置にリストアし且つ前記制御回路を前記省電力状態から復帰するために必要な情報を前記記憶部から前記制御回路にリストアし、その後前記RAMを通常のリフレッシュモードに移行させる請求項2又は請求項4の何れか一項に記載の印刷装置用コントローラー。
- 前記復帰命令は、本印刷装置用コントローラーに対して入力された処理要求であり、
前記主制御部は、前記副制御部が前記RAMを通常のリフレッシュモードに移行させた後、前記処理要求に応じた処理を実行する請求項5に記載の印刷装置用コントローラー。 - 前記第2の演算処理装置と前記記憶部は、本印刷装置用コントローラーにおいて前記処理要求を受付けるインターフェース回路内に配置される請求項6に記載の印刷装置用コントローラー。
- 前記副制御部は、前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報が前記記憶部に記憶された後、前記第1の演算処理装置の電源がオフされる前に前記第1の演算処理装置をリセットする請求項1〜請求項7の何れか1項に記載の印刷装置用コントローラー。
- 前記RAMは、所定の端子をローレベルにすることにより前記セルフリフレッシュモードに移行され、前記所定の端子をハイレベルにすることにより前記通常のリフレッシュモードに移行され、前記所定の端子にプルダウン抵抗が接続されている請求項1〜請求項8の何れか1項に記載の印刷装置用コントローラー。
- 装置全体の統括制御を行う第1の演算処理装置と該第1の演算処理装置よりも消費電力の少ない第2の演算処理装置とを備えた印刷装置であって、
セルフリフレッシュモードを有するRAM(Random Access Memory)と、
処理主体が上記第1の演算処理装置である主制御部と、
処理主体が前記第2の演算処理装置である副制御部とを備え、
上記主制御部は、省電力状態への移行命令を入力されると、前記第1の演算処理装置を前記省電力状態から復帰するために必要な情報を記憶部に記憶させ、その後前記RAMを前記セルフリフレッシュモードに移行させ、
その後前記副制御部は、前記第1の演算処理装置の電源をオフすることを特徴とする印刷装置。 - 装置全体の統括制御を行う第1の演算処理装置と該第1の演算処理装置よりも消費電力の少ない第2の演算処理装置とを備えた印刷装置であって、
セルフリフレッシュモードを有するRAM(Random Access Memory)と、
処理主体が前記第2の演算処理装置である副制御部とを備え、
上記副制御部は、省電力状態への移行命令を入力されると、前記第1の演算処理装置を省電力状態から復帰するために必要な情報を記憶部に記憶させ且つ前記RAMを前記セルフリフレッシュモードに移行させ、その後前記第1の演算処理装置の電源をオフすることを特徴とする印刷装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009041050A JP2010194811A (ja) | 2009-02-24 | 2009-02-24 | 印刷装置用コントローラーおよび印刷装置 |
US12/710,257 US8261107B2 (en) | 2009-02-24 | 2010-02-22 | Printing device controller and printing device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009041050A JP2010194811A (ja) | 2009-02-24 | 2009-02-24 | 印刷装置用コントローラーおよび印刷装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010194811A true JP2010194811A (ja) | 2010-09-09 |
Family
ID=42631947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009041050A Pending JP2010194811A (ja) | 2009-02-24 | 2009-02-24 | 印刷装置用コントローラーおよび印刷装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8261107B2 (ja) |
JP (1) | JP2010194811A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012221444A (ja) * | 2011-04-14 | 2012-11-12 | Seiko Epson Corp | 回路、電子機器、及び画像処理装置 |
JP2012221443A (ja) * | 2011-04-14 | 2012-11-12 | Seiko Epson Corp | コントローラー、電子機器、及び画像処理装置 |
JP2013014082A (ja) * | 2011-07-05 | 2013-01-24 | Canon Inc | 画像形成装置、画像形成装置の制御方法、及びプログラム |
US8909965B2 (en) | 2011-04-14 | 2014-12-09 | Seiko Epson Corporation | Circuit, electronic device, and image processing device |
JP2018091945A (ja) * | 2016-12-01 | 2018-06-14 | コニカミノルタ株式会社 | 画像形成装置 |
JP2021037705A (ja) * | 2019-09-03 | 2021-03-11 | キヤノン株式会社 | 画像形成装置、その制御方法、及びプログラム |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5586924B2 (ja) * | 2009-11-24 | 2014-09-10 | キヤノン株式会社 | 画像形成装置 |
KR20110083008A (ko) * | 2010-01-13 | 2011-07-20 | 삼성전자주식회사 | 화상형성장치 및 화상형성장치의 전원관리방법 |
JP5703710B2 (ja) * | 2010-11-19 | 2015-04-22 | 富士ゼロックス株式会社 | 画像読み取り装置 |
CN103377095B (zh) * | 2012-04-24 | 2016-12-07 | 华为技术有限公司 | 一种运行日志的保存方法和设备 |
US9118311B1 (en) * | 2014-03-06 | 2015-08-25 | Freescale Semiconductor, Inc. | Methods and apparatus for generating a modulated waveform |
US9142280B1 (en) * | 2014-08-06 | 2015-09-22 | Freescale Semiconducotr, Inc. | Circuit for configuring external memory |
JP6180450B2 (ja) * | 2015-02-02 | 2017-08-16 | キヤノン株式会社 | 制御装置、制御装置の制御方法及びプログラム |
US10871926B2 (en) * | 2017-10-18 | 2020-12-22 | Canon Kabushiki Kaisha | Information processing apparatus including SRAM capable of shifting to plurality of power saving modes according to control signal and control method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69228340T2 (de) * | 1991-07-16 | 1999-08-26 | Canon K.K. | Elektronisches Gerät mit Wiederholungsfunktion |
JP3101349B2 (ja) | 1991-07-16 | 2000-10-23 | キヤノン株式会社 | 電子機器及び電子機器の制御方法 |
JP2003122461A (ja) | 2001-10-15 | 2003-04-25 | Matsushita Electric Ind Co Ltd | 半導体集積回路 |
EP1517294A4 (en) * | 2002-06-25 | 2007-06-27 | Fujitsu Ltd | DISPLAY AND ENERGY SAVING |
JP4175838B2 (ja) | 2002-07-09 | 2008-11-05 | 三菱電機株式会社 | 待機モード付情報処理装置およびその待機モード開始方法と待機モード解除方法 |
JP4217445B2 (ja) * | 2002-09-06 | 2009-02-04 | キヤノン株式会社 | データ処理装置および電力制御方法およびコンピュータが読み取り可能な記憶媒体およびプログラム |
JP3798353B2 (ja) | 2002-09-20 | 2006-07-19 | 株式会社リコー | 電子装置 |
JP2005018740A (ja) * | 2003-06-23 | 2005-01-20 | Samsung Electronics Co Ltd | 電子装置 |
-
2009
- 2009-02-24 JP JP2009041050A patent/JP2010194811A/ja active Pending
-
2010
- 2010-02-22 US US12/710,257 patent/US8261107B2/en active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012221444A (ja) * | 2011-04-14 | 2012-11-12 | Seiko Epson Corp | 回路、電子機器、及び画像処理装置 |
JP2012221443A (ja) * | 2011-04-14 | 2012-11-12 | Seiko Epson Corp | コントローラー、電子機器、及び画像処理装置 |
US8909965B2 (en) | 2011-04-14 | 2014-12-09 | Seiko Epson Corporation | Circuit, electronic device, and image processing device |
JP2013014082A (ja) * | 2011-07-05 | 2013-01-24 | Canon Inc | 画像形成装置、画像形成装置の制御方法、及びプログラム |
JP2018091945A (ja) * | 2016-12-01 | 2018-06-14 | コニカミノルタ株式会社 | 画像形成装置 |
JP2021037705A (ja) * | 2019-09-03 | 2021-03-11 | キヤノン株式会社 | 画像形成装置、その制御方法、及びプログラム |
JP7401227B2 (ja) | 2019-09-03 | 2023-12-19 | キヤノン株式会社 | 画像形成装置、その制御方法、及びプログラム |
Also Published As
Publication number | Publication date |
---|---|
US8261107B2 (en) | 2012-09-04 |
US20100218025A1 (en) | 2010-08-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010194811A (ja) | 印刷装置用コントローラーおよび印刷装置 | |
JP3360665B2 (ja) | 省電力モードを有する電子印刷装置および制御方法 | |
JP2011059937A (ja) | 電子機器 | |
JP2011098561A (ja) | 画像処理装置用コントローラー | |
JP7163002B2 (ja) | プロセッサに接続されるデバイスから通知される復帰時間に応じてプロセッサの省電力のレベルを決定する情報処理装置及びプロセッサの省電力方法 | |
US10248432B2 (en) | Information processing apparatus including main system and subsystem | |
JP2010218142A (ja) | データ記憶装置、及びデータ記憶装置の制御方法 | |
JP5477773B2 (ja) | 画像形成装置 | |
JP5678784B2 (ja) | 回路、電子機器、及び印刷装置 | |
JP6590718B2 (ja) | 情報処理装置及びその制御方法 | |
JP6849484B2 (ja) | 情報処理装置、情報処理装置の制御方法、およびプログラム | |
US20110292448A1 (en) | Program execution control method | |
JP2007108862A (ja) | ネットワーク接続周辺装置のスリープモード移行制御方法 | |
JP2010186402A (ja) | 電子回路、印刷装置および電子機器 | |
JP2011059426A (ja) | 画像形成装置 | |
US8862911B2 (en) | Information processing apparatus, method for avoiding a time-out error | |
JP2015215684A (ja) | 情報処理装置及び情報処理プログラム | |
US20200250125A1 (en) | Electronic apparatus including device configured to be shifted to power saving state and connected to pci device, and control method thereof | |
JP2016110513A (ja) | 情報処理装置、情報処理装置の制御方法、プログラムおよび記録媒体 | |
JP2007105913A (ja) | 印刷装置およびその電力制御方法 | |
JP2016126544A (ja) | 情報処理装置、情報処理装置の制御方法、及びプログラム | |
US10474215B2 (en) | Control apparatus for controlling memory and control method for power saving of memory | |
JP2010068355A (ja) | 電子機器及びその制御方法 | |
JP4951353B2 (ja) | 画像形成装置及び画像形成システム | |
JP2008217948A (ja) | Sdram制御回路及び情報処理装置 |