JP2016110513A - 情報処理装置、情報処理装置の制御方法、プログラムおよび記録媒体 - Google Patents

Abstract

【課題】 所定の時間内に実行するべきインストラクションを、リフレッシュ動作を行わない記憶手段からフェッチすることによって、所定の時間内に確実にインストラクションを実行する。【解決手段】 制御手段は、情報処理装置が省電力状態に移行するときに、制御手段をリセット状態にするようリセット制御手段に指示するための第１インストラクション及び制御手段への電力供給を停止するよう電源遮断制御手段に指示するための第２インストラクションを、リフレッシュ動作を行う第１記憶手段からリフレッシュ動作を行わない第２記憶手段に格納し、制御手段は、第２記憶手段から第１インストラクションをフェッチして、リセット制御モジュールに対して制御手段をリセット状態にするよう指示し、且つ、第２記憶手段から第２インストラクションをフェッチして、電源遮断制御モジュールに対して制御手段への電力供給を停止するよう指示する。【選択図】 図５

Description

本発明は、外部装置からのアクセスをトリガにして省電力状態から復帰することが可能な情報処理装置など関する。

近年の省エネルギーに対する関心の高まりを背景として、電子機器の省電力化に関する法令等が制定されている。例えば、国際的な省エネルギー制度として、国際エネルギースタープログラムやＥｒｐ（Ｅｎｅｒｇｙ−ｒｅｌａｔｅｄ Ｐｒｏｄｕｃｔｓ）指令などが挙げられる。Ｅｒｐ指令のＬｏｔ２６では、外部装置からのアクセスをトリガとして復帰することが可能なネットワークスタンバイ状態での消費電力が規定されている。ネットワークスタンバイ状態の消費電力を低減するためには、外部装置からのアクセスを検知するための外部インターフェース部を除く他のモジュールへの電力供給を停止することが考えられる。特許文献１には、外部インターフェース部（外部インターフェースブロック２９０）等への電力供給を維持する一方で、その他のモジュール（レンダリングブロック２５０等）への電力供給を停止することでネットワークスタンバイ状態の消費電力を低減している。

特開２０１４−２７２７号公報

プロセッサを含む他のモジュールへの電力供給を停止するネットワークスタンバイ状態を実現するためには、プロセッサをリセット状態にする必要がある。プロセッサはリセット状態にしないとプログラムカウンタに従ってＲＡＭにアクセスする。このため、ネットワークスタンバイ状態からの復帰時に電力が供給されたプロセッサが、プログラムが展開されていないＲＡＭにアクセスしてしまわないように、プロセッサをリセット状態にする必要がある。

このため、プロセッサ等への電力供給が停止されるネットワークスタンバイ状態（以下、適宜、省電力状態とする）に移行する場合に、プロセッサをリセット状態にし、且つ、当該プロセッサを含めた他のモジュールへの電力供給を停止しなければならない。プロセッサをリセット状態にするためには、プロセッサに対してリセット信号を発行するリセット制御モジュールに対して、プロセッサが指示をする。これを、「リセット制御」と呼ぶ。また、プロセッサを含む他のモジュールへの電力供給を停止するためには、他のモジュールへの電力供給を制御する電力制御モジュールに対して、プロセッサが指示する。これを、「電力遮断制御」と呼ぶ。

しかしながら、プロセッサが、リセット制御と電源遮断制御との両方を実行するには、非常に厳しいタイミングの制約がある。

なぜなら、プロセッサが、リセット制御を実行すると、プロセッサがリセット状態になり、プログラムカウンタ等がリセットされるので、プロセッサは、電源遮断制御を実行するプログラムコードを読み出せなくなってしまう。このため、プロセッサは、リセット制御モジュールのレジスタにアクセスした後、プロセッサがリセット状態になるまでの僅かな時間で、プロセッサは電源制御モジュールのレジスタにアクセスする必要がある。

上記した僅かな時間で、プロセッサが電源制御モジュールのレジスタにアクセスするために、プロセッサは、メモリからレジスタにアクセスするためのインストラクションをフェッチする。しかしながら、プロセッサがインストラクションをメモリからフェッチするタイミングで、メモリがリフレッシュ動作を実行すると、上記した僅かな時間で、プロセッサが電源制御モジュールのレジスタにアクセスすることができない。

本発明は、所定の時間内に実行するべきインストラクションを、リフレッシュ動作を行わない記憶手段からフェッチすることによって、前記所定の時間内に確実にインストラクションを実行することが可能な情報処理装置を提供することを目的とする。

本発明の情報処理装置は、情報処理装置を制御する制御手段と、制御手段の指示に基づいて制御手段をリセット状態にするリセット制御手段と、制御手段の指示に基づいて制御手段への電力供給を停止する電源遮断制御手段と、を備え、制御手段は、情報処理装置が省電力状態に移行するときに、制御手段をリセット状態にするようリセット制御手段に指示するための第１インストラクション及び制御手段への電力供給を停止するよう電源遮断制御手段に指示するための第２インストラクションを、リフレッシュ動作を行う第１記憶手段からリフレッシュ動作を行わない第２記憶手段に格納し、制御手段は、第２記憶手段から第１インストラクションをフェッチして、リセット制御モジュールに対して制御手段をリセット状態にするよう指示し、且つ、第２記憶手段から第２インストラクションをフェッチして、電源遮断制御モジュールに対して制御手段への電力供給を停止するよう指示する。

本発明の情報処理装置では、所定の時間内に実行するべきインストラクションを、リフレッシュ動作を行わない記憶手段からフェッチすることによって、所定の時間内に確実にインストラクションを実行することができる。

画像形成装置のブロック図 コントローラの詳細を示したブロック図 省電力状態のコントローラを示したブロック図 画像形成装置が省電力状態に移行する場合に実行する処理を示したフローチャート インストラクションのフェッチおよびレジスタアクセスのタイミングチャート 画像形成装置が省電力状態から復帰する場合に実行する処理を示したフローチャート

以下、本発明を実施するための形態について図面を用いて説明する。

（第１実施形態）
図１は、画像形成装置の全体構成を示す図である。

本実施形態の画像形成装置（情報処理装置）１は、スキャナ装置２と、コントローラ３と、プリンタ装置４と、操作部５と、ハードディスク装置６と、を備えている。

スキャナ装置２は、原稿から光学的に画像を読み取りデジタル画像に変換する。プリンタ装置４は、デジタル画像を用紙に出力する。操作部５は、ユーザによって操作される各種ボタンおよび表示部を有している。

ハードディスク装置６は、デジタル画像や制御プログラム等を記憶する。

また、画像形成装置１は、ＬＡＮを介して、外部コンピュータ８ａから印刷指示などのリモートアクセスを受信することができる。また、画像形成装置１は、ＵＳＢケーブルなどを介して接続された外部コンピュータ８ｂから印刷指示などのリモートアクセスを受信することができる。

また、画像形成装置１は、スキャナ装置２やプリンタ装置４の制御を行うコントローラ３を備えている。このコントローラ３の詳細は、後述する。

スキャナ装置２は、トレイにセットされた原稿束を自動的に読取位置に供給する原稿給紙ユニット２１と、前記読取位置に給紙された原稿を光学スキャンし、原稿からデジタル画像データを取得するスキャナユニット２２と、を有する。スキャナユニット２２により取得されたデジタル画像データは、コントローラ３に送信される。

プリンタ装置４は、カセットに収納される用紙を一枚ずつ給紙する給紙ユニット４２と、画像データに基づいて、給紙された用紙に対して印刷を行うマーキングユニット４１と、印刷された用紙を排紙するための排紙ユニット４３と、を有する。

図２は、コントローラのブロック図である。

図２を参照して、コントローラ３の詳細を説明する。

コントローラ３は、メインシステム３１０と、サブシステム３２０と、を有している。このメインシステム３１０とサブシステム３２０とは、互いに通信可能に接続されている。

メインシステム３１０は、いわゆる汎用的なＣＰＵシステムである。メインシステム３１０は、ＣＰＵ（メインプロセッサ）３１１と、ブートＲＯＭ３１５と、ＤＲＡＭ３１３と、ディスクコントローラ３１６と、ネットワークＩ／Ｆ３１７と、操作部Ｉ／Ｆ３１８と、ＰＣＩｅ制御部３１９と、を備えている。

ＣＰＵ３１１は、メインシステム３１０の全体の制御を行う。ブートＲＯＭ３１５は、ＣＰＵ３１１が実行するＢＩＯＳと呼ばれる初期起動プログラムを記憶する。このブートＲＯＭ３１５は、データの書き換えが可能なフラッシュＲＯＭである。ＤＲＡＭ３１３は、ＣＰＵ３１１が使用するデータやプログラムが展開されるメインメモリである。このＤＲＡＭ３１３には、ＣＰＵ３１１が実行するＯＳ（オペレーティングシステム）やアプリケーションプログラムが展開される。

ディスクコントローラ３１６は、ハードディスク装置６へのデータの書き込みや、ハードディスク装置６からのデータの読み出しを制御する。ハードディスク装置６には、上記したＤＲＡＭ３１３に展開されるＯＳやアプリケーションプログラムが格納されている。

ネットワークＩ／Ｆ３１７には、外部コンピュータ８ａが接続され、操作部Ｉ／Ｆ３１８には、操作部５が接続される。ネットワークＩ／Ｆ３１７は、例えば、ＬＡＮカードである。

ＰＣＩｅ（ＰＣＩ Ｅｘｐｒｅｓｓ）制御部３１９は、ＰＣＩｅ３６０を介して、サブシステム３２０と接続される。

そして、上記したメインシステム３１０の各ユニットは、内部バス３１２を介して互いに接続されている。

また、サブシステム３２０は、ＣＰＵ（サブプロセッサ）３２１と、ＤＲＡＭ３２２と、電源遮断制御モジュール３２３と、リセット制御モジュール３２４と、ＵＳＢデバイスコントローラ（外部インターフェース）３２５と、備えている。また、サブシステム３２０は、スキャナＩ／Ｆ３２６と、プリンタＩ／Ｆ３２７と、画像処理プロセッサ３２８と、ＰＣＩｅ制御部３３０と、を備えている。また、サブシステム３２０は、ＣＰＵ３２１とＤＲＡＭ３２２との間に配置されるキャッシュメモリ３３２を備えている。また、サブシステム３２０は、ＳＲＡＭ３３１を備えている。

ＣＰＵ３２１は、ＤＲＡＭ３２２からインストラクションをフェッチすることで、サブシステム３２０の動作を制御する。例えば、ＣＰＵ３２１は、画像データに対して画像処理を行うために画像処理プロセッサ３２８に画像データを送信したり、画像処理された画像データをプリンタ装置４に送信したりする。

本実施形態では、ＣＰＵ３２１は、リセット制御及び電源遮断制御を実行する。

リセット制御は、ＣＰＵ３２１が、リセット制御モジュール３２４のレジスタにｗｒｉｔｅアクセスすることである。これにより、リセット制御モジュール３２４がＣＰＵ３２１に対してリセット信号Ｄを発行して、ＣＰＵ３２１がリセット状態となる。なお、リセットとは、ＣＰＵ３２１のプログラムカウンタ等を初期状態にすることである。また、ＣＰＵ３２１をリセット状態にすると、リセット状態が解除されるまで、ＣＰＵ３２１は動作しない（ＤＲＡＭ３２２へのアクセスを行わない）。

また、電源遮断制御は、ＣＰＵ３２１が、電力遮断制御モジュール３２３のレジスタにｗｒｉｔｅアクセスすることである。これにより、電源遮断制御モジュール３２３がＣＰＵ３２１を含めた他のモジュールへの電力供給を遮断する。

ＤＲＡＭ３２２は、ＣＰＵ３２１が使用するデータやプログラムが展開されるメインメモリである。このＤＲＡＭ３２２には、ＣＰＵ３２１が実行するＯＳ（オペレーティングシステム）やアプリケーションプログラムが展開される。また、ＤＲＡＭ３２２は、画像データを一時格納するためのメモリ領域である画像メモリとして機能する。

ＤＲＡＭ３２２は、揮発性のメモリである。ＤＲＡＭ３２２は、格納するデータが揮発するのを防止するために、定期的にリフレッシュ動作を行う。リフレッシュ動作とは、ＤＲＡＭ３２２に格納されるデータが失われないように電荷を補充する動作である。ＤＲＡＭ３２２がリフレッシュ動作中のときには、ＣＰＵ３２１は、当該ＤＲＡＭ３２２からインストラクションをフェッチできない。

キャッシュメモリ３３２は、インストラクションキャッシュとデータキャッシュとを有する。インストラクションキャッシュは、ＤＲＡＭ３２２が保持するインストラクションの中で使用頻度の高いインストラクションを保持する。

ＣＰＵ３２１は、ＤＲＡＭ３２２に保持されるインストラクションをキャッシュメモリ３３２に転送して、キャッシュメモリ３３２からインストラクションをフェッチして実行する。また、ＣＰＵ３２１は、ＳＲＡＭ３３１に保持されるインストラクションをキャッシュメモリ３３２に転送して、キャッシュメモリ３３２からインストラクションをフェッチして実行する。

ＳＲＡＭ３３１は、画像形成装置１の設定情報やサブシステム３２０の各部のステータス情報を保持する。また、本実施形態では、画像形成装置１が省電力状態に移行するときに、ＳＲＡＭ３３１に、後述するリセット制御インストラクション及び電源遮断制御インストラクションがＤＲＡＭ３２２からコピーされる。なお、本実施形態では、省電力状態に移行するときにリセット制御インストラクション及び電源遮断制御インストラクションがＳＲＡＭ３３１にコピーされるが、ＳＲＡＭ３３１にコピーされるタイミングは、省電力状態に移行するタイミングに限定されない。ＳＲＡＭ３３１に始めからリセット制御インストラクション及び電源遮断制御インストラクションを保持しておいても良い。

このＳＲＡＭ３３１は、ＤＲＡＭ３２２とは異なり、データを保持するためのリフレッシュ動作なしで、データを保持可能である。また、ＳＲＡＭ３３１は、ＤＲＡＭ３２２と比較して、ＣＰＵ３２１からのアクセスレイテンシが小さい。しかしながら、ＳＲＡＭ３３１は、ＤＲＡＭ３２２に比べて高価であるから、単純に、ＤＲＡＭ３２２の代わりにＳＲＡＭ３２２を用いることができない。そのため、本実施形態では、メインメモリとしてＤＲＡＭ３２２を用いる。

電源遮断制御モジュール３２３は、ＣＰＵ３２１によって制御される電源制御レジスタを有する。本実施形態では、電源制御レジスタの値が省電力状態を示す場合、電源遮断制御モジュール３２３が、スキャナＩ／Ｆ３２６、プリンタＩ／Ｆ３２７、画像処理プロセッサ３２８及びＣＰＵ３２１への電力供給を停止する。

リセット制御モジュール３２４は、ＣＰＵ３２１によって制御されるリセットレジスタを有する。リセットレジスタの値がリセット要求を示す場合、リセット制御モジュール３２４がＣＰＵ３２１に対してリセット信号Ｄを出力する。

ＵＳＢデバイスコントローラ３２５は、ＣＰＵ３２１からの指示に応じてＵＳＢ待機モードに移行する。このＵＳＢ待機モードのＵＳＢデバイスコントローラ３２５は、外部コンピュータ８ｂからのアクセスに対して、所定のパケットを送信する。ＵＳＢデバイスコントローラ３２５は、画像形成装置１が省電力状態に移行する場合に、ＵＳＢ待機モードに移行する。

ＰＣＩｅ制御部３３０は、ＰＣＩｅ３６０を介して、メインシステム３１０と接続される。

本実施形態のサブシステム３２０は、ＤＲＡＭ３２２に展開されるＯＳを起動するためのブートプログラムを記憶するＲＯＭを有していない。そのため、メインシステム３１０のＣＰＵ３１１が、ハードディスク装置６からＤＲＡＭ３２２にサブシステム３２０の制御ソフトウェアを転送する。そして、ＣＰＵ３１１による制御ソフトウェアの転送を完了したら、ＣＰＵ３１１は、ＣＰＵ３２１のリセット状態を解除する。これにより、ＣＰＵ３２１が、制御ソフトウェアを実行する。メインシステム３１０は、サブシステム３２０に制御ソフトウェアを転送する前に、ＤＲＡＭ３２２やＰＣＩｅ制御部３３０の初期設定など行う。

画像処理プロセッサ３２８は、リアルタイムでデジタル画像処理を行う。スキャナＩ／Ｆ３２６には、スキャナ装置２が接続される。また、プリンタＩ／Ｆ３２７には、プリンタ装置４が接続される。

そして、上記したサブシステム３２０の各ユニットは、内部バス３２９を介して互いに接続されている。

また、図２に示すように、画像形成装置１は、画像形成装置１の電力状態を制御する電源制御部３５０を備える。電源制御部３５０は、ＣＰＬＤ（Ｃｏｍｐｌｅｘ Ｐｒｏｇｒａｍａｂｌｅ Ｌｏｇｉｃ Ｄｅｖｉｃｅ）で構成されている。

また、図２に示すように、画像形成装置１は、メインシステム３１０およびサブシステム３２０をリセットするためのリセットＩＣ３７０を備える。

ここで、コントローラ３の動作について、紙媒体に対する画像の複写を例にして説明する。

ユーザが操作部５から画像複写を指示すると、ＣＰＵ３１１は、ＣＰＵ３２１に指示してスキャナ装置２にスキャン動作を実行させる。具体的には、ＣＰＵ３２１は、ＣＰＵ３１１から指示を受け取ると、スキャナＩ／Ｆ３２６を介してスキャナ装置２に画像読み取り指示を送信する。指示を受信したスキャナ装置２は、紙原稿を光学スキャンしデジタル画像データに変換して、スキャナＩ／Ｆ３２６を介して画像処理プロセッサ３２８に出力する。画像処理プロセッサ３２８は、画像メモリとしてのＤＲＡＭ３２２にデジタル画像データを一時保存する。

ＣＰＵ３１１は、デジタル画像データがＤＲＡＭ３２２に一定量もしくは全て入ったことを確認すると、ＣＰＵ３２１に指示してプリンタ装置４にプリント動作を実行させる。具体的には、ＣＰＵ３２１は、ＣＰＵ３１１から指示を受け取ると、プリンタＩ／Ｆ３２７を介してプリンタ装置４に画像出力指示を送信する。指示を受信したＣＰＵ３２１は、画像処理プロセッサ３２８にＤＲＡＭ３２２の画像データの位置を伝える。画像処理プロセッサ３２８は、プリンタ装置４からの同期信号に従って、プリンタＩ／Ｆ３２７を介して、画像データをプリンタ装置４に送信する。これにより、プリンタ装置４が紙媒体に対してデジタル画像データを印刷する。

次に、画像形成装置１の電源構成について説明する。

また、画像形成装置１は、ＡＣ電力３４１から入力される交流電力から直流電力を生成する電源ユニット３４０を備える。この電源ユニット３４０は、スキャナ・プリンタ装置電力３４２と、省電力状態時電力３４３と、スタンバイ状態時電力３４４と、を生成する。

スキャナ・プリンタ装置電力３４２は、スキャナ装置２およびプリンタ装置４に供給される電力である。省電力状態時電力３４３は、ネットワークＩ／Ｆ３１７、操作部５、ＤＲＡＭ３１３及びサブシステム３２０に供給される電力である。スタンバイ状態時電力３４４は、ハードディスク装置６、ＣＰＵ３１１、ブートＲＯＭ３１５、ディスクコントローラ３１６及び操作部Ｉ／Ｆ３１８に供給される。なお、サブシステム３２０の全部または一部に、スタンバイ状態時電力３４４から電力を供給しても良い。また、ＳＲＡＭ３３１は、図示しないバッテリーから電力が供給される。

画像形成装置１がスタンバイ状態の場合には、ＳＷ１、ＳＷ２及びＳＷ３がオン状態となる。これにより、スキャナ・プリンタ装置電力３４２、スタンバイ状態時電力３４４、および省電力状態時電力３４３が、画像形成装置１の各ユニットに供給される。

また、画像形成装置１が省電力状態の場合には、ＳＷ１がオン状態にとなるが、ＳＷ２及びＳＷ３がオフ状態になる。これにより、省電力状態時電力３４３が、ネットワークＩ／Ｆ３１７、操作部５、ＤＲＡＭ３１３及びサブシステム３２０に供給される。なお、省電力状態において、サブシステム３２０内の各デバイスへの電力供給は、電源遮断制御モジュール３２３が行う。省電力状態では、サブシステム３２０の電源遮断制御モジュール３２３、リセット制御モジュール３２４、ＤＲＡＭ３２２及びＵＳＢデバイスコントローラ３２５を除く部分への電力供給が停止される。また、画像形成装置１が省電力状態の場合には、スキャナ・プリンタ装置電力３４２、およびスタンバイ状態時電力３４４が画像形成装置１に供給されない。

なお、画像形成装置１が電源オフ状態の場合には、ＳＷ１、ＳＷ２及びＳＷ３がオフ状態になる。これにより、スキャナ・プリンタ装置電力３４２、スタンバイ状態時電力３４４、および省電力状態時電力３４３のいずれもが、画像形成装置１に供給されない。

図３に画像形成装置１が省電力状態（ネットワークスタンバイ状態）のときの電力状態を示している。図３において、電力供給が停止される箇所は、グレーで示している。

上記したスキャナ・プリンタ装置電力３４２、省電力状態時電力３４３、およびスタンバイ状態時電力３４４の供給は、電源制御部３５０によって個別に制御される。また、サブシステム３２０における各ユニットへの電力の供給は、電源遮断制御モジュール３２３によって個別に制御される。

なお、図２及び図３中の電源制御部３５０から伸びる矢印付きのラインは信号ラインを表し、電源ユニット３４０から伸びる矢印付きのラインは電源ラインを表している。

次に、図２に記載される各信号（省電力解除信号Ａ、パワーオンリセット信号Ｃ、リセット信号Ｄ）について詳細に説明する。

省電力解除信号Ａは、ＵＳＢデバイスコントローラ３２５、操作部５又はネットワークＩ／Ｆ３１７から電源制御部３５０に入力される。本実施形態では、以下の場合に省電力解除信号Ａが電源制御部３５０に入力される。
・ＵＳＢデバイスコントローラ３２５が外部コンピュータ８ｂから印刷指示などを受信した場合
・ネットワークＩ／Ｆ３１７が外部コンピュータ８ａから印刷指示などを受信した場合
・操作部５がユーザによって操作された場合
省電力解除信号Ａが電源制御部３５０に入力されると、電源制御部３５０は、スタンバイ状態時電力３４４が供給されるようにスイッチング制御を行う（ＳＷ１、ＳＷ２及びＳＷ３がオン状態）。

パワーオンリセット信号Ｃは、リセットＩＣ３７０がメインシステム３１０およびサブシステム３２０に対して出力する。このパワーオンリセット信号Ｃは、画像形成装置１が電源オフ状態から復帰する場合に出力される。具体的には、ＣＰＵ３１１に電力が供給されてから所定時間が経過するまで、パワーオンリセット信号Ｃが出力される。所定時間の経過後にパワーオンリセット信号Ｃの出力が停止されると、ＣＰＵ３１１のリセット状態が解除される。なお、ＣＰＵ３１１およびＣＰＵ３２１へ供給される電圧を監視して、電圧が所定レベルまで昇圧したことをトリガにしてパワーオンリセット信号Ｃの出力を停止しても良い。

リセット信号Ｄは、リセット制御モジュール３２４がＣＰＵ３２１に対して出力する。このリセット信号Ｄは、画像形成装置１が省電力状態に移行するときに、ＣＰＵ３２１に対して出力される。具体的には、リセット信号Ｄは、リセット制御モジュール３２４のレジスタがリセット要求を示す場合に出力される。

次に、図４を用いて、画像形成装置１が省電力状態に移行するフローを説明する。

図４に示すように、まず、メインシステム３１０のＣＰＵ３１１が、省電力状態への移行指示を受信する。この省電力状態への移行指示は、ユーザが操作部５の節電ボタン（図示せず）を押下した場合に出力される。また、省電力状態への移行指示は、ユーザが操作部５を操作せず且つインターフェース（ネットワークＩ／Ｆ３１７及びＵＳＢデバイスコントローラ３２５）が印刷要求を受信せずに所定時間が経過した場合にも出力される。

ＣＰＵ３１１は、ＰＣＩｅ３６０を介して、省電力状態への移行指示をＣＰＵ３２１に通知する。具体的には、ＣＰＵ３１１は、ＰＣＩｅ３６０を介して、ＤＲＡＭ３２２に移行指示に関する情報を書き込む。

まず、ＣＰＵ３２１は、画像形成装置１を省電力状態に移行するかどうかを判断する（Ｓ４０１）。具体的には、ＣＰＵ３２１は、ＤＲＡＭ３２２に移行指示に関する情報が書き込まれたことを検知することによって、省電力状態に移行すると判断する（Ｓ４０１：Ｙｅｓ）。

そして、ＣＰＵ３２１は、ＵＳＢデバイスコントローラ３２５の動作モードを、外部コンピュータ８ｂからのアクセスに応じて画像形成装置１を省電力状態から復帰させるための処理を実行するＵＳＢ待機モードに変更する（Ｓ４０２）。また、ＣＰＵ３２１は、メインシステム３１０とサブシステム３２０との間のＰＣＩｅ３６０のリンクを遮断する処理を行う（Ｓ４０３）。

ここで、本実施形態では、ＣＰＵ３２１は、ＤＲＡＭ３２２に保持される電源遮断制御インストラクションおよびリセット制御インストラクションを、ＳＲＡＭ３３１にコピーする（Ｓ４０４）。電源遮断制御インストラクションは、電源遮断制御モジュール３２３に対して、サブシステム３２０の所定の箇所への電力供給を停止させるためのインストラクションである。また、リセット制御インストラクションは、リセット制御モジュール３２４に対して、ＣＰＵ３２１をリセットさせるためのインストラクションである。

ＳＲＡＭ３３１にインストラクションがコピーされた後、ＣＰＵ３２１は、自身のプログラムカウンタをＳＲＡＭ３３１のアドレスに変更する。これにより、次に実行されるインストラクションが格納されるメモリのアドレスが、ＤＲＡＭ３２２からＳＲＡＭ３３１に変更される（Ｓ４０５）。

次に、ＣＰＵ３２１は、電源遮断制御を実行する（Ｓ４０６）。具体的には、ＣＰＵ３２１は、ＳＲＡＭ３３１から電源遮断制御インストラクションをフェッチして実行する。この電源遮断制御インストラクションが実行されることによって、電源遮断制御モジュール３２３のレジスタが省電力状態を示す値に変更される。ＣＰＵ３２１が電源遮断制御モジュール３２３のレジスタの値を変更することによって、ＵＳＢデバイスコントローラ３２５、ＤＲＡＭ３２２、リセット制御モジュール３２４および電源遮断制御モジュール３２３への電力供給が維持される。一方で、スキャナＩ／Ｆ３２６、プリンタＩ／Ｆ３２７、画像処理プロセッサ３２８およびＣＰＵ３２１への電力供給が停止される。

ＣＰＵ３２１は、ＣＰＵ３２１への電力供給が停止される前に、リセット制御を実行する（Ｓ４０７）。具体的には、ＣＰＵ３２１は、ＳＲＡＭ３３１からリセット制御インストラクションをフェッチして実行する。このリセット制御インストラクションが実行されることによって、リセット制御モジュール３２４のレジスタがリセット要求を示す値に変更される。ＣＰＵ３２１がリセット制御モジュール３２４のレジスタの値を変更することによって、リセット制御モジュール３２４がＣＰＵ３２１にリセット信号Ｄを出力する。その結果、ＣＰＵ３２１がリセット状態になる。

なお、メインシステム３１０のＣＰＵ３１１は、サブシステム３２０で電源遮断制御が実行された後に、メインシステム３１０の電源遮断制御を行う。具体的には、ＣＰＵ３１１は、サブシステム３２０で電源遮断制御が実行されたかどうかを判断する。電源制御部３５０は、電源遮断制御モジュール３２３から通知を受けたことを示すレジスタを持っている。ＣＰＵ３１１は、レジスタを監視することによって、サブシステム３２０で電源遮断制御が実行されたかどうかを判断する。なお、電源制御部３５０がＣＰＵ３１１に対して、割り込み信号を発行することによって、サブシステム３２０で電源遮断制御が実行されたことを通知しても良い。

サブシステム３２０の電源遮断制御が実行された後、ＣＰＵ３１１は、スタンバイ状態時電力３４４及びスキャナ・プリンタ装置電力３４２が画像形成装置１に供給されるのを停止するよう、電源制御部３５０に指示する。電源制御部３５０は、ＳＷ２及びＳＷ３をオフ状態にする。

これにより、画像形成装置１が省電力状態に移行する。

次に、図５（ｂ）を参照して、ＣＰＵ３２１がＳＲＡＭ３３１からインストラクションをフェッチして実行するタイムチャートについて説明する。

図５（ｂ）に示すように、ＣＰＵ３２１は、ＳＲＡＭ３３１から電源遮断制御インストラクションをフェッチする（Ｔ１）。そして、ＣＰＵ３２１は、フェッチした電源遮断制御インストラクションに従って、電源遮断制御モジュール３２３のレジスタを、省電力状態を示す値に書き替える（Ｔ２）。電源遮断制御モジュール３２３のレジスタの値が書き替わって、所定の遅延時間（レイテンシ）が経過した後に、サブシステム３２０の電力供給が停止される（Ｔ５）。

そして、本実施形態では、上記した所定の遅延時間の間に、ＣＰＵ３２１は、ＳＲＡＭ３３１からリセット制御インストラクションをフェッチする（Ｔ３）。そして、ＣＰＵ３２１は、フェッチしたリセット制御インストラクションに従って、リセット制御モジュール３２４のレジスタを、リセット要求を示す値に書き替える（Ｔ４）。

このように、本実施形態では、ＣＰＵ３２１は、リフレッシュ動作を必要としないでデータを保持することが可能なＳＲＡＭ３３１からインストラクションをフェッチすることができる。これにより、リフレッシュ動作によるインストラクションのフェッチの遅延が発生しないので、電源遮断制御インストラクション及びリセット制御インストラクションを適切なタイミングでフェッチして実行することができる。

また、本実施形態では、ＣＰＵ３２１は、ＤＲＡＭ３２２よりアクセスレイテンシが小さいＳＲＡＭ３３１からインストラクションをフェッチすることができる。これにより、アクセスレイテンシの大きいＤＲＡＭ３２２からインストラクションをフェッチする場合に比べて、電源遮断制御インストラクション及びリセット制御インストラクションを所定期間内にフェッチして実行することができる。

次に、図６を用いて、画像形成装置１が省電力状態から復帰するフローを説明する。

ＵＳＢデバイスコントローラ３２５が復帰トリガを受信すると、ＵＳＢデバイスコントローラ３２５は、電源遮断制御モジュール３２３に対して復帰トリガを受信したことを通知する。なお、復帰トリガは、例えば、ＵＳＢデバイスコントローラ３２５が、外部コンピュータ８ｂから受信した所定のパケットである。ＵＳＢデバイスコントローラ３２５は、所定のパケットを受信すると、外部コンピュータ８ｂに対して応答パケットを送信する。

そして、電源遮断制御モジュール３２３は、ＵＳＢデバイスコントローラ３２５から復帰トリガを受信したことが通知されると（Ｓ６０１）、サブシステム３２０の電力供給が停止されていた箇所への電力供給を再開する（Ｓ６０２）。具体的には、電源遮断制御モジュール３２３は、スキャナＩ／Ｆ３２６、プリンタＩ／Ｆ３２７、画像処理プロセッサ３２８、ＣＰＵ３２１およびＳＲＡＭ３３１へ電力が供給されるよう制御する。この電源遮断制御モジュール３２３は、ＣＰＵ３２１の制御無しでサブシステム３２０の電力供給が停止されていた箇所への電力供給を再開することが可能である。

電力が供給されたＣＰＵ３２１には、上記したように、リセット制御モジュール３２４からリセット信号Ｄが入力されているので、リセット状態になっている。言い換えれば、ＣＰＵ３２１は、リセット解除待ち状態となっている。ＣＰＵ３２１がリセット状態になると、プログラムカウンタなどが初期状態になる。その結果、ＳＲＡＭ３３１のアドレスに変更されたプログラムカウンタが初期状態に戻る。

電力が供給されたＰＣＩｅ制御部３３０は、電力の供給に従ってリセットが解除される。これにより、ＰＣＩｅ制御部３３０が初期化されて、所定時間経過後に通信可能な状態となる。ＰＣＩｅ制御部３３０が通信可能な状態になったことは、メインシステム３１０のＰＣＩｅ制御部３１９に通知される。そして、メインシステム３１０のＰＣＩｅ制御部３１９は、メインシステム３１０とサブシステム３２０との間のＰＣＩｅ３６０のリンクを確立する。ＰＣＩｅ３６０のリンクが確立すると、メインシステム３１０のＰＣＩｅ制御部３１９は、サブシステム３２０のＤＲＡＭ３２２及びＰＣＩｅ制御部３３０の初期設定を行う。この初期設定によって、ＤＲＡＭ３２２に対してアクセスが可能となる。

その後、電源遮断制御モジュール３２３は、電源制御部３５０に対して、通知を行う（Ｓ６０３）。

電源遮断制御モジュール３２３から通知を受信した電源制御部３５０は（Ｓ６０４）、スタンバイ状態時電力３４４が画像形成装置１に供給されるよう、ＳＷ２をオンにする（Ｓ６０５）。これにより、メインシステム３１０のＣＰＵ３１１などに電力が供給されて、画像形成装置１がスタンバイ状態に復帰する。

電力が供給されたメインシステム３１０のＣＰＵ３１１は、ブートＲＯＭ３１５からブートプログラムを読み出して起動を開始する（Ｓ６０６）。そして、ＣＰＵ３１１は、ハードディスク装置６からＯＳやアプリケーションなどのプログラムを読み出す。

そして、メインシステム３１０のＣＰＵ３１１が、ハードディスク装置６から読み出したサブシステム３２０の制御ソフトウェアを、サブシステム３２０のＤＲＡＭ３２２に展開する（Ｓ６０８）。

サブシステム３２０の制御ソフトウェアの転送が完了すると、ＣＰＵ３１１は、サブシステム３２０のＣＰＵ３２１のリセットを解除する（Ｓ６０９）。具体的には、ＣＰＵ３１１がリセット制御モジュール３２４のレジスタにアクセスして、レジスタを、リセット解除要求を示す値に設定する。

これにより、リセット解除待ちだったＣＰＵ３２１がリセット状態から解除される（Ｓ６１０）。リセットが解除されたＣＰＵ３２１は、リセットベクタに従って、ＤＲＡＭ３２２に展開された制御ソフトウェアを読み出すことによって、起動する（Ｓ６１１）。

（他の実施形態）
なお、上記した実施形態では、本発明を画像形成装置に適用する例について説明したが、パソコンなどの情報処理装置に本発明を適用しても良い。

なお、本発明は、複数の機器（例えばホストコンピュータ、インターフェース機器、リーダ、プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用してもよい。

また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記録媒体を、システムあるいは装置に供給するよう構成することによっても達成されることはいうまでもない。この場合、そのシステムあるいは装置のコンピュータ（またはＣＰＵやＭＰＵ）が記録媒体に格納されたプログラムコードを読出し実行することにより、上記機能が実現されることとなる。なお、この場合、そのプログラムコードを記憶した記録媒体は本発明を構成することになる。

プログラムコードを供給するための記録媒体としては、例えば、フロッピ（登録商標）ディスク、ハードディスク、光ディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、磁気テープ、不揮発性のメモリカード、ＲＯＭなどを用いることができる。

また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現される場合に限られない。例えば、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているＯＳ（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。

さらに、記録媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに書込まれた後、前述した実施形態の機能が実現される場合も含まれる。つまり、プログラムコードがメモリに書込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵなどが実際の処理の一部または全部を行い、その処理によって実現される場合も含まれる。

１ 画像形成装置
３１０ メインシステム
３２０ サブシステム
３１１ ＣＰＵ
３２１ ＣＰＵ
３２２ ＤＲＡＭ
３２３ 電源遮断制御モジュール
３２４ リセット制御モジュール
３２５ ＵＳＢデバイスコントローラ
３５０ ＳＲＡＭ
３５１ キャッシュメモリ

Claims (9)

1. 情報処理装置であって、
   前記情報処理装置を制御する制御手段と、
   前記制御手段の指示に基づいて前記制御手段をリセット状態にするリセット制御手段と、
   前記制御手段の指示に基づいて前記制御手段への電力供給を停止する電源遮断制御手段と、を備え、
   前記制御手段は、前記情報処理装置が前記省電力状態に移行するときに、前記制御手段をリセット状態にするよう前記リセット制御手段に指示するための第１インストラクション及び前記制御手段への電力供給を停止するよう前記電源遮断制御手段に指示するための第２インストラクションを、リフレッシュ動作を行う第１記憶手段からリフレッシュ動作を行わない第２記憶手段に格納し、
   前記制御手段は、前記第２記憶手段から前記第１インストラクションをフェッチして、前記リセット制御モジュールに対して前記制御手段をリセット状態にするよう指示し、且つ、前記第２記憶手段から前記第２インストラクションをフェッチして、前記電源遮断制御モジュールに対して前記制御手段への電力供給を停止するよう指示する、ことを特徴とする情報処理装置。
2. 前記第２記憶手段からフェッチしたインストラクションを保持するキャッシュメモリをさらに備え、
   前記制御手段は、前記第１インストラクション及び前記第２インストラクションを前記第２記憶手段から前記キャッシュメモリに保持させ、
   前記制御手段は、前記キャッシュメモリから前記第１インストラクションをフェッチして、前記リセット制御モジュールに対して前記制御手段をリセット状態にするよう指示し、且つ、前記キャッシュメモリから前記第２インストラクションをフェッチして、前記電源遮断制御モジュールに対して前記制御手段への電力供給を停止するよう指示する、ことを特徴とする請求項１に記載の情報処理装置。
3. 前記第１記憶手段は、ＤＲＡＭである、ことを特徴とする請求項１又は２に記載の情報処理装置。
4. 前記第２記憶手段は、ＳＲＡＭである、ことを特徴とする請求項１乃至３の何れか１項に記載の情報処理装置。
5. 前記制御手段は、前記情報処理装置が前記省電力状態に移行するときに、前記制御手段がフェッチするべきインストラクションが保持される記憶手段を、前記第１記憶手段から前記第２記憶手段に変更する、ことを特徴とする請求項１乃至４の何れか１項に記載の情報処理装置。
6. 外部装置との通信を行う外部インターフェースをさらに有し、
   前記省電力状態では、前記制御手段への電力供給が停止されるが、前記外部インターフェースへの電力供給は維持される、ことを特徴とする請求項１乃至５の何れか１項に記載の情報処理装置。
7. 用紙に画像を印刷する印刷装置をさらに有する、ことを特徴とする請求項１乃至６の何れか１項に記載の情報処理装置。
8. 制御手段と、前記制御手段の指示に基づいて前記制御手段をリセット状態にするリセット制御手段と、前記制御手段の指示に基づいて前記制御手段への電力供給を停止する電源遮断制御手段と、を備える情報処理装置の制御方法であって、
   前記情報処理装置が前記省電力状態に移行するときに、前記制御手段をリセット状態にするよう前記リセット制御手段に指示するための第１インストラクション及び前記制御手段への電力供給を停止するよう前記電源遮断制御手段に指示するための第２インストラクションを、リフレッシュ動作を行う第１記憶手段からリフレッシュ動作を行わない第２記憶手段に格納するステップと、
   前記第２記憶手段から前記第１インストラクションをフェッチして、前記リセット制御モジュールに対して前記制御手段をリセット状態にするよう指示するステップと、
   前記第２記憶手段から前記第２インストラクションをフェッチして、前記電源遮断制御モジュールに対して前記制御手段への電力供給を停止するよう指示するステップと、を有することを特徴とする情報処理装置の制御方法。
9. 情報処理装置のコンピュータを、前記情報処理装置を制御する制御手段、前記制御手段の指示に基づいて前記制御手段をリセット状態にするリセット制御手段、及び前記制御手段の指示に基づいて前記制御手段への電力供給を停止する電源遮断制御手段、として機能させるプログラムであって、
   前記制御手段は、前記情報処理装置が前記省電力状態に移行するときに、前記制御手段をリセット状態にするよう前記リセット制御手段に指示するための第１インストラクション及び前記制御手段への電力供給を停止するよう前記電源遮断制御手段に指示するための第２インストラクションを、リフレッシュ動作を行う第１記憶手段からリフレッシュ動作を行わない第２記憶手段に格納し、
   前記制御手段は、前記第２記憶手段から前記第１インストラクションをフェッチして、前記リセット制御モジュールに対して前記制御手段をリセット状態にするよう指示し、且つ、前記第２記憶手段から前記第２インストラクションをフェッチして、前記電源遮断制御モジュールに対して前記制御手段への電力供給を停止するよう指示する、ことを特徴とするプログラム。

Images