JP2015215684A - 情報処理装置及び情報処理プログラム - Google Patents

情報処理装置及び情報処理プログラム Download PDF

Info

Publication number
JP2015215684A
JP2015215684A JP2014096897A JP2014096897A JP2015215684A JP 2015215684 A JP2015215684 A JP 2015215684A JP 2014096897 A JP2014096897 A JP 2014096897A JP 2014096897 A JP2014096897 A JP 2014096897A JP 2015215684 A JP2015215684 A JP 2015215684A
Authority
JP
Japan
Prior art keywords
cpu
information
command
saving mode
power saving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014096897A
Other languages
English (en)
Inventor
正太郎 宮本
Seitaro Miyamoto
正太郎 宮本
川原　巧
Takumi Kawahara
巧 川原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP2014096897A priority Critical patent/JP2015215684A/ja
Priority to US14/656,415 priority patent/US9811149B2/en
Publication of JP2015215684A publication Critical patent/JP2015215684A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3284—Power saving in printer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
    • G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
    • G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
    • G06F12/084—Multiuser, multiprocessor or multiprocessing cache systems with a shared cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/28—Using a specific disk cache architecture
    • G06F2212/281—Single cache
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Facsimiles In General (AREA)

Abstract

【課題】省電力モードに移行する前に送信された命令情報を命令情報の送信元の制御とは無関係に記憶するようにした情報処理装置及び情報処理プログラムを提供する。【解決手段】情報処理装置１は、通常モードよりも消費電力が低下した省電力モードに移行することを示す省電力モード要求コマンドを出力する第１のＣＰＵ２０と、第１のＣＰＵ２０から出力された省電力モード要求コマンドに基づいて、省電力モード要求コマンドが出力されるよりも前に第１のＣＰＵ２０から指示された命令を示す退避情報４１を出力する第２のＣＰＵ３０と、第１のＣＰＵ２０及び第２のＣＰＵ３０に接続して共有されると共に省電力モードに移行した後も第２のＣＰＵ３０から出力された退避情報４１を記憶する共有の共有メモリ４と、を備えて構成されている。【選択図】図１

Description

本発明は、情報処理装置及び情報処理プログラムに関する。
従来の技術として、省電力モードへの移行に基づいて、電源の供給が断たれる電源断状態に移行する第１のＣＰＵ（Central Processing Unit）と、この省電力モードの移行を制御すると共にクロック供給や命令等の実行を停止するスリープ状態に移行する第２のＣＰＵと、を備えた情報処理装置が提案されている（例えば、特許文献１参照）。
この従来の情報処理装置は、第２のＣＰＵが、省電力モードから通常モードに復帰する際に省電力モードに移行する前の状態を復元できるように、省電力モードに移行する前のソフトウェア環境を記憶領域等に退避させている。
特開２００９−２６５９２６号公報
本発明の目的は、省電力モードに移行する前に送信された命令情報を命令情報の送信元の制御とは無関係に記憶するようにした情報処理装置及び情報処理プログラムを提供することにある。
本発明の一態様は、上記目的を達成するため、以下の情報処理装置及び情報処理プログラムを提供する。
［１］通常モードよりも消費電力が低下した省電力モードに移行することを示す移行信号を出力する第１の制御手段と、
前記第１の制御手段から出力された前記移行信号に基づいて、前記移行信号が出力されるよりも前に前記第１の制御手段から指示された命令を示す命令情報を出力する第２の制御手段と、
前記第１の制御手段及び前記第２の制御手段に接続して共有されると共に前記省電力モードに移行した後も前記第２の制御手段から出力された前記命令情報を記憶する共有の記憶手段と、
を備えた情報処理装置。
［２］前記第１の制御手段は、前記省電力モードへの移行の際に、前記共有記憶手段に記憶された前記命令情報を記憶手段に記憶させる、
前記［１］に記載の情報処理装置。
［３］前記命令情報は、前記第１の制御手段によって優先順位が高いものとして指定された命令を含む、
前記［１］又は［２］に記載の情報処理装置。
［４］前記第１の制御手段及び前記第２の制御手段は、異なるオペレーティングシステムに基づいて動作する、
前記［１］から［３］のいずれかに記載の情報処理装置。
［５］コンピュータを、
通常モードよりも消費電力が低下した省電力モードに移行することを示す移行信号を出力する第１の制御手段と、
前記第１の制御手段から出力された前記移行信号に基づいて、前記移行信号が出力されるよりも前に前記第１の制御手段から指示された命令を示す命令情報を、前記第１の制御手段及び前記第２の制御手段に接続して共有されると共に前記省電力モードに移行した後も記憶した情報を保持する共有の記憶手段に記憶させる第２の制御手段として機能させるための情報処理プログラム。
［６］コンピュータを、
通常モードよりも消費電力が低下した省電力モードに移行することを示す第１の制御手段から出力された移行信号に基づいて、前記移行信号が出力されるよりも前に指示された命令を示す命令情報を前記第１の制御手段と共有の記憶手段に記憶する第２の制御手段として機能させるための情報処理プログラム。
請求項１、５及び６に係る発明によれば、省電力モードに移行する前に送信された命令情報を命令情報の送信元の制御とは無関係に記憶することができる。
請求項２に係る発明によれば、省電力モードへの移行に基づいて命令情報を記憶手段に記憶させることができる。
請求項３に係る発明によれば、第１の制御手段により指定された、優先順位が高い命令を共有の記憶手段に記憶させることができる。
請求項４に係る発明によれば、処理効率を向上させることができる。
図１は、本発明の実施の形態に係る情報処理装置の構成例を示すブロック図である。 図２は、本発明の実施の形態に係る情報処理装置の緊急用受信コマンド登録コマンドに基づくコマンドＩＤの登録動作の一例を説明するためのフローチャートである。 図３は、本発明の実施の形態に係る情報処理装置の省電力モードに移行する動作の一例を説明するためのタイミングチャートである。 図４は、本発明の実施の形態に係る情報処理装置が省電力モードから復帰する動作の一例を説明するためのタイミングチャートである。 図５は、本発明の実施の形態に係る情報処理装置の起動の一例を説明するためのフローチャートである。
［実施の形態］
（情報処理装置１の全体構成）
図１は、本発明の実施の形態に係る情報処理装置の構成例を示すブロック図である。この情報処理装置１は、一例として、互いに異なるオペレーティングシステム（ＯＳ：Operating System）に基づいて動作する第１のＣＰＵ２０及び第２のＣＰＵ３０がシステムバス５を介して接続された疎結合マルチプロセッサシステムである。
上記の互いに異なるオペレーティングシステムは、第１のＯＳ２及び第２のＯＳ３である。第１のＯＳ２は、第２のＯＳ３と比べてリアルタイム性が低いＯＳである。第１のＯＳ２は、例えば、Ｌｉｎｕｘ（登録商標）アーキテクチャに基づくＯＳであり、第２のＯＳ３は、例えば、ＡＲＭ（登録商標）アーキテクチャに基づくＯＳである。
システムバス５は、第１のＣＰＵ２０、第２のＣＰＵ３０等が信号や情報等を交換するための共通の経路である。システムバス５には、第１のＣＰＵ２０及び第２のＣＰＵ３０がそれぞれアクセス可能な共有メモリ４が接続されている。システムバス５には、第１のＣＰＵ２０側の入出力部６０を介して記憶媒体６１及び記憶手段の一例としてのＨＤＤ（Hard Disk Drive）６２が接続されている。また、システムバス５には、第２のＣＰＵ３０側の入出力部６４を介して各種のドライバ６５，６７，６９が接続され、各ドライバ６５，６７，６９には、それぞれ操作表示部６６、画像入力部６８、画像出力部７０が接続されている。さらに、システムバス５には、この情報処理装置１をＬＡＮ（Local Area Network）等に接続するための通信部６３、及びシープＲＯＭ（Read Only Memory）７１が接続されている。
情報処理装置１は、一例として、原稿を光学的に読み取るスキャナ機能、用紙に画像を形成して印刷するプリンタ機能・複写機能、読み取った原稿の画像データを記憶媒体に記憶させる記憶機能、及び当該画像データを、ネットワークを介して電磁気的に接続された電子機器に送信する送信機能等を備えた画像形成装置である。なお、電磁気的に接続とは、導電体による接続、電磁波の一種である光による接続、及び電磁波の一種である電波による接続の少なくとも１つを用いた接続である。
情報処理装置１は、例えば、図１に示すように、通常モードよりも消費電力が低下した省電力モードに移行することを示す省電力モード要求コマンドを出力する第１のＣＰＵ２０と、第１のＣＰＵ２０から出力された省電力モード要求コマンドに基づいて、省電力モード要求コマンドが出力されるよりも前に第１のＣＰＵ２０から指示された命令を示す退避情報４１を出力する第２のＣＰＵ３０と、第１のＣＰＵ２０及び第２のＣＰＵ３０に接続して共有されると共に省電力モードに移行した後も第２のＣＰＵ３０から出力された退避情報４１を記憶する共有の共有メモリ４と、を備えて概略構成されている。ここで、第１のＣＰＵ２０、第２のＣＰＵ３０、共有メモリ４は、それぞれ第１の制御手段、第２の制御手段、共有の記憶手段の一例である。また、省電力要求コマンド、退避情報４１は、それぞれ移行信号、命令情報の一例である。
記憶媒体６１は、一例として、不揮発性の半導体メモリである。この記憶媒体６１には、第１のＯＳイメージ６１１、第２のＯＳイメージ６１２等が記憶されている。
ＨＤＤ６２は、不揮発性の大容量記憶装置である。ＨＤＤ６２は、例えば、省電力モードの際、第１のＣＰＵ２０の指示に基づいて共有メモリ４に記憶された状態情報４０及び退避情報４１を記憶するように構成されている。ＨＤＤ６２には、第１のＣＰＵ２０の動作を制御するアプリケーション２００、及び第２のＣＰＵ３０の動作を制御するアプリケーション３００が記憶されている。アプリケーション２００，３００は、情報処理プログラムの一例である。
シープＲＯＭ７１は、例えば、不揮発性の半導体メモリである。シープＲＯＭ７１は、ブート情報７１０及びプロダクト情報７１１を記憶している。ブート情報７１０は、例えば、情報処理装置１の全体の設定等の情報であり、省電力モードに移行していたか否かを示す情報が含まれている。プロダクト情報７１１は、例えば、動作クロック等の設定を含む情報である。
（第１のＣＰＵ２０の構成）
第１のＣＰＵ２０は、図１に示すように、第１のＯＳ２に従って、取得したデータに演算、加工等を行うプロセッサである。第１のＣＰＵ２０は、システムメモリ２１、ＲＯＭ２２及びＣＰＵコア２３を備える。第１のＯＳ２は、例えば、記憶媒体６１に記憶された第１のＯＳイメージ６１１がシステムメモリ２１に展開されることによって起動するソフトウェアである。ＨＤＤ６２に記憶されているアプリケーション２００は、例えば、この第１のＯＳ２の起動により、システムメモリ２１に展開される。
ＣＰＵコア２３は、アプリケーション２００に従って動作することにより、省電力モード移行手段２０１、入出力制御手段２０２、操作表示制御手段２０３等として機能する。
省電力モード移行手段２０１は、情報処理装置１に対して通常モードから省電力モードへの移行が指示された場合、省電力モードに移行するための処理を行う。省電力モード移行手段２０１は、省電力モード要求コマンドを生成して第２のＣＰＵ３０に出力する。
また、省電力モード移行手段２０１は、省電力モードに移行するために、共有メモリ４に記憶された状態情報４０及び退避情報４１をシステムバス５及び入出力部６０を介してＨＤＤ６２に記憶する。状態情報４０は、例えば、省電力モードに移行する前の情報処理装置１の設定等の情報であり、シープＲＯＭ７１に記憶されたブート情報７１０及びプロダクト情報７１１を含んでいる。
入出力制御手段２０２は、入出力部６０及び入出力部６４を制御する。入出力制御手段２０２は、入出力部６０を介して記憶媒体６１及びＨＤＤ６２を制御して記憶機能を実現する。
操作表示制御手段２０３は、第２のＣＰＵ３０に指示を与えることにより、ドライバ６５を介して操作表示部６６を制御するように構成されている。操作表示部６６は、例えば、操作者の入力を受け付ける入力手段としてのタッチセンサが、メニュー等の画像を表示する表示手段としてのモニタに重ねて配置されて構成されている。省電力モードへの移行及び解除は、一例として、この操作表示部６６になされた操作によって行われる。
また、第１のＣＰＵ２０は、システムメモリ２１と、ＲＯＭ２２と、を備えている。
システムメモリ２１は、揮発性の半導体メモリである。システムメモリ２１は、書き込みと読み込みが可能なＲＡＭ（Random Access Memory）であり、一時的に演算結果等を格納する記憶領域として用いられる。
ＲＯＭ２２は、不揮発性の半導体メモリである。ＲＯＭ２２には、例えば、ブートローダ２２０が記憶されている。ブートローダ２２０は、第１のＯＳ２及び第２のＯＳ３を起動するための基本ソフトウェアである。
第１のＣＰＵ２０は、電源が投入されると、ＲＯＭ２２に記憶されたブートローダ２２０に基づいて、記憶媒体６１から第１のＯＳイメージ６１１及び第２のＯＳイメージ６１２を読み出すと共に、シープＲＯＭ７１に記憶されたブート情報７１０及びプロダクト情報７１１を読み出す。第１のＣＰＵ２０は、この読み出した第１のＯＳイメージ６１１、第２のＯＳイメージ６１２、ブート情報７１０及びプロダクト情報７１１に基づいて、第１のＯＳイメージ６１１をシステムメモリ２１に展開すると共に、第２のＯＳイメージ６１２を共有メモリ４に展開して第１のＯＳ２及び第２のＯＳ３を起動する。
（第２のＣＰＵ３０の構成）
第２のＣＰＵ３０は、図１に示すように、第２のＯＳ３に従って、取得したデータに演算、加工等を行うプロセッサである。第２のＣＰＵ３０は、システムメモリ３１及びＣＰＵコア３２を備える。第２のＯＳ３は、例えば、記憶媒体６１に記憶された第２のＯＳイメージ６１２が共有メモリ４に展開されることによって起動するソフトウェアである。ＨＤＤ６２に記憶されているアプリケーション３００は、例えば、第２のＯＳ３の起動により、システムメモリ３１に展開される。
第２のＣＰＵ３０は、省電力モードの際、第１のＣＰＵ２０よりも消費する電力が小さくなるように構成されている。本実施の形態では、省電力モードの際、第２のＣＰＵ３０への電力の供給が停止されるものとする。
第２のＣＰＵ３０は、システムメモリ３１を備えている。システムメモリ３１は、揮発性の半導体メモリである。システムメモリ３１は、書き込みと読み込みが可能なＲＡＭであり、一時的に演算結果等を格納する記憶領域として用いられる。
システムメモリ３１は、登録コマンド情報３１０を記憶する。この登録コマンド情報３１０は、一例として、第１のＣＰＵ２０から指示されるコマンドであり、第１のＣＰＵ２０が指定するコマンドには、優先順位が高いコマンドも含まれる。
ここで、優先順位が高いコマンドは、一例として、緊急用受信コマンド登録コマンドである。緊急用受信コマンド登録コマンドは、例えば、画像出力部７０等のデバイスのドライバ（ドライバ６９）において、通常のコマンドが格納される通常のキューよりも先に実行される緊急のキューに格納される緊急受信コマンドを登録するためのコマンドである。緊急受信コマンドには、例えば、イメージ出力開始指示を指定するコマンドがある。
ＣＰＵコア３２は、アプリケーション３００に従って動作することにより、退避情報生成手段３０１、ＯＳ間通信制御手段３０２、画像入力制御手段３０３、画像出力制御手段３０４、画像処理手段３０５、通信制御手段３０６等として機能する。
退避情報生成手段３０１は、退避情報４１を生成するものである。退避情報４１は、情報処理装置１が省電力モードに移行する際に、共有メモリ４に退避させる情報である。
上述のように、第２のＣＰＵ３０は、省電力モードに移行すると、電力の供給が断たれるように構成されている。従って省電力モードに移行することにより、揮発性のメモリであるシステムメモリ３１に記憶された情報は失われる。システムメモリ３１には、例えば、第１のＣＰＵ２０によって行われた命令（コマンド）が記憶されるが、省電力モードへの移行によりコマンドが消失する。つまり、省電力モードから通常モードへの復帰により第２のＯＳ３が再起動した際に、省電力モードに移行する前に指定されたコマンドは、消失する。
そこで退避情報生成手段３０１は、システムメモリ３１に記憶されている登録コマンド情報３１０に基づいて、第１のＣＰＵ２０によって優先順位が高いものとして指定されたコマンドからなる退避情報４１を生成し、省電力モードに移行する前に共有メモリ４に記憶する。
ＯＳ間通信制御手段３０２は、システムバス５を介した、第１のＣＰＵ２０と第２のＣＰＵ３０との間の通信を制御するものである。
画像入力制御手段３０３は、ドライバ６７を介して画像入力部６８を制御することで、スキャナ機能を実現する。画像入力部６８は、原稿を画像データとして光学的に読み取る。
画像出力制御手段３０４は、ドライバ６９を介して画像出力部７０を制御することで、プリンタ機能及び複写機能を実現する。画像出力部７０は、例えば、電子写真方式により、用紙に画像を形成して印刷する。
画像処理手段３０５は、記憶媒体６１、ＨＤＤ６２及び画像入力部６８等から取得した画像データに対して指定された処理を行う。指定された処理とは、一例として、操作表示部６６を介して指示された保存形式に合わせて画像データの形式を変換する処理である。
通信制御手段３０６は、通信部６３を制御して通信機能を実現する。
（共有メモリ４の構成）
共有メモリ４は、例えば、揮発性の半導体メモリを用いることができる。共有メモリ４は、例えば、システムメモリ２１の一部の領域が割り当てられたものである。なお、共有メモリ４は、システムメモリ２１の一部に限定されず、揮発性又は不揮発性の半導体メモリにより、システムメモリ２１とは独立して構成されてもよい。この共有メモリ４は、省電力モードに移行した後でも電力が供給されて記憶した内容を保持するように構成されている。
（緊急用受信コマンド登録コマンドに含まれるコマンドＩＤの登録動作）
以下に、第２のＣＰＵ３０が緊急用受信コマンド登録コマンドに含まれるコマンドＩＤを登録する動作の一例について、図２のフローチャートに従って説明する。
第２のＣＰＵ３０は、ＯＳ間通信制御手段３０２によるＯＳ間通信を用いて緊急用受信コマンド登録コマンドを第１のＣＰＵ２０から受信した後（Ｓ１）、当該緊急用受信コマンド登録コマンドに含まれるコマンドＩＤを登録するため、保存用変数を確認する（Ｓ２）。保存用変数は、例えば、登録コマンド情報３１０にコマンドＩＤを格納することができる領域を示す変数である。従ってコマンドＩＤは、登録コマンド情報３１０に登録される。
次に、第２のＣＰＵ３０は、確認した保存用変数に対応するシステムメモリ３１の領域に、受信した緊急用受信コマンド登録コマンドにより登録する緊急用受信コマンドのコマンドＩＤが、登録されているか、未登録であるかを判断し（Ｓ３）、未登録である場合（Ｓ３：Ｙｅｓ）、当該コマンドＩＤをシステムメモリ３１に登録して動作を終了する（Ｓ４）。なお、第２のＣＰＵ３０は、コマンドＩＤと共にコマンドＩＤに対応するコマンドを登録コマンド情報３１０に登録してもよい。
ここで、ステップＳ３において、第２のＣＰＵ３０は、確認した保存用変数に対応する領域にコマンドＩＤが登録されていた場合（Ｓ３：Ｎｏ）、登録されていたコマンドＩＤが、緊急用受信コマンド登録コマンドに含まれるコマンドＩＤと同じか否かを確認する（Ｓ５）。
第２のＣＰＵ３０は、確認した保存用変数に対応する領域に、同じコマンドＩＤが登録されていた場合（Ｓ５：Ｙｅｓ）、登録動作を終了する。また、第２のＣＰＵ３０は、確認した保存用変数に対応する領域に、異なるコマンドＩＤが登録されている場合（Ｓ５：Ｎｏ）、次の保存用変数を確認するためにステップＳ２に処理を進める。
（省電力モードへの移行動作）
続いて以下に、情報処理装置１が省電力モードに移行する動作の一例について図３のタイミングチャートを参照しながら説明する。なお、以下では、緊急用受信コマンドを登録するためのコマンドＩＤの登録動作から説明を始める。
情報処理装置１の第１のＣＰＵ２０は、緊急用受信コマンド登録コマンドＣ１〜Ｃｎに含まれるコマンドＩＤを、ＯＳ間通信を用いて第２のＣＰＵ３０に送信し、登録コマンド情報３１０に登録させる。
第２のＣＰＵ３０は、コマンドＩＤの登録が完了すると（Ｓ１０）、登録が完了したことを示す応答コマンドを第１のＣＰＵ２０に出力する。
操作者が、例えば、操作表示部６６を操作して省電力モードへの移行を指示すると、第１のＣＰＵ２０は、ドライバ６５、入出力部６４及びシステムバス５を介して操作者の指示を受信する（Ｓ１１）。
第１のＣＰＵ２０の省電力モード移行手段２０１は、受信した省電力モードへの移行指示に基づいて省電力モードへの移行を開始する（Ｓ１２）。具体的には、省電力モード移行手段２０１は、省電力モード要求コマンドを第２のＣＰＵ３０に出力する。
第２のＣＰＵ３０は、ＯＳ間通信により省電力モード要求コマンドを受信すると、省電力モード移行処理を開始する（Ｓ１３）。具体的には、第２のＣＰＵ３０の退避情報生成手段３０１は、省電力モード要求コマンドに基づいてシステムメモリ３１に記憶された登録コマンド情報３１０に基づいて退避情報４１を生成する（Ｓ１４）。
次に、退避情報生成手段３０１は、生成した退避情報４１を、ＯＳ間通信制御手段３０２によるＯＳ間通信によりシステムバス５を介して共有メモリ４に書き込む。
次に、第２のＣＰＵ３０は、退避情報４１の書き込み以外の処理を実行し、省電力モード移行処理を完了させる（Ｓ１５）。第２のＣＰＵ３０は、省電力モード移行処理が完了したことを示す応答コマンドを、ＯＳ間通信によってシステムバス５を介して第１のＣＰＵ２０に出力する。
次に、第１のＣＰＵ２０は、当該応答コマンドを受信すると、共有メモリ４の状態情報４０のブート情報に、省電力モードに移行したことを書き込む。
次に、第１のＣＰＵ２０の省電力モード移行手段２０１は、共有メモリ４の状態情報４０及び退避情報４１を、システムバス５及び入出力部６０を介してＨＤＤ６２に退避する（Ｓ１６）。状態情報４０及び退避情報４１の退避は、共有メモリ４に記憶された状態情報４０及び退避情報４１を消去して行われてもよいし、状態情報４０及び退避情報４１を共有メモリ４に残したまま行われてもよい。
次に、第１のＣＰＵ２０の省電力モード移行手段２０１は、第２のＯＳ３を初期化（リセット）すると共に、第２のＣＰＵ３０への電力供給を遮断させ、省電力モードへの移行を完了する（Ｓ１７）。
（省電力モードからの復帰動作）
続いて以下に、情報処理装置１が省電力モードから復帰する動作の一例について、図４のタイミングチャートに従って説明する。
第１のＣＰＵ２の省電力モード移行手段２０１は、省電力モードの解除の要因が発動したと判定すると（Ｓ２０）、記憶媒体６１の第２のＯＳイメージ６１２を共有メモリ４に展開する。省電力モードの解除の要因は、一例として、操作者が、操作表示部６６で行った操作である。
次に、省電力モード移行手段２０１は、ＨＤＤ６２に退避させていた状態情報４０及び退避情報４１を共有メモリ４に書き込むと共に、第２のＯＳ３のリセットを解除、つまり第２のＯＳ３を起動させる。
次に、第２のＣＰＵ３０は、ＯＳ間通信による省電力モード移行手段２０１の命令により、第２のＯＳ３の起動処理を開始する（Ｓ２１）。第２のＣＰＵ３０は、起動処理の一つとして、共有メモリ４に書き込まれた退避情報４１を読み出す。起動処理については、後述する。
次に、第２のＣＰＵ３０は、起動処理が完了すると（Ｓ２２）、スタンバイ状態に移行すると共に、ＯＳ間通信によって起動完了コマンドを第１のＣＰＵ２０に送信する。
次に、第１のＣＰＵ２０は、起動完了コマンドを受信すると、スタンバイ状態からの復帰を要求するスタンバイ復帰要求コマンドを第２のＣＰＵ３０に送信する。第２のＣＰＵ３０は、ＯＳ間通信によってスタンバイ復帰要求コマンドを受信すると、スタンバイ状態から復帰するための処理を開始する。第２のＣＰＵ３０は、復帰処理が完了すると、復帰処理が完了したことを示す復帰処理完了コマンドをＯＳ間通信によって第１のＣＰＵ２０に送信する。
（第２のＯＳ３の起動）
続いて以下に、第２のＣＰＵ３０が行う第２のＯＳ３の起動の一例について、図５のフローチャートに従って説明する。
第２のＣＰＵ３０は、省電力モード解除の要因が発動すると、第１のＣＰＵ２０のリセット解除の命令に基づいて起動処理を開始する（Ｓ３０）。
次に、第２のＣＰＵ３０のＯＳ間通信制御手段３０２は、ＯＳ間通信の初期化を行う（Ｓ３１）。第２のＣＰＵ３０は、ＯＳ間通信の初期化を行った後、共有メモリ４の状態情報４０に含まれるブート情報を確認する。
次に、第２のＣＰＵ３０は、ブート情報に基づいて、この起動が省電力モードからの復帰であると判定すると（Ｓ３２：Ｙｅｓ）、退避情報４１を共有メモリ４から読み出し、読み出した退避情報４１に基づいて登録コマンド情報３１０を生成してシステムメモリ３１に記憶する。
次に、第２のＣＰＵ３０は、登録コマンド情報３１０に基づいて保存用変数を確認する（Ｓ３３）。
次に、第２のＣＰＵ３０は、確認した保存用変数にコマンドＩＤが確認された場合（Ｓ３４：Ｙｅｓ）、確認されたコマンドＩＤに対応する緊急用受信コマンドを登録するデバイスを起動（オープン）する（Ｓ３５）。デバイスは、例えば、操作表示部６６、画像入力部６８及び画像出力部７０である。
次に、第２のＣＰＵ３０は、デバイスに登録する緊急用受信コマンドを生成する（Ｓ３６）。
次に、第２のＣＰＵ３０は、生成した緊急用受信コマンドを実行する（Ｓ３７）。具体的には、第２のＣＰＵ３０は、生成した緊急用受信コマンドを、対応するデバイスのドライバ６５，６７，６９の緊急キューに格納する。
次に、第２のＣＰＵ３０は、起動したデバイスを閉じて（クローズ）ステップＳ３３に処理を進めて、次の保存用変数を確認する（Ｓ３８）。ステップＳ３３からステップＳ３８の処理は、登録コマンド情報３１０に格納されたコマンドＩＤに基づく緊急用受信コマンドが全て実行されるまで継続される。
ここで、ステップＳ３４において、第２のＣＰＵ３０は、コマンドＩＤがない場合（Ｓ３４：Ｎｏ）、処理を終了する。
（実施の形態の効果）
本実施の形態に係る情報処理装置１によれば、以下の効果を奏する。
（１）第２のＣＰＵ３０は、省電力モードへの移行前に指示された緊急用受信コマンドのコマンドＩＤを、第１のＣＰＵ２０とは無関係に（第１のＣＰＵ２０に隠ぺいした状態で）ＨＤＤ６２に格納するよりも速く復帰可能な共有メモリ４に記憶する。すなわち、省電力モードに移行する前に省電力モードで電力供給が断たれる第２のＣＰＵ３０に送信された退避情報４１は、第１のＣＰＵ２０の制御とは無関係に省電力モードでも電力が供給される共有メモリ４に記憶される。
（２）情報処理装置１は、省電力モードへの移行の際に、共有メモリ４に記憶させた状態情報４０及び退避情報４１を、さらにＨＤＤ６２に退避させるので、第１のＯＳ２がクラッシュする等の異常終了して共有メモリ４が初期化されるような場合であっても、ＨＤＤ６２に退避させた状態情報４０及び退避情報４１により、クラッシュする前の状態に復元される。
［他の実施の形態］
なお、本発明は、上記実施の形態に限定されず、本発明の趣旨を逸脱しない範囲で種々な変形が可能である。他の実施の形態として、例えば、情報処理プログラムは、ＣＤ−ＲＯＭ等の記憶媒体に記憶されて提供されてもよいし、ネットワークを介して取得して実行されてもよい。
さらに上述の実施の形態で使用されるプログラムは、その一部がＡＳＩＣ（Application Specific Integrated Circuit）及びＦＰＧＡ（Field Programmable Gate Array）等のハードウェアによって実現されてもよい。
以上、本発明の実施の形態を説明したが、この実施の形態は、一例に過ぎず、特許請求の範囲に係る発明を限定するものではない。新規な実施の形態は、その他の様々な形態で実施されることが可能であり、本発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更等を行うことができる。また、実施の形態の中で説明した特徴の組合せの全てが発明の課題を解決するための手段に必須であるとは限らない。
１…情報処理装置、２…第１のＯＳ、３…第２のＯＳ、４…共有メモリ、５…システムバス、２０…第１のＣＰＵ、２１…システムメモリ、２２…ＲＯＭ、２３…ＣＰＵコア、３０…第２のＣＰＵ、３１…システムメモリ、３２…ＣＰＵコア、４０…状態情報、４１…退避情報、６０…入出力部、６１…記憶媒体、６２…ＨＤＤ、６３…通信部、６４…入出力部、６５…ドライバ、６６…操作表示部、６７…ドライバ、６８…画像入力部、６９…ドライバ、７０…画像出力部、７１…シープＲＯＭ、２００…アプリケーション、２０１…省電力モード移行手段、２０２…入出力制御手段、２０３…操作表示制御手段、２２０…ブートローダ、３００…アプリケーション、３０１…退避情報生成手段、３０２…ＯＳ間通信制御手段、３０３…画像入力制御手段、３０４…画像出力制御手段、３０５…画像処理手段、３０６…通信制御手段、３１０…登録コマンド情報、６１１…第１のＯＳイメージ、６１２…第２のＯＳイメージ、７１０…ブート情報、７１１…プロダクト情報

Claims (6)

  1. 通常モードよりも消費電力が低下した省電力モードに移行することを示す移行信号を出力する第１の制御手段と、
    前記第１の制御手段から出力された前記移行信号に基づいて、前記移行信号が出力されるよりも前に前記第１の制御手段から指示された命令を示す命令情報を出力する第２の制御手段と、
    前記第１の制御手段及び前記第２の制御手段に接続して共有されると共に前記省電力モードに移行した後も前記第２の制御手段から出力された前記命令情報を記憶する共有の記憶手段と、
    を備えた情報処理装置。
  2. 前記第１の制御手段は、前記省電力モードへの移行の際に、前記共有の記憶手段に記憶された前記命令情報を記憶手段に記憶させる、
    請求項１に記載の情報処理装置。
  3. 前記命令情報は、前記第１の制御手段によって優先順位が高いものとして指定された命令を含む、
    請求項１又は２に記載の情報処理装置。
  4. 前記第１の制御手段及び前記第２の制御手段は、異なるオペレーティングシステムに基づいて動作する、
    請求項１から３のいずれか１項に記載の情報処理装置。
  5. コンピュータを、
    通常モードよりも消費電力が低下した省電力モードに移行することを示す移行信号を出力する第１の制御手段と、
    前記第１の制御手段から出力された前記移行信号に基づいて、前記移行信号が出力されるよりも前に前記第１の制御手段から指示された命令を示す命令情報を、前記第１の制御手段及び前記第２の制御手段に接続して共有されると共に前記省電力モードに移行した後も記憶した情報を保持する共有の記憶手段に記憶させる第２の制御手段として機能させるための情報処理プログラム。
  6. コンピュータを、
    通常モードよりも消費電力が低下した省電力モードに移行することを示す第１の制御手段から出力された移行信号に基づいて、前記移行信号が出力されるよりも前に指示された命令を示す命令情報を前記第１の制御手段と共有の記憶手段に記憶する第２の制御手段として機能させるための情報処理プログラム。
JP2014096897A 2014-05-08 2014-05-08 情報処理装置及び情報処理プログラム Pending JP2015215684A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014096897A JP2015215684A (ja) 2014-05-08 2014-05-08 情報処理装置及び情報処理プログラム
US14/656,415 US9811149B2 (en) 2014-05-08 2015-03-12 Information processing apparatus, non-transitory computer readable medium, and information processing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014096897A JP2015215684A (ja) 2014-05-08 2014-05-08 情報処理装置及び情報処理プログラム

Publications (1)

Publication Number Publication Date
JP2015215684A true JP2015215684A (ja) 2015-12-03

Family

ID=54367827

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014096897A Pending JP2015215684A (ja) 2014-05-08 2014-05-08 情報処理装置及び情報処理プログラム

Country Status (2)

Country Link
US (1) US9811149B2 (ja)
JP (1) JP2015215684A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016206951A (ja) * 2015-04-22 2016-12-08 富士通株式会社 電子装置及び電子装置の制御方法
KR102467172B1 (ko) * 2016-01-25 2022-11-14 삼성전자주식회사 반도체 장치
DE102017110823A1 (de) 2016-01-25 2018-07-26 Samsung Electronics Co., Ltd. Halbleitervorrichtung, Halbleitersystem und Verfahren zum Betreiben der Halbleitervorrichtung

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091296A (ja) * 1996-09-11 1998-04-10 Matsushita Electric Ind Co Ltd 情報処理装置および情報処理方法
JP2004057515A (ja) * 2002-07-29 2004-02-26 Sega Corp 通信ゲーム装置
JP2006221381A (ja) * 2005-02-09 2006-08-24 Sharp Corp プロセッサシステム、該プロセッサシステムを備えた画像形成装置
JP2007226632A (ja) * 2006-02-24 2007-09-06 Denso Corp マイクロコンピュータ
JP2012173884A (ja) * 2011-02-18 2012-09-10 Fuji Xerox Co Ltd データ転送制御装置及びプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6658447B2 (en) * 1997-07-08 2003-12-02 Intel Corporation Priority based simultaneous multi-threading
US6501999B1 (en) * 1999-12-22 2002-12-31 Intel Corporation Multi-processor mobile computer system having one processor integrated with a chipset
US7061276B2 (en) 2004-04-02 2006-06-13 Teradyne, Inc. Digital phase detector
US7793126B2 (en) * 2007-01-19 2010-09-07 Microsoft Corporation Using priorities and power usage to allocate power budget
JP5166955B2 (ja) 2008-04-24 2013-03-21 キヤノン株式会社 情報処理装置、情報処理方法、及び、情報処理プログラム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1091296A (ja) * 1996-09-11 1998-04-10 Matsushita Electric Ind Co Ltd 情報処理装置および情報処理方法
JP2004057515A (ja) * 2002-07-29 2004-02-26 Sega Corp 通信ゲーム装置
JP2006221381A (ja) * 2005-02-09 2006-08-24 Sharp Corp プロセッサシステム、該プロセッサシステムを備えた画像形成装置
JP2007226632A (ja) * 2006-02-24 2007-09-06 Denso Corp マイクロコンピュータ
JP2012173884A (ja) * 2011-02-18 2012-09-10 Fuji Xerox Co Ltd データ転送制御装置及びプログラム

Also Published As

Publication number Publication date
US9811149B2 (en) 2017-11-07
US20150323985A1 (en) 2015-11-12

Similar Documents

Publication Publication Date Title
JP4361073B2 (ja) 画像処理装置とその制御方法
JP5078671B2 (ja) 情報処理装置、情報処理システム及び情報処理方法
KR102320386B1 (ko) 화상 형성 장치 및 화상 형성 장치의 전력 제어 방법
JP2016143219A (ja) 制御装置、制御装置の制御方法及びプログラム
US9244692B2 (en) Information processing apparatus, control method for information processing apparatus, and program to stop supply of clock to a DSP
JP2013190950A (ja) 制御装置、及び起動方法
JP2015215684A (ja) 情報処理装置及び情報処理プログラム
JP2021012598A (ja) 情報処理装置及び制御方法
JP2010191818A (ja) 情報処理装置及びその制御方法
JP6336328B2 (ja) 通信装置とその制御方法、及びプログラム
US20180129508A1 (en) Information processing apparatus, activation method of information processing apparatus, and storage medium
JP5970867B2 (ja) 情報処理装置、画像形成装置およびプログラム
JP2009009323A (ja) 設定装置、電子機器、及び設定プログラム
JP2007052525A (ja) データ処理装置、データ処理方法
JP2011192131A (ja) 制御装置、画像形成装置、及び制御プログラム
JP5652242B2 (ja) データ転送制御装置及びプログラム
JP2013000941A (ja) 情報処理装置、情報処理方法、及びプログラム
JP2004220575A (ja) カード型メモリのインターフェース回路、その回路を搭載したａｓｉｃ、及びそのａｓｉｃを搭載した画像形成装置
JP2017059051A (ja) 情報処理装置及びその制御方法、並びにプログラム
JP2012116138A (ja) 制御装置、制御プログラム、画像形成装置
JP6703049B2 (ja) 情報処理装置及び情報処理装置の制御方法
JP2010068355A (ja) 電子機器及びその制御方法
US9753728B2 (en) Apparatus and medium for converting a persistent wait instruction to an instruction for periodically waiting for a control target
JP2016110513A (ja) 情報処理装置、情報処理装置の制御方法、プログラムおよび記録媒体
JP2020086516A (ja) 情報処理装置、情報処理装置の制御方法、及び、プログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20171215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20171226

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180220

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20180529