JP2014048865A - 情報処理装置、および画像処理装置 - Google Patents

情報処理装置、および画像処理装置 Download PDF

Info

Publication number
JP2014048865A
JP2014048865A JP2012190902A JP2012190902A JP2014048865A JP 2014048865 A JP2014048865 A JP 2014048865A JP 2012190902 A JP2012190902 A JP 2012190902A JP 2012190902 A JP2012190902 A JP 2012190902A JP 2014048865 A JP2014048865 A JP 2014048865A
Authority
JP
Japan
Prior art keywords
saving mode
information processing
unit
processing apparatus
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012190902A
Other languages
English (en)
Inventor
Takehisa Kitagawa
岳寿 北川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2012190902A priority Critical patent/JP2014048865A/ja
Publication of JP2014048865A publication Critical patent/JP2014048865A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Accessory Devices And Overall Control Thereof (AREA)
  • Control Or Security For Electrophotography (AREA)
  • Power Sources (AREA)

Abstract

【課題】省電力モードからの復帰時間を短縮すると共に、省電力モードにおける電力消費を低減すること。
【解決手段】省電力モードにおいて、第1のプロセッサに対して電力供給部からの電力供給が維持されると共にクロック信号の供給が停止され、第2のプロセッサに対して電力供給部からの電力供給およびクロック信号の供給が維持され、複数のインターフェース部のうち省電力モードからの復帰要因となる信号を受け付けるインターフェース部以外のインターフェース部に対して電力供給部からの電力供給およびクロック信号の供給が停止される情報処理装置。
【選択図】図3

Description

本発明は、情報処理装置、および画像処理装置に関する。
従来、パーソナルコンピュータや組込コンピュータ等の情報処理装置は、機能の一部を停止して電力消費を低減する動作モードを備えていることが多い。具体的には、STR(Suspend To RAM(Random Access Memory))やARMアーキテクチャにおけるスタンバイモード・休眠モード等の動作モードが知られている。
STRとは、制御状態等をメモリに保存した状態で、CPU(Central Processing Unit)やHDD(Hard Disk Drive)への電力供給を停止する動作モードである。
特許文献1には、STRに相当する機能を有する情報処理装置について記載されている。この情報処理装置は、省電力モードに移行すると、メインのCPUへの電力供給を停止し、メインのCPUにPCIe(Peripheral Component Interconnect Express)線を介して接続されたASIC(Application Specific Integrated Circuit)が、復帰要因を監視する。そして、復帰要因が発生すると、メインのCPUへの電力供給が再開され、情報処理装置が省電力モードから復帰する。また、この情報処理装置におけるASICは、省電力モードにおいて、機能モジュール等への電力供給を停止する。
一方、ARMアーキテクチャにおけるスタンバイモードでは、CPUを含む各種デバイスへの電力供給は維持されるが、多くのデバイスへのクロック信号の供給が停止される。また、ARMアーキテクチャにおける休眠モードでは、論理回路への電力供給が停止され、その他のデバイスへの電力供給は維持される。
STRを実行する情報処理装置は、省電力モードにおいてメインのCPUへの電力供給を停止するため、省電力モードから復帰する際に、CPUの初期化やブートコードの読み出し、デバイスの初期化などの処理が必要となり、復帰時間が長くなってしまう。特許文献1に記載の情報処理装置においても、同様の課題が存在する。
また、ARMアーキテクチャにおけるスタンバイモードでは、デバイスへの電力供給が維持されるため、デバイスの数が多くなると、スタンバイモード中の電力消費が大きくなる場合がある。ARMアーキテクチャにおける休眠モードにおいても、プロセッサ内の論理回路への電力供給を停止するだけでは不十分であり、電力消費を十分に低減することができない場合がある。
一つの側面では、省電力モードからの復帰時間を短縮すると共に、省電力モードにおける電力消費を低減することを目的とする。
上記目的を達成するための情報処理装置の一態様は、
機能の一部を停止して電力消費を低減する省電力モードを実行可能な情報処理装置であって、
情報処理を行う第1のプロセッサと、
前記省電力モードからの復帰を制御する第2のプロセッサと、
前記第1および第2のプロセッサとは異なる外部機器との通信を行う複数のインターフェース部と、
クロック信号を生成するクロック生成部と、を備え、
前記省電力モードにおいて、前記第1のプロセッサに対して電力供給部からの電力供給が維持されると共に前記クロック信号の供給が停止され、前記第2のプロセッサに対して前記電力供給部からの電力供給および前記クロック信号の供給が維持され、前記複数のインターフェース部のうち前記省電力モードからの復帰要因となる信号を受け付けるインターフェース部以外のインターフェース部に対して前記電力供給部からの電力供給および前記クロック信号の供給が停止されるものである。
一態様によれば、省電力モードからの復帰時間を短縮すると共に、省電力モードにおける電力消費を低減することができる。
一実施例に係る画像処理装置100のハードウェア構成例である。 コントローラユニット140およびASIC150のハードウェア構成例である。 省エネモードに移行するための所定の条件が満たされたときに実行される処理の流れを示すフローチャートの一例である。 省エネモードに移行したときにクロック信号の供給が停止される機器を示す図である。 省エネコントローラ154内の電力供給経路を例示した図である。 省エネモードに移行したときに電力の供給が停止される機器を示す図である。 省エネモードから復帰するための所定の条件が満たされたときに実行される処理の流れを示すフローチャートの一例である。 省エネモードへの移行、および省エネモードからの復帰に係る処理の流れを示すシーケンス図の一例である。
以下、本発明を実施するための形態について、添付図面を参照しながら実施例を挙げて説明する。
以下、図面を参照し、情報処理装置、および画像処理装置の実施例について説明する。
[構成]
図1は、一実施例に係る画像処理装置100のハードウェア構成例である。画像処理装置100は、例えばMFP(Multifunction Peripheral)であり、装置に電力を供給するPSU(Power Supply Unit)110と、エンジンユニット120と、操作部ユニット130と、情報処理装置の一例であるASIC150を含むコントローラユニット140とを備える。
PSU110には、例えばコンセントに差し込まれて使用される差込プラグ111から電源スイッチ112を介して交流電力が入力される。PSU110は、入力される交流電力を電子機器用の直流電力に変換してエンジンユニット120、操作部ユニット130、およびコントローラユニット140に供給する。
エンジンユニット120は、エンジンユニット120全体を制御するCPU121および制御IC122と、スキャナユニット123と、プロッタユニット124とを備える。エンジンユニット120は、例えば、PCIe線によってASIC150と接続されている。
スキャナユニット123は、例えば、コンタクトガラス、発光装置、受光装置、およびAD変換器等を備え、手動により、或いはローラによってコンタクトガラスに載置された原稿を光学的に走査し、原稿からの反射光に基づき画像データを生成する。スキャナユニット123により生成された画像データは、ASIC150に送信される。
プロッタユニット124は、例えば、タンデム型の感光ドラムを有し、ASIC150から入力される画像データに基づき、レーザビームを変調して感光ドラムを走査し、潜像を形成する。そして、プロッタユニット124は、潜像にトナーを付着して現像した1ページ毎の画像を用紙に熱と圧力で転写する。プロッタユニット124は、このような電子写真方式のプロッタに限られず、液滴を吐出して画像を形成するインクジェット型のプロッタユニットであってもよいし、他の態様のプロッタユニットでも構わない。
操作部ユニット130は、例えば、ユーザに可視情報を提供するためのLCD(Liquid Crystal Display)131と、LCD131に付随するタッチパネル132と、操作キー133とを備える。LCD131が表示する表示画像は、ASIC150により生成され、タッチパネル132および操作キー133に対してなされたユーザ操作は、ASIC150に送信される。
ASIC150は、メインCPU151と、操作部制御部152と、画像処理部153と、省エネコントローラ154とを備える。
図2は、コントローラユニット140およびASIC150のハードウェア構成例である。図2において、太線は電力供給経路を示し、矢印は制御信号の流れを示す。ASIC150は、上記したメインCPU151等の他、クロック信号を生成するクロック生成部155と、割込みCTL(コントローラ)156と、SRAM(Static RAM)157と、外部機器とのインターフェース部として機能するPCIe−I/F(インターフェース;以下同じ)160、DDR3−I/F161、ローカルバス−I/F162、SPI(Serial Peripheral Interface)163、USB(Universal Serial Bus)−I/F(1)164、USB−I/F(2)165、MAC(Media Access Control)−I/F166、I2C(Inter-Integrated Circuit)−I/F167、GPIO(General Purpose Input/Output)168等を備える。これらのインターフェース部は、ASIC150内を流れる信号を、RAM170等の外部機器が採用する通信規格に応じた信号に変換して外部機器に出力する。また、これらのインターフェース部は、外部機器から入力される信号を、ASIC150内で採用される通信規格に応じた信号に変換してメインCPU151等に出力する。
また、コントローラユニット140は、RAM170と、ROM171と、不揮発性メモリ172と、USBホスト173と、USBデバイス174と、PHY175と、RTC(Real Time Clock)177と、バッテリー178と、省エネスイッチ179とを備える。
メインCPU151は、例えば、制御部、命令フェッチユニット、命令デコーダ、命令発行部、各種演算器、LSU(Load Store Unit)、レジスタファイル等を有するプロセッサである。メインCPU151は、ROM171や不揮発性メモリ172等に格納されたプログラムを実行することにより、画像処理装置100がMFPとして機能するために必要な各種演算処理や制御等を行う。
操作部制御部152は、例えば論理回路の組み合わせであり、LCDコントローラ等として機能する。画像処理部153も同様に、例えば論理回路の組み合わせであり、RAM170に格納されたデータに対して所定の画像処理(回転、圧縮等)を行い、RAM170に書き戻す処理等を行う。
省エネコントローラ154は、例えば、メインCPU151と同様のハードウェア構成を有するプロセッサである。省エネコントローラ154は、主に、画像処理装置100やASIC150が実行する「省エネモード」からの復帰を制御する。ここで、「省エネモード」は、画像処理装置100やASIC150が、機能の一部を停止して電力を低減する省電力モードであり、「省電力モード」、「スリープモード」、「休止モード」等、どのように称しても構わないが、本明細書では「省エネモード」と称する。省エネモードへの移行、および省エネモードからの復帰に係る処理については後述する。
PCIe−I/F160は、エンジンユニット120との間の通信を制御する。DDR3−I/F161は、DDR3を規格とするDRAMであるRAM170との間の通信を制御する。ローカルバス−I/F162は、ブートプログラム等が格納されたROM171との間の通信を制御する。SPI163は、不揮発性メモリ172との間の通信を制御する。不揮発性メモリ172は、例えば、HDDやEEPROM(Electrically Erasable and Programmable Read Only Memory)、SSD(Solid State Drive)等である。
USB−I/F(1)164は、USBホスト173との間の通信を制御する。USBホスト173は、USBメモリやSDカード等が接続されるソケット部である。USB−I/F(2)165は、USBデバイス174との間の通信を制御する。USBデバイス174は、例えば他のコンピュータが接続されるポートである。
MAC−I/F166は、MACフレームを生成するインターフェース部であり、MACフレームをイーサネット(登録商標)フレームに変換可能なPHY175を介してイーサネット176に接続する。イーサネット176には、画像処理装置100に各種要求を送信する他のコンピュータが接続される。
I2C−I/F167は、RTC177との間の通信を制御する。RTC177は、計時用のチップであり、バッテリー178が接続されている。RTC177は、PSU110から電力が供給されていない間も計時を行っており、メインCPU151や省エネコントローラ154は、起動時にRTC177から時刻を取得し、その後は自ら計時を行って時刻を把握する。
GPIO168には、RTC177、省エネスイッチ179、およびPSU110が接続される。
[省エネモードへの移行]
画像処理装置100およびASIC150は、省エネモードに移行するための所定の条件が満たされたときに、省エネモードに移行する。省エネモードに移行するための所定の条件とは、例えば、ユーザによって省エネスイッチ179が操作されたこと、或いは操作部ユニット130に対して何ら操作がなされず且つ他のコンピュータから動作要求(プリント要求等)が無い状態が所定時間継続したこと等である。このような条件が満たされたかどうかは、例えばメインCPU151によって監視されている。
図3は、省エネモードに移行するための所定の条件が満たされたときに実行される処理の流れを示すフローチャートの一例である。
まず、メインCPU151が、エンジンユニット120および操作部ユニット130への電力供給を停止するように、PSU110に指示する(S200)。PSU110は、内部のスイッチを操作することにより、エンジンユニット120および操作部ユニット130への電力供給を停止する。
次に、メインCPU151が、スタンバイ状態に移行するための処理を行う(S202)。スタンバイ状態に移行するための処理には、例えばメインCPU151がARMアーキテクチャを採用している場合、ロード/ストア命令の完了待ちを意味するDSB命令を発行し、更に、割り込み通知によってスタンバイ状態から復帰するWFI命令を発行する処理が含まれる。スタンバイ状態に移行すると、メインCPU151は、移行した旨を省エネコントローラ154に通知する(移行通知)。
移行通知を受けた省エネコントローラ154は、機器群(1)の内部値をSRAM157にコピーする(S204)。機器群(1)とは、エンジンユニット120やRAM170等の外部機器との通信を制御するインターフェース部(152、153、160〜168)のうち、「省エネモードからの復帰要因となる信号を受け付けるインターフェース部」以外のインターフェース部である。そして、内部値とは、それぞれのインターフェース部が内蔵するレジスタ等に格納された値(データ)である。
本実施例の場合、例えば、MAC−I/F166、I2C−I/F167、GPIO168が、「省エネモードからの復帰要因となる信号を受け付けるインターフェース部」に、該当する。なお、USBデバイス174に他のコンピュータが接続されている場合、USB−I/F(2)165が「省エネモードからの復帰要求を受け付けるインターフェース部」に含まれてもよい。
従って、画像処理部152、操作部制御部153、PCIe−IF160、DDR3−I/F161、ローカルバス−I/F162、SPI163、USB−I/F(1)164、USB−I/F(2)165が、「省エネモードからの復帰要因となる信号を受け付けるインターフェース部以外のインターフェース部」、すなわち機器群(1)に該当する。
次に、省エネコントローラ154は、図示しないクロック信号線に接続されたスイッチを操作することにより、メインCPU151および機器群(1)へのクロック信号の供給を停止する(S206)。図4は、省エネモードに移行したときにクロック信号の供給が停止される機器を示す図である。図4においてハッチングされた機器が、省エネモードに移行したときにクロック信号の供給が停止される機器を示している。
次に、省エネコントローラ154は、例えば内蔵するスイッチを操作することにより、機器群(1)への電力供給を停止する(S208)。図5は、省エネコントローラ154内の電力供給経路を例示した図である。省エネコントローラ154は、スイッチ154Aをオフ状態にすることによって画像処理部152、操作部制御部153、およびPCIe−IF160への電力供給を停止することができ、スイッチ154Bをオフ状態にすることによってDDR3−I/F161、ローカルバス−I/F162、SPI163、USB−I/F(1)164、およびUSB−I/F(2)165への電力供給を停止することができる。図6は、省エネモードに移行したときに電力の供給が停止される機器を示す図である。図6においてハッチングされた機器が、省エネモードに移行したときに電力の供給が停止される機器を示している。
そして、省エネコントローラ154は、復帰要因の監視を開始し(S210)。省エネモードへの移行が完了する。
[省エネモードからの復帰]
画像処理装置100およびASIC150は、省エネモードから復帰するための所定の条件が満たされたときに(復帰要因となる信号を受け付けたときに)、省エネモードから復帰する。省エネモードから復帰するための所定の条件とは、例えば、ユーザによって省エネスイッチ179が操作されたこと、予め定められた復帰予定時刻が到来したこと、或いは他のコンピュータから動作要求があったこと等である。このような条件が満たされたかどうか、すなわち、省エネスイッチ179からの信号、復帰予定時刻の到来を示す信号、他のコンピュータからの動作要求を示す信号が、「省エネモードからの復帰要求を受け付けるインターフェース部」受け付けられたかどうかは、省エネECU154によって監視されている。
図7は、省エネモードから復帰するための所定の条件が満たされたときに実行される処理の流れを示すフローチャートの一例である。
まず、省エネコントローラ154が、機器群(1)への電力供給を開始する(S300)。
次に、省エネコントローラ154が、メインCPU151および機器群(1)へのクロック信号の供給を開始する(S302)。
次に、省エネコントローラ154が、機器群(1)の初期化を行う(S304)。省エネコントローラ154は、初期化の処理として、例えば、内部レジスタのクリア、SRAM157からの書き戻し等、各機器に応じた処理を行う。
次に、省エネコントローラ154が、メインCPU151をスタンバイ状態から復帰させるための割り込み通知を行う(S306)。
割り込み通知を受けたメインCPU151は、エンジンユニット120および操作部ユニット130への電力供給を開始するように、PSU110に指示する(S308)。PSU110は、内部のスイッチを操作することにより、エンジンユニット120および操作部ユニット130への電力供給を開始する。
図8は、省エネモードへの移行、および省エネモードからの復帰に係る処理の流れを示すシーケンス図の一例である。図8では、メインCPU151の機能を、ミドルウエアに相当する「サービス」と、OSの「カーネル」に分けて表している。
まず、省エネモードに移行するための所定の条件が満たされたことを検知した「サービス」から「カーネル」に対して、省エネモード移行要求がなされる(S400)。
省エネモード移行要求がなされると、「カーネル」は、RTC177から省エネモードへの移行時刻を取得する(S402)。
そして、「カーネル」は、前述のように、例えばDSBとWFI命令を発行し(S404)、メインCPU151をスタンバイ状態に移行させる(S406)。この際に、メインCPU151から省エネコントローラ154に対して移行通知がなされる(S408)。
移行通知を受けると、省エネコントローラ154は、省エネモード移行のための処理を行う(S410;図3のS204〜S208)。
その後、省エネコントローラ154は、「省エネモードからの復帰要求を受け付けるインターフェース部」が、復帰要因となる信号を受け付けると(S412)、省エネモードからの復帰のための処理を行う(S414;図7のS300〜S304)。
そして、省エネコントローラ154は、メインCPU151に対して割り込みを発生させる(S416)。
「カーネル」は、割り込み要因のクリア等を含む割り込みベクタ処理を行い(S418)、省エネモードから復帰したことを「サービス」に通知する(S420)。
[まとめ]
以上説明した本実施例の画像処理装置100およびASIC150は、以下のような効果を奏することができる。
まず、省エネモードにおいて、メインCPU151への電力供給を維持すると共にクロック信号の供給を停止するため、省エネモードからの復帰時に、メインCPU151の初期化やブートコードの読み出し等の処理を行う必要が無く、省エネモードからの復帰時間を短縮することができる。更に、省エネモードにおけるメインCPU151の消費電力が、静的漏洩電流に制限される。
また、省エネモードにおいて、「省エネモードからの復帰要因となる信号を受け付けるインターフェース部以外のインターフェース部」への電力供給が停止されるため、外部機器との通信を行うインターフェース部の数が多くなったとしても、省エネモードにおける電力消費の増加を抑制することができる。
係る効果は、種々のネットワークに接続されることにより、外部機器との通信を行うインターフェース部の数が比較的多い情報処理装置に適用された場合に、顕著なものとなる。外部機器との通信を行うインターフェース部の数が比較的多い情報処理装置としては、例えば、上記の画像処理装置の他、プロジェクタ、テレビ会議システム、移動体に搭載される制御システム、工作機械システム等を制御する情報処理装置が挙げられる。移動体に搭載される制御システムが省エネモードに移行する場面としては、例えば、ナビゲーションシステムが不使用時に動作を休止したり、エンジン制御装置がアイドリングストップ時に動作を休止したりする場面が挙げられる。
また、省エネモードからの復帰時に、復帰要因となる信号を監視していた省エネコントローラ154が、「省エネモードからの復帰要因となる信号を受け付けるインターフェース部以外のインターフェース部」すなわち機器群(1)の初期化を行うため、機器群(1)の初期化をメインCPU151が行う場合に比して、更に省エネモードからの復帰時間を短縮することができる。機器群(1)の初期化をメインCPU151が行う場合、メインCPU151が通常動作状態に復帰するのを待ってから機器群(1)初期化を行うことになり、処理時間が長くなってしまうからである。
これらより、本実施例の画像処理装置100およびASIC150によれば、省電力モードからの復帰時間を短縮すると共に、省電力モードにおける電力消費を低減することができる。
なお、メインCPU151が、「第1のプロセッサ」の一例であり、省エネコントローラ154が、「第2のプロセッサ」の一例であり、エンジンユニット120が「画像処理部」の一例である。
以上、本発明を実施するための形態について実施例を用いて説明したが、本発明はこうした実施例に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形及び置換を加えることができる。
例えば、本発明の情報処理装置が制御対象とする装置・システムは、実施例に挙げた画像処理装置の他、プロジェクタ、テレビ会議システム、移動体に搭載される制御システム、工作機械システム等であってもよい。
また、機器群(1)への電源供給を停止するためのスイッチは、ASIC150のチップ外に備えてもよい。こうすれば、ASIC150のチップ面積を小さくすることができる。
100 画像処理装置
110 PSU
120 エンジンユニット
130 操作部ユニット
140 コントローラユニット
150 ASIC
151 メインCPU
152 操作部制御部
153 画像処理部
154 省エネコントローラ
154A、154B スイッチ
155 クロック生成部
156 割込みCTRL(コントローラ)
157 SRAM
160 PCIe−I/F
161 DDR3−I/F
162 ローカルバス−I/F
163 SPI
164 USB−I/F(1)
165 USB−I/F(2)
166 MAC−I/F
167 I2C−I/F
168 GPIO
170 RAM
171 ROM
172 不揮発性メモリ
173 USBホスト
174 USBデバイス
175 PHY
177 RTC
178 バッテリー
179 省エネスイッチ
特開2010−211351号公報

Claims (7)

  1. 機能の一部を停止して電力消費を低減する省電力モードを実行可能な情報処理装置であって、
    情報処理を行う第1のプロセッサと、
    前記省電力モードからの復帰を制御する第2のプロセッサと、
    前記第1および第2のプロセッサとは異なる外部機器との通信を行う複数のインターフェース部と、
    クロック信号を生成するクロック生成部と、を備え、
    前記省電力モードにおいて、前記第1のプロセッサに対して電力供給部からの電力供給が維持されると共に前記クロック信号の供給が停止され、前記第2のプロセッサに対して前記電力供給部からの電力供給および前記クロック信号の供給が維持され、前記複数のインターフェース部のうち前記省電力モードからの復帰要因となる信号を受け付けるインターフェース部以外のインターフェース部に対して前記電力供給部からの電力供給および前記クロック信号の供給が停止される、
    情報処理装置。
  2. 請求項1記載の情報処理装置であって、
    前記第2のプロセッサが、前記省電力モードからの復帰時において、前記複数のインターフェース部のうち前記省電力モードからの復帰要求を受け付けるインターフェース部以外のインターフェース部の初期化を行う、
    情報処理装置。
  3. 請求項1または2記載の情報処理装置であって、
    前記複数のインターフェース部のうち前記省電力モードからの復帰要因となる信号を受け付けるインターフェース部には、ユーザからの復帰要求を受け付けるスイッチに接続されたインターフェース部が含まれる、
    情報処理装置。
  4. 請求項1ないし3のいずれか1項記載の情報処理装置であって、
    前記複数のインターフェース部のうち前記省電力モードからの復帰要因となる信号を受け付けるインターフェース部には、復帰予定時刻が到来したときに信号を送信するタイマに接続されたインターフェース部が含まれる、
    情報処理装置。
  5. 請求項1ないし4のいずれか1項記載の情報処理装置であって、
    前記第1のプロセッサは、前記省電力モードに移行する際に、割り込み通知によって前記省電力モードから復帰することを指示する命令を発行する、
    情報処理装置。
  6. 請求項1ないし4のいずれか1項記載の情報処理装置であって、
    前記第1のプロセッサは、前記省電力モードに移行する際に、イベント通知によって前記省電力モードから復帰することを指示する命令を発行する、
    情報処理装置。
  7. 請求項1ないし6のいずれか1項記載の情報処理装置と、
    前記情報処理装置によって制御される画像処理部と、
    を備える画像処理装置。
JP2012190902A 2012-08-31 2012-08-31 情報処理装置、および画像処理装置 Pending JP2014048865A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012190902A JP2014048865A (ja) 2012-08-31 2012-08-31 情報処理装置、および画像処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012190902A JP2014048865A (ja) 2012-08-31 2012-08-31 情報処理装置、および画像処理装置

Publications (1)

Publication Number Publication Date
JP2014048865A true JP2014048865A (ja) 2014-03-17

Family

ID=50608485

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012190902A Pending JP2014048865A (ja) 2012-08-31 2012-08-31 情報処理装置、および画像処理装置

Country Status (1)

Country Link
JP (1) JP2014048865A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020168776A (ja) * 2019-04-02 2020-10-15 富士ゼロックス株式会社 制御システム
JP7032497B1 (ja) 2020-09-11 2022-03-08 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、及び制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020168776A (ja) * 2019-04-02 2020-10-15 富士ゼロックス株式会社 制御システム
JP7275776B2 (ja) 2019-04-02 2023-05-18 富士フイルムビジネスイノベーション株式会社 制御システム
JP7032497B1 (ja) 2020-09-11 2022-03-08 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、及び制御方法
JP2022047092A (ja) * 2020-09-11 2022-03-24 レノボ・シンガポール・プライベート・リミテッド 情報処理装置、及び制御方法
US11481021B2 (en) 2020-09-11 2022-10-25 Lenovo (Singapore) Pte. Ltd. Information processing apparatus and control method

Similar Documents

Publication Publication Date Title
EP2423801B1 (en) Image forming apparatus, system-on-chip (SOC) unit, and driving method thereof
TWI558161B (zh) 成像裝置以及控制該成像裝置的方法
JP5885390B2 (ja) 画像形成装置、画像形成装置の制御方法及びプログラム
US10165143B2 (en) Information processing apparatus and method of controlling launch thereof
KR102320386B1 (ko) 화상 형성 장치 및 화상 형성 장치의 전력 제어 방법
US20130042129A1 (en) Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
US20130010318A1 (en) Image processing apparatus, method for controlling the same, and storage medium
JP5477773B2 (ja) 画像形成装置
JP2012155534A (ja) 電子機器及びその制御方法、並びにプログラム
US9244692B2 (en) Information processing apparatus, control method for information processing apparatus, and program to stop supply of clock to a DSP
US20130042132A1 (en) Image forming appratus, microcontroller, and methods for controlling image forming apparatus and microcontroller
JP2014048865A (ja) 情報処理装置、および画像処理装置
EP2557480B1 (en) Image forming apparatus, microcontroller, and methods for controlling image forming apparatus and microcontroller
JP2011059426A (ja) 画像形成装置
JP5959841B2 (ja) 画像処理装置及びその制御方法、並びにプログラム
JP2015215684A (ja) 情報処理装置及び情報処理プログラム
JP5166986B2 (ja) 電子制御装置
JP2010055265A (ja) システムlsi、システムlsiの制御方法、プログラム、及び記憶媒体
US11036668B2 (en) Electronic apparatus including device configured to be shifted to power saving state and connected to PCI device, and control method thereof
JP2012116138A (ja) 制御装置、制御プログラム、画像形成装置
JP2017059051A (ja) 情報処理装置及びその制御方法、並びにプログラム
JP2006276978A (ja) データ処理方法およびデータ処理装置並びに画像形成装置
JP2011079176A (ja) 画像処理装置用コントローラー
JP2020131493A (ja) 画像処理装置、画像処理装置の制御方法、及びプログラム