JP2020131493A - 画像処理装置、画像処理装置の制御方法、及びプログラム - Google Patents

Abstract

【課題】従来、ＳＡＴＡブリッジに接続されたハードディスクを有する画像形成装置において、省電力状態から復帰した際、ハードディスクの電源をオフにしていても、ＳＡＴＡブリッジが電力を消費してしまい、消費電力を十分に低減することができなかった。【解決手段】画像形成装置が省電力状態から復帰する際、ハードディスクを非通電状態のまま復帰していた場合には、ＳＡＴＡブリッジに省電力状態への移行指示を送信して、ＳＡＴＡブリッジを省電力状態にする。これにより、ＳＡＴＡブリッジが不要な電力を消費することを防ぐことができ、画像形成装置の消費電力を節減できる。【選択図】図６

Description

本発明は、ブリッジ制御部に接続されたストレージデバイスを有する画像処理装置、画像処理装置の制御方法、及びプログラムに関する。

従来、ハードディスクやＳＳＤ（Solid State Drive）などのストレージデバイスをＳＡＴＡ（Serial AT Attachment）ブリッジを介して接続する構成の画像処理装置が知られている。
こうしたストレージデバイスについては、一般的に、部品寿命や省電力などの観点から、使用する時だけ電源をオンにし、使用する時以外は電源をオフにしておくことが望ましい。

特許文献１には、ＳＡＴＡブリッジに接続されたストレージデバイスを有する画像処理装置において、使用する時だけストレージデバイスの電源をオンにする制御をするものが開示されている。
特許文献１の画像処理装置では、メインＣＰＵからの指示によって、ホストインターフェースがＳＡＴＡブリッジをＤｅｖｉｃｅ−Ｓｌｅｅｐ（以下、「ＤｅｖＳｌｅｅｐ」という）状態などのＳＡＴＡ規格の省電力状態へ遷移させる。この際、ＳＡＴＡブリッジがストレージデバイスの電源をオフにする制御を行う。また、特許文献１の画像処理装置では、メインＣＰＵがストレージデバイスにアクセスしようとしていることを、ＳＡＴＡブリッジが受信したコマンドに基づいて検知する。これにより、ＳＡＴＡブリッジがストレージデバイスの電源をオンにする。

特開２０１８−１５９１４号公報

ところで、画像処理装置においては、ユーザが画像処理装置を一定時間操作しなかった場合、電力を節減するために通常状態から省電力状態へ移行する。省電力状態においては、ストレージデバイスやＳＡＴＡブリッジなど画像処理装置のほとんどの部分を非通電状態とすることで、可能な限り電力を節減するようにするのが一般的である。
省電力状態にある画像処理装置は、ユーザによるスイッチ操作やネットワークからの通信の発生に応じて、省電力状態から通常状態へ復帰する。この際、画像処理装置が通常状態へ復帰した直後にストレージデバイスが使用されるとは限らない。このため、省電力の観点から、ストレージデバイスの電源をオフにしたまま、画像処理装置を省電力状態から通常状態へ復帰する機能を備えることが望ましい。

特許文献１の画像処理装置においては、ストレージデバイスの電源をオフにしたまま省電力状態から通常状態へ復帰することが可能である。しかし、特許文献１の画像処理装置では、省電力状態から通常状態へ復帰する際に、ＳＡＴＡブリッジは通電状態にする必要がある。これは、従来技術では、ＳＡＴＡブリッジが受信したコマンドに基づいてストレージデバイスの電源をオンにするが、ＳＡＴＡブリッジは、通電状態でなければ、コマンドを受信することができないためである。

従来技術においても、ＳＡＴＡブリッジは非通電状態に移行する機能を備えており、ストレージデバイスを電源オンの状態から電源オフにする際に、同時にＳＡＴＡブリッジを非通電状態にしていた。
しかし、画像処理装置が省電力状態から通常状態へ復帰する際に、ＳＡＴＡブリッジ自身の電源がオフからオンになることにより、電力状態も初期状態である通常状態に戻ってしまうため、ＳＡＴＡブリッジは省電力状態にならなかった。

このため、従来技術では、画像処理装置が省電力状態から通常状態へ復帰した際、ストレージデバイスの電源をオフにしていても、ＳＡＴＡブリッジが無駄に電力を消費してしまい、消費電力を十分に低減することができなかった。このため、画像処理装置の使用環境によっては省電力状態から通常状態へ復帰した後の状態を長時間維持する場合もあることから、従来技術は省電力の観点で課題があった。

本発明は、画像データを記憶するストレージ手段と、前記ストレージ手段と通信インターフェースで接続される接続手段と、前記接続手段と前記通信インターフェースで接続され、前記ストレージ手段のデータの入出力を制御する入出力制御手段と、前記ストレージ手段への電源供給を制御する電源制御手段と、を有し、少なくとも、前記接続手段と前記ストレージ手段とが非通電状態となる省電力状態をとる画像処理装置であって、前記接続手段は、非通電状態と、第１の通電状態と、前記第１の通電状態のときと比べて一部が非通電状態となる、第２の通電状態をとり、第１の要因により前記省電力状態から復帰する場合、少なくとも、前記ストレージ手段を通電状態とするとともに、前記接続手段を前記第１の通電状態とし、第２の要因により前記省電力状態から復帰する場合、少なくとも、前記ストレージ手段を通電状態とするとともに、前記接続手段を前記第２の通電状態とすることを特徴とする。

本発明によれば、接続手段に接続されたストレージ手段を有する画像処理装置において、省電力状態からストレージ手段の電源をオフにしたまま通常状態に復帰する際に、接続手段による消費電力を低減することができる。これにより、省電力状態から復帰する際の不要な電力消費を防止することができ、画像処理装置の消費電力を節減できる。

画像形成装置のブロック図 画像形成装置の電源構成図 ＳＡＴＡブリッジのブロック図 ＳＡＴＡブリッジの省電力制御フロー 画像形成装置の省電力状態への移行フロー 画像形成装置の省電力状態からの復帰フロー 画像形成装置の各電力状態における電力供給状態図

以下、本発明を実施するための一形態である実施例について図面を用いて説明する。なお、以下の実施例は特許請求の範囲に係る本発明を限定するものでなく、また、以下の実施例で説明されている特徴の組み合わせのすべてが本発明の解決手段に必須のものであるとは限らない。

図１は、本発明の実施例である画像形成装置１のシステム構成を示すブロック図である。本実施例では、画像処理装置として、プリントやスキャンなどの複数の機能を有する画像形成装置（複合機）が用いられる。
画像形成装置１は、コントローラ１００、ハードディスク１１４、スキャナ装置１１８、プリンタ装置１１９、操作部１２１などのモジュールを備える。
ハードディスク１１４は、デジタル画像などの画像データや制御プログラムなどを記憶する。スキャナ装置１１８は、原稿から光学的に画像を読み取り、デジタル画像に変換する。プリンタ装置１１９は、デジタル画像を紙デバイスに出力する。操作部１２１は、ユーザによる画像形成装置１への操作を受け付ける。コントローラ１００は、これらのモジュールに接続され、各モジュールに指示を出すことにより、画像形成装置１上でジョブを実行する。
また、画像形成装置１は、ＬＡＮ１１７などのネットワークを経由して、ネットワークに接続されたコンピュータなどの外部装置から、デジタル画像の入出力、ジョブの受け付け、画像形成装置１への指示などを行うことも可能である。

コントローラ１００は、いわゆる、汎用的なＣＰＵシステムである。コントローラ１００は、全体を制御するメインＣＰＵ１０１、ＢＩＯＳと呼ばれる初期プログラムが含まれるブートＲＯＭ１０２、メインＣＰＵ１０１が主記憶メモリとして使用するＲＡＭ１０３を備え、これらが内部バス１２０を通して接続される。加えて、内部バス１２０には、不揮発メモリであるフラッシュメモリ１０４、ハードディスク１１４のデータ入出力を制御するためのＳＡＴＡホストコントローラ１１１が接続される。

フラッシュメモリ１０４は、画像形成装置１を動作させるためにメインＣＰＵ１０１が実行するファームウェアを格納している。ファームウェアは、画像形成装置１の起動時にＢＩＯＳによってＲＡＭ１０３にロードされてメインＣＰＵ１０１によって実行される。
また、コントローラ１００には、スキャナインターフェース（スキャナＩ／Ｆ）１０７を介してスキャナ装置１１８が接続され、プリンタインターフェース（プリンタＩ／Ｆ）１０８を介してプリンタ装置１１９が接続される。さらに、コントローラ１００には、ＬＡＮインターフェース（ＬＡＮ Ｉ／Ｆ）１０９を介してＬＡＮ１１７と接続され、操作部インターフェース１１０（操作部Ｉ／Ｆ）を介して操作部１２１が接続される。
操作部１２１は、ユーザに対して各種情報を表示するためのＬＣＤパネル１２２や、ユーザによる操作を受け付ける非図示の操作ボタンを備える。

ＳＡＴＡホストコントローラ１１１は、ＳＡＴＡ規格に対応したストレージデバイスを接続し、ストレージデバイスのデータ入出力制御をすることが可能な制御回路である。本実施例のコントローラ１００は、ＳＡＴＡブリッジ１１２を介してＳＡＴＡ規格に対応したハードディスク１１４を接続する。
ＳＡＴＡブリッジ１１２は、ＳＡＴＡホストコントローラ１１１とハードディスク１１４の間でＳＡＴＡ規格に準拠した通信を中継する接続回路であり、ＡＳＩＣにより構成される。
ＳＡＴＡホストコントローラ１１１とＳＡＴＡブリッジ１１２の間は、ＳＡＴＡ規格に準拠した通信インターフェースである、ＳＡＴＡインターフェース（ＳＡＴＡ Ｉ／Ｆ）１１３で接続される。同様に、ＳＡＴＡブリッジ１１２とハードディスク１１４の間は、ＳＡＴＡ規格に準拠した通信インターフェースである、ＳＡＴＡインターフェース（ＳＡＴＡ Ｉ／Ｆ）１１５で接続される。

本実施例のＳＡＴＡブリッジ１１２は、ＳＡＴＡホストコントローラ１１１とハードディスク１１４の間の通信を監視して、ハードディスク１１４の電源を制御する省電力機能に加えて、自身が消費する電力も低減する省電力機能を備えている。
なお、ＳＡＴＡブリッジ１１２は、省電力機能以外の付加的な機能を同時に備えていてもよい。本実施例のＳＡＴＡブリッジ１１２は、例えば、ＳＡＴＡホストコントローラ１１１によってハードディスク１１４に書き込まれるデータを自動的に暗号化し、読み込まれるデータを自動的に復号化するセキュリティ機能を備える。

電源制御回路１０５は、画像形成装置１の電力状態を制御するための電気回路である。メインＣＰＵ１０１は、電源制御回路１０５を制御することにより、画像形成装置１の各部への電源供給を制御し、画像形成装置１を省電力状態とすることで消費電力を低減できる。
また、電源制御回路１０５は、画像形成装置１の各部からの要求を受けて画像形成装置１の省電力状態を解除することもできる。省電力状態解除信号１２３，１２４のいずれかが入力されると、電源制御回路１０５は、各部への電源供給を再開し、画像形成装置１の省電力状態を解除する。

操作部１２１は、非図示の操作ボタンがユーザによって操作されたことを検知すると、省電力状態解除信号１２４を出力する。ＬＡＮインターフェース（ＬＡＮ Ｉ／Ｆ）１０９は、ＬＡＮ１１７を介して外部装置からネットワーク通信パケットを受信したことを検知すると、省電力状態解除信号１２３を出力する。

ステータスレジスタ１０６は、ハードディスク１１４の通電・非通電状態を記憶するレジスタである。メインＣＰＵ１０１は、ステータスレジスタ１０６を参照することにより、ハードディスク１１４の電源が通常状態であるか非通電状態であるかを知ることができる。
ハードディスク電源制御信号１１６は、ＳＡＴＡブリッジ１１２がハードディスク１１４の電源オン・オフを制御するための信号である。電源制御回路１０５は、ハードディスク電源制御信号１１６を通じてハードディスク１１４の電源オン要求あるいは電源オフ要求を受け、ハードディスク１１４の通電・非通電状態を制御する。

ＣＰＵリセット信号１２５は、電源制御回路１０５がメインＣＰＵ１０１をリセットするためのリセット信号である。
なお、本実施例では、省電力状態解除信号１２３，１２４は内部バス１２０とは別の信号線を介して電源制御回路１０５に入力されるが、この構成は一例であり、本発明はこの構成に限定されない。省電力状態解除を要求する信号は、内部バス１２０を介して電源制御回路１０５に送信する構成としてもよい。

図２は、画像形成装置１の電源構成を示した図である。
電源ユニット２０１は、入力されたＡＣ電源２０２から、画像形成装置１の各部に電源を供給する。なお、図中、電源制御回路１０５から伸びる矢印付きの細いラインは、信号ラインを表している。また、電源ユニット２０１から伸びる矢印付きの太いラインは、電源ラインを表している。

省電力状態用電源２０４は、画像形成装置１が省電力状態にある間も通電が維持される箇所に供給される電源である。通常状態用電源２０３は、画像形成装置１が通常状態にある場合にだけ通電される箇所に供給される電源である。通常状態用電源２０３は、画像形成装置１が省電力状態にある場合には通電されない。ハードディスク電源２０５は、ハードディスク１１４に供給される電源である。ハードディスク電源２０５は、画像形成装置１が省電力状態にある間は供給されないが、通常状態にある間はハードディスク電源制御信号１１６により通電・非通電状態が制御される。

これらの電源２０３，２０４，２０５のオン・オフの状態は、電源制御回路１０５によって個別に制御される。
なお、この電源構成は一例であり、本発明はこれに限定されるものではない。

図３は、ＡＳＩＣであるＳＡＴＡブリッジ１１２の内部構成について説明したブロック図である。
ＳＡＴＡブリッジ１１２は、ＳＡＴＡ−ＩＰ（Intellectual Property）３０１によりＳＡＴＡホストコントローラ１１１に接続され、また、ＳＡＴＡ−ＩＰ３０２によりハードディスク１１４に接続されている。これにより、ＳＡＴＡブリッジ１１２は、ＳＡＴＡホストコントローラ１１１とハードディスク１１４の間の通信を中継する。
ＳＡＴＡ−ＩＰ３０１及びＳＡＴＡ−ＩＰ３０２は、ＳＡＴＡ規格に準拠した物理層及び論理層を含むデバイス間の通信処理を実装した回路であり、ＯＯＢ（Out Of Band）と呼ばれる制御信号やＡＴＡコマンドなどの送受信を実行する。

ＳＡＴＡブリッジ１１２の内部は内部バス３０３により接続されている。内部バス３０３には、ＳＡＴＡ−ＩＰ３０１及びＳＡＴＡ−ＩＰ３０２に加えて、ＣＰＵ３０４、ＲＡＭ３０５、ＲＯＭ３０６、電源制御回路インターフェース３０７が接続されている。

ＣＰＵ３０４は、ＳＡＴＡブリッジ１１２の動作を制御するプロセッサである。ＣＰＵ３０４は、ＳＡＴＡ−ＩＰ３０１が受信したＡＴＡコマンドをＳＡＴＡ−ＩＰ３０２から送信することにより、ＳＡＴＡホストコントローラ１１１とハードディスク１１４の間の通信を中継する。また、ＣＰＵ３０４は、ＳＡＴＡホストコントローラ１１１からハードディスク１１４へ書き込み・読み込みされるデータの暗号化・復号化を実行する。
ＲＡＭ３０５は、ＣＰＵ３０４がデータの暗号化・復号化を実行する際に利用するワークメモリである。ＲＯＭ３０６は、これらの動作を実現するためにＣＰＵ３０６が実行するプログラムを格納する。

さらに、ＳＡＴＡブリッジ１１２は、ハードディスク電源制御信号１１６を通じて電源制御回路１０５を制御し、ハードディスク電源２０５をオフ・オンして電力を節減する省電力機能を備えている。同時に、ＳＡＴＡブリッジ１１２自身が消費する電力も低減する省電力機能を備えている。

ＳＡＴＡ−ＩＰ３０１及びＳＡＴＡ−ＩＰ３０２は、ＡＳＩＣ内の一部分のみ非通電状態とするパワーゲーティングにより、消費電力を節減することができる。ＳＡＴＡ−ＩＰ３０１の通電・非通電状態は、ＳＡＴＡ規格によって定められたＤｅｖＳｌｅｅｐ状態を用いて、ＳＡＴＡホストコントローラ１１１によって制御される。
ＤｅｖＳｌｅｅｐ状態では、ＳＡＴＡホストコントローラ１１１からＤｅｖＳｌｅｅｐ移行信号及びＤｅｖＳｌｅｅｐ解除信号という制御信号がＳＡＴＡインターフェース１１３を介してＳＡＴＡ−ＩＰ３０１に送信される。ＳＡＴＡ−ＩＰ３０１は、これに連動し、ＤｅｖＳｌｅｅｐ移行信号を受信すると非通電状態となり、ＤｅｖＳｌｅｅｐ解除信号を受信すると通電状態となるよう回路が構成されている。
一方、ＳＡＴＡ−ＩＰ３０２の通電・非通電状態はＣＰＵ３０４によって制御される。

図４は、ＳＡＴＡブリッジ１１２の省電力機能を説明するフローチャートである。本フローチャートは、ＣＰＵ３０４がＲＯＭ３０６に格納されたプログラムを実行することにより実行される。ＣＰＵ３０４は、ＳＡＴＡブリッジ１１２の電源がオンになった後、省電力制御のために本フローチャートによる処理を繰り返し実行する。
なお、ＳＡＴＡブリッジ１１２の電源がオンになった直後の初期状態において、ＳＡＴＡブリッジ１１２の回路はすべて通電状態となっており、消費電力は低減されていない状態である。

まず、Ｓ４０１において、ＣＰＵ３０４は、ＳＡＴＡ−ＩＰ３０１がＤｅｖＳｌｅｅｐ移行信号を受信することを待ち受ける。そして、ＣＰＵ３０４は、ＳＡＴＡ−ＩＰ３０１がＤｅｖＳｌｅｅｐ移行信号を受信したか否かを確認する。
ＳＡＴＡ−ＩＰ３０１がＤｅｖＳｌｅｅｐ移行信号を受信すると、ＣＰＵ３０４は処理をＳ４０２へ進める。受信していなければ、Ｓ４０１の処理を繰り返す。

本実施例の画像形成装置１では、ハードディスク１１４に読み書きがない状態が一定時間続いた場合、メインＣＰＵ１０１はＳＡＴＡホストコントローラ１１１を制御して、ＤｅｖＳｌｅｅｐ移行信号を送信するよう構成されている。また、ハードディスク１１４を読み書きする前には、メインＣＰＵ１０１はＳＡＴＡホストコントローラ１１１を制御して、ＤｅｖＳｌｅｅｐ解除信号を送信するように構成されている。

ＳＡＴＡ−ＩＰ３０１がＤｅｖＳｌｅｅｐ移行信号を受信すると、Ｓ４０２において、ＣＰＵ３０４は、電源制御回路Ｉ／Ｆ３０７を制御し、ハードディスク電源制御信号１１６を通じて電源制御回路１０５にハードディスク電源２０５のオフを要求する。電源制御回路１０５は、ハードディスク電源２０５がこの時点でオンであればオフに変更する。これにより、ハードディスク１１４は非通電状態となる。

次に、Ｓ４０３において、ＣＰＵ３０４はＳＡＴＡ−ＩＰ３０２をパワーゲーティングにより非通電状態に変更する。これにより、ハードディスク１１４及びＳＡＴＡブリッジ１１２の消費電力を低減することができる。なお、上述のように、ＳＡＴＡ−ＩＰ３０１の通電状態はＤｅｖＳｌｅｅｐ移行信号の受信に連動するため、ＳＡＴＡ−ＩＰ３０１の消費電力も低減することができる。これにより、ＳＡＴＡブリッジ１１２の回路内の一部が非通電状態となり、ＳＡＴＡブリッジ１１２はスリープ状態となる。

次に、Ｓ４０４において、ＣＰＵ３０４は、ＳＡＴＡ−ＩＰ３０１がＳＡＴＡホストコントローラ１１１からＡＴＡコマンドを受信することを待ち受ける。そして、ＣＰＵ３０４は、ＳＡＴＡ−ＩＰ３０１がＡＴＡコマンドを受信しているか否かを確認する。
ＳＡＴＡ−ＩＰ３０１がＡＴＡコマンドを受信すると、ハードディスク１１４に対し読み書きを行う必要があるため、ＣＰＵ３０４は処理をＳ４０５へ進める。受信していなければ、Ｓ４０４の処理を繰り返す。

Ｓ４０５において、ＣＰＵ３０４はＳＡＴＡ−ＩＰ３０２を通電状態に戻す。
次に、Ｓ４０６において、ＣＰＵ３０４は、電源制御回路インターフェース３０７を制御し、ハードディスク電源制御信号１１６を通じて電源制御回路１０５にハードディスク電源２０５のオンを要求する。そして、電源制御回路１０５はハードディスク電源２０５をオンする。これにより、ハードディスク１１４は通電状態となり、ハードディスク１１４に対する読み書きが可能となる。
ハードディスク１１４を通電状態にすると、ＣＰＵ３０４は処理をＳ４０１へ戻し、再び上述の処理を繰り返す。
本フローチャートによって、ＳＡＴＡブリッジ１１２自身の省電力機能を実現することができる。

次に、上述のようなＳＡＴＡブリッジ１１２の省電力機能を実現するために、メインＣＰＵ１０１が実行する動作について説明する。
図５は、画像形成装置１が通常状態から省電力状態への移行する時の動作を説明するフローチャートである。本実施例の画像形成装置１は、一定時間、ジョブを実行しなかった場合、消費電力を節減するために、省電力状態へ移行するように構成されている。
メインＣＰＵ１０１は、画像形成装置１が一定時間、ジョブを実行しなかった場合に、本フローチャートの実行を開始する。

まず、Ｓ５０１において、メインＣＰＵ１０１は、ＳＡＴＡホストコントローラ１１１を制御して、ＳＡＴＡブリッジ１１２にＤｅｖＳｌｅｅｐ移行信号を送信する。ＳＡＴＡブリッジ１１２は、ＤｅｖＳｌｅｅｐ移行信号を受信すると、ハードディスク電源制御信号１１６を制御して、電源制御回路１０５がハードディスク電源２０５をオフにする。
なお、上述のように、メインＣＰＵ１０１は、ハードディスク１１４に読み書きがない状態が一定時間続いた場合に、ＤｅｖＳｌｅｅｐ移行信号を送信するよう構成されている。このため、Ｓ５０１を実行する時点ですでにハードディスク電源２０５がオフになっている場合もある。その場合には、Ｓ５０１の処理を実行しても、画像形成装置１の電力状態は変化しない。

続いて、Ｓ５０２において、メインＣＰＵ１０１は、電力制御回路１０５を制御し、通常状態用電源２０３をオフすることにより、画像形成装置１の各部への電力供給を停止する。
なお、この時、省電力状態用電源２０４の供給は維持される。このため、ＲＡＭ１０３は通電状態のまま維持されるため、後で省電力状態から復帰する際に、メインＣＰＵ１０１はＲＡＭ１０３内に格納されたファームウェアの実行をすぐに再開することができる。
そして、メインＣＰＵ１０１は、動作を停止して、画像形成装置１の省電力状態への移行が完了する。
なお、図５のフローチャートの完了時点における画像形成装置１の電力状態は、図７（ｃ）のようになっている（省電力状態）。

次に、画像形成装置１が省電力状態から通常状態へ復帰する時の動作（復帰動作）について説明する。
図６は、操作部１２１又はＬＡＮインターフェース１０９から省電力状態解除信号１２２又は１２３が入力されたことによって画像形成装置１の省電力状態が解除される場合の、電源制御回路１０５及びメインＣＰＵ１０１の動作を示すフローチャートである。なお、図６において、（ａ）は、電源制御回路１０５により実行される動作を示すフローチャートであり、（ｂ）は、メインＣＰＵ１０１により実行される動作を示すフローチャートである。
図６（ａ）のフローチャートは、省電力状態解除信号１２３又は省電力状態解除信号１２４が入力されると開始する。

まず、Ｓ６１１において、電源制御回路１０５はＣＰＵリセット信号１２５を出力する。ＣＰＵリセット信号１２５が入力されている間、メインＣＰＵ１０１は動作を開始しない。
次に、Ｓ６１２において、電源制御回路１０５は、ＬＡＮインターフェース１０９から省電力状態解除信号１２３が入力されているか否かを判断する。
省電力状態解除信号１２３が入力されている場合、電源制御回路１０５は処理をＳ６１５に進める。そうでない場合、すなわち、操作部１２１から省電力状態解除信号１２４が入力されている場合、電源制御回路１０５は処理をＳ６１３へ進める。

Ｓ６１３において、すなわち、操作部１２１による省電力状態からの復帰の要求である場合、電源制御回路１０５はハードディスク電源２０５をオンにする。これは、操作部１２１からの要求である場合は、ユーザが画像形成装置１の前におり、すぐにジョブの実行を開始しようとしている可能性が高いと考えられるためである。ジョブを実行する際にはハードディスク１１４の読み書きを伴うため、あらかじめハードディスク１１４を通電状態としておくことにより、ジョブの実行を指示するユーザの操作に対して応答性を高めることができる。
次に、Ｓ６１４において、電源制御回路１０５はステータスレジスタ１０６にハードディスク１１４が通電状態になっていることを示す値をセットする。そして、処理をＳ６１６へ進める。

一方、Ｓ６１５において、すなわち、ＬＡＮインターフェース１０９による省電力状態からの復帰の要求である場合、電源制御回路１０５はステータスレジスタ１０６にハードディスク１１４が非通電状態になっていることを示す値をセットする。これは、ＬＡＮインターフェース１０９からの要求である場合は、すぐにジョブ実行が開始されるとは限らないため、ハードディスク１１４を通電状態とせず、省電力を優先するためである。そして、電源制御回路１０５は処理をＳ６１６へ進める。

Ｓ６１６において、電源制御回路１０５は、通常状態用電源２０３をオンして、画像形成装置１の各部への電力供給を再開する。
次に、Ｓ６１７において、電源制御回路１０５はＣＰＵリセット信号１２５を解除する。これにより、メインＣＰＵ１０１は、動作を開始し、ＲＡＭ１０３内に格納されたファームウェアの実行を再開する。
以上により電源制御回路１０５が実行する図６（ａ）のフローチャートは終了する。
なお、図６（ａ）のフローチャートの完了時点における画像形成装置１の電力状態は、操作部１２１により省電力状態が解除された場合には図７（ａ）、ＬＡＮインターフェース１０９によって省電力状態が解除された場合には図７（ｄ）のようになっている。

次に、省電力状態からの復帰動作において、メインＣＰＵ１０１が実行する図６（ｂ）のフローチャートについて説明する。図６（ｂ）のフローチャートは、上述の図６（ａ）のフローチャートのＳ６１７において、ＣＰＵリセット信号１２５が解除されると開始する。

まず、Ｓ６２１において、メインＣＰＵ１０１は電源制御回路１０５内のステータスレジスタ１０６の値を確認する。
次に、Ｓ６２２において、メインＣＰＵ１０１は、確認したステータスレジスタ１０６の値に基づいて、ハードディスク１１４が非通電状態であるか否かを判断する。
ハードディスク１１４が非通電状態であると判断した場合、メインＣＰＵ１０１は処理をＳ６２３へ進める。一方、ハードディスク１１４が非通電状態ではない、すなわち、通電状態である、と判断した場合は、Ｓ６２４へ進める。

Ｓ６２３において、すなわち、ハードディスク１１４が非通電状態である場合、メインＣＰＵ１０１は、ＳＡＴＡホストコントローラ１１１を制御して、ＳＡＴＡブリッジ１１２にＤｅｖＳｌｅｅｐ移行信号を送信する。ＳＡＴＡブリッジ１１２は、ＤｅｖＳｌｅｅｐ移行信号を受信すると、上述の省電力機能によりスリープ状態に移行する。そして、メインＣＰＵ１０１は処理をＳ６２４へ進める。

Ｓ６２４において、メインＣＰＵ１０１は、スキャナインターフェース１０７を介して、スキャナ装置１１８とネゴシエーションを実行する。また、メインＣＰＵ１０１は、プリンタインターフェース１０８を介して、プリンタ装置１１９とネゴシエーションを実行する。これにより、画像形成装置１はジョブの受け付けが可能な状態へ移行し、省電力状態からの復帰動作が完了する。
なお、図６（ｂ）のフローチャートの完了時点における画像形成装置１の電力状態は、操作部１２１により省電力状態が解除された場合には図７（ａ）、ＬＡＮインターフェース１０９によって省電力状態が解除された場合には図７（ｂ）のようになっている。

以上のように、本実施例によれば、ＳＡＴＡブリッジを介してストレージデバイスと接続する画像形成装置において、画像形成装置が省電力状態からストレージデバイスを非通電状態のまま復帰した際に、ＳＡＴＡブリッジを省電力状態にすることができる。これにより、ＳＡＴＡブリッジによる不要な電力消費することを防止することができるため、画像形成装置の消費電力を節減できる。

なお、本実施例では、ＳＡＴＡブリッジ１１２に接続されるストレージデバイスをハードディスク１１４としたが、この構成は一例であり、これに限られるものではない。ＳＡＴＡブリッジ１１２に接続されるストレージデバイスは、例えば、ＳＳＤなどのハードディスク以外のデバイスでもよい。

また、本実施例では、ＳＡＴＡホストコントローラ１１１がＳＡＴＡブリッジ１１２のスリープ状態を制御するための仕組みとして、ＳＡＴＡ規格のＤｅｖＳｌｅｅｐ状態を用いているが、この構成は一例であり、これに限られるものではない。例えば、同じＳＡＴＡ規格であるＳｌｕｍｂｅｒ状態やＰａｒｔｉａｌ状態を用いてもよい。
また、本実施例では、ＳＡＴＡブリッジ１１２内のＳＡＴＡ−ＩＰ３０１及びＳＡＴＡ−ＩＰ３０２はパワーゲーティングにより非通電状態にするものとしたが、この構成は一例であり、これに限られるものではない。例えば、ＡＳＩＣ内の一部分のみクロック供給を停止する、クロックゲーティングにより消費電力を低減する構成としてもよい。

また、本実施例では、ステータスレジスタ１０６は、ハードディスク電源２０５の通電・非通電の状態を記憶するレジスタとしたが、この構成は一例である。画像形成装置１の省電力状態が解除された際にメインＣＰＵ１０１がハードディスク１１４の通電状態を判断することができる構成であれば、上述の構成に限られるものではない。
例えば、ハードディスク電源２０５の状態を含んだ節電モードなどを記憶するレジスタとしてもよい。あるいは、省電力状態解除信号１２３又は１２４のいずれの信号の入力により画像形成装置１の省電力状態が解除されたのかを示す復帰要因情報を記憶するレジスタとしてもよい。

＜その他の実施例＞
本発明は、上述の実施例の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。
また、本発明は、複数の機器から構成されるシステムに適用しても、１つの機器からなる装置に適用してもよい。
本発明は上述の実施例に限定されるものではなく、本発明の趣旨に基づき種々の変形が可能であり、それらを本発明の範囲から除外するものではない。すなわち、上述の実施例及びその変形例を組み合わせた構成もすべて本発明に含まれるものである。

１ 画像形成装置
１０１ ＣＰＵ
１０５ 電源制御回路
１１２ ＳＡＴＡブリッジ
１１４ ハードディスク

Claims (15)

1. 画像データを記憶するストレージ手段と、
   前記ストレージ手段と通信インターフェースで接続される接続手段と、
   前記接続手段と前記通信インターフェースで接続され、前記ストレージ手段のデータの入出力を制御する入出力制御手段と、
   前記ストレージ手段への電源供給を制御する電源制御手段と、を有し、
   少なくとも、前記接続手段と前記ストレージ手段とが非通電状態となる省電力状態をとる画像処理装置であって、
   前記接続手段は、
   非通電状態と、
   第１の通電状態と、
   前記第１の通電状態のときと比べて一部が非通電状態となる、第２の通電状態をとり、
   第１の要因により前記省電力状態から復帰する場合、少なくとも、前記ストレージ手段を通電状態とするとともに、前記接続手段を前記第１の通電状態とし、
   第２の要因により前記省電力状態から復帰する場合、少なくとも、前記ストレージ手段を通電状態とするとともに、前記接続手段を前記第２の通電状態とする
   ことを特徴とする画像処理装置。
2. 前記通信インターフェースは、ＳＡＴＡ規格に準拠したインターフェースである
   ことを特徴とする請求項１に記載の画像処理装置。
3. 前記接続手段は、ＳＡＴＡ規格に準拠した通信を中継する接続回路である
   ことを特徴とする請求項２に記載の画像処理装置。
4. 前記接続回路は、前記入出力制御手段及び前記ストレージ手段との通信を処理する通信処理手段を有する
   ことを特徴とする請求項３に記載の画像処理装置。
5. 前記第２の通電状態において、前記通信処理手段を非通電状態とする
   ことを特徴とする請求項４に記載の画像処理装置。
6. 画像処理装置に備えられ、ユーザによる操作を受け付ける操作手段を有する
   ことを特徴とする請求項１乃至５のいずれか１項に記載の画像処理装置。
7. 前記第１の要因は、前記操作手段からの要求である
   ことを特徴とする請求項６に記載の画像処理装置。
8. ネットワークを介して外部装置からの通信を受け付ける受信手段を有する
   ことを特徴とする請求項１乃至７のいずれか１項に記載の画像処理装置。
9. 前記第２の要因は、前記受信手段からの要求である
   ことを特徴とする請求項８に記載の画像処理装置。
10. 前記ストレージ手段は、ハードディスクである
    ことを特徴とする請求項１乃至９のいずれか１項に記載の画像処理装置。
11. 少なくともスキャナ装置とプリンタ装置を有する複合機である
    ことを特徴とする請求項１乃至１０のいずれか１項に記載の画像処理装置。
12. 前記電源制御手段は、前記接続手段からの信号により、前記ストレージ手段への電源供給を制御する
    ことを特徴とする請求項１乃至１１のいずれか１項に記載の画像処理装置。
13. 前記電源制御手段は、前記ストレージ手段の通電状態又は非通電状態を記憶する記憶手段を有する
    ことを特徴とする請求項１乃至１２のいずれか１項に記載の画像処理装置。
14. 画像データを記憶するストレージ手段と、
    前記ストレージ手段と通信インターフェースで接続される接続手段と、
    前記接続手段と前記通信インターフェースで接続され、前記ストレージ手段のデータの入出力を制御する入出力制御手段と、
    前記ストレージ手段への電源供給を制御する電源制御手段と、を有し、
    少なくとも、前記接続手段と前記ストレージ手段とが非通電状態となる省電力状態をとる画像処理装置の制御方法であって、
    前記接続手段は、
    非通電状態と、
    第１の通電状態と、
    前記第１の通電状態のときと比べて一部が非通電状態となる、第２の通電状態をとり、
    第１の要因により前記省電力状態から復帰する場合、少なくとも、前記ストレージ手段を通電状態とするとともに、前記接続手段を前記第１の通電状態とする工程と、
    第２の要因により前記省電力状態から復帰する場合、少なくとも、前記ストレージ手段を通電状態とするとともに、前記接続手段を前記第２の通電状態とする工程と、を有する
    ことを特徴とする画像処理装置の制御方法。
15. 請求項１４の画像処理装置の制御方法をコンピュータにより実行させるためのプログラム。

Images