JP2004287530A - メモリ制御回路、プリンタのコントローラ、動作モードを切り替えが可能な記憶装置を有するプリンタコントローラにおける該動作モード制御方法 - Google Patents
メモリ制御回路、プリンタのコントローラ、動作モードを切り替えが可能な記憶装置を有するプリンタコントローラにおける該動作モード制御方法 Download PDFInfo
- Publication number
- JP2004287530A JP2004287530A JP2003075609A JP2003075609A JP2004287530A JP 2004287530 A JP2004287530 A JP 2004287530A JP 2003075609 A JP2003075609 A JP 2003075609A JP 2003075609 A JP2003075609 A JP 2003075609A JP 2004287530 A JP2004287530 A JP 2004287530A
- Authority
- JP
- Japan
- Prior art keywords
- storage device
- control circuit
- request
- power saving
- memory control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Memory System (AREA)
- Dram (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
Abstract
【課題】プリンタのパフォーマンスに影響を与えることなくプリンタの消費電力の低減を図ることを目的とする。
【解決手段】ＣＰＵ３、Ｉ／Ｏ制御回路５および画像処理回路５から、省電力モードおよび通常動作モードを有するＲＡＭ２に対するリクエストを受付けて、該受け付けたリクエストに基づいて、ＲＡＭ２に対するデータの書き込み及び読み出しの制御を行うメモリ制御回路１に、ＲＡＭ２にリフレッシュ処理を行わせるためのリフレッシュ命令を、所定の間隔で発生させ、ＲＡＭ２に出力する手段と、ＲＡＭ２が通常動作モードの場合に、Ｉ／Ｏ制御回路５、ＣＰＵ３および画像処理回路４からＲＡＭ２に対するリクエスト又はリフレッシュ命令の発生が発生してからの時間を計測する手段と、前記計測した時間が所定時間を経過した場合、前記記憶装置を通常動作モードから省電力モードに切り換える手段と、を設ける。
【選択図】 図１
【解決手段】ＣＰＵ３、Ｉ／Ｏ制御回路５および画像処理回路５から、省電力モードおよび通常動作モードを有するＲＡＭ２に対するリクエストを受付けて、該受け付けたリクエストに基づいて、ＲＡＭ２に対するデータの書き込み及び読み出しの制御を行うメモリ制御回路１に、ＲＡＭ２にリフレッシュ処理を行わせるためのリフレッシュ命令を、所定の間隔で発生させ、ＲＡＭ２に出力する手段と、ＲＡＭ２が通常動作モードの場合に、Ｉ／Ｏ制御回路５、ＣＰＵ３および画像処理回路４からＲＡＭ２に対するリクエスト又はリフレッシュ命令の発生が発生してからの時間を計測する手段と、前記計測した時間が所定時間を経過した場合、前記記憶装置を通常動作モードから省電力モードに切り換える手段と、を設ける。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ページプリンタのコントローラに関し、特に、ページプリンタのコントローラに適用されるＲＡＭの動作モードの制御方法に関する。
【０００２】
【従来の技術】
レーザプリンタ等のページプリンタ（以下において「プリンタ」という）は、ホストから送信される画像作成用データを受信し、該受信した画像作成用データを解釈して画像データを生成する。そして、プリンタは、この生成した画像データを内部のメモリ上に展開し、その展開した画像データを印刷可能な印刷データに変換して印刷エンジンに送信する。このような処理を実行するためにプリンタには、ＣＰＵ（中央処理装置）、メモリ制御回路、Ｉ／Ｏ制御回路、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）およびバス等から構成されるプリンタコントローラを搭載している。また、このプリンタコントローラの構成要素であるＲＡＭは、動作する際（データの読み出し処理、書き込み処理）に多く電力を消費するという問題を有している。そのため、ＲＡＭには、通常動作モードの他に、消費電力を少なくする省電力モードを備えているものがある。
【０００３】
従来、省電力モードを備えたＲＡＭを用いた情報処理装置には、省電力モードと通常動作モードとの移行制御を、ソフトウェアにより行っているものがある（例えば特許文献１）。
【０００４】
また、従来、プリンタにおいても、消費電力の低減を図るために、省電力モードを備えたＲＡＭが用いられているものがある。このプリンタでは、ソフトウェア（ＣＰＵがＲＯＭに格納されているプログラムに基づいて）が、ホストからの画像作成用データの送信が一定時間にない場合に、メモリ制御回路のレジスタに省電力モードに移行する命令を書き込む。そして、メモリ制御回路は、ＲＡＭを省電力モードに設定する。また、省電力モードから通常動作モードへの復帰は、ホストからの画像作成用データをＩ／Ｏ制御回路が受信した場合、Ｉ／Ｏ制御回路からＣＰＵに割り込みを発生させ、ソフトウェアがメモリ制御回路のレジスタに通常電力モードに移行する命令を書き込むことにより行う。
【特許文献１】
特開２００２−１４０１３８号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の従来技術におけるＲＡＭの動作モードの制御は、以下のような問題を有している。第一に、上記従来技術では、ＲＡＭの通常動作モードから省電力モードへの移行を制御するために、ホストからの画像作成用データの送信が一定時間内にあるか否かをソフトウェアが計測している。そして、ソフトウェアでは、この一定時間の計測を数ミリ秒単位（ソフトウェアをクロック単位で制御することはできない）でしか行うことが出来ない。したがって、上記の従来技術では、頻繁に省電力モードに移行させることが出来ず、省電力の効果を十分に達成することができない。
【０００６】
第二に、上記従来技術では、省電力モードから通常動作モードへの復帰を、Ｉ／Ｏ制御回路からＣＰＵへの割り込みを発生させる方法により行っている。したがって、ＲＡＭの通常動作モードへの復帰に時間がかかりすぎるという問題を有している。そのため、Ｉ／Ｏ制御回路からＲＡＭへのＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）に間にあわず、ホストからの画像作成用データを取りこぼす場合がある。
【０００７】
また、プリンタには、省電力モードを備えたＣＰＵが用いられていることが多い。そして、省電力モードを備えたＣＰＵが用いられているプリンタにおいては、ＣＰＵ自身が省電力モードで待機中の場合には、上記に加えて、さらにＣＰＵの復帰時間も必要になる。そのため、この場合には、ＲＡＭの通常動作モードへの復帰時間は更に長くなる。なお、Ｉ／Ｏ制御回路の入力バッファの容量を増やすことで、ホストからの画像作成用データの取りこぼしを防ぐことも可能であるが、その場合には、コストが増加するという問題が発生する。
【０００８】
そこで、本発明の目的は、プリンタのパフォーマンスに影響を与えることなくプリンタの消費電力の低減を図ることを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明の一態様が適用されるプリンタコントローラは、画像作成用データを印刷エンジンで印刷可能な印刷データに変換するプリンタコントローラであって、外部から送信される画像作成用データを受け付ける入出力制御回路と、前記画像作成用データを画像データに変換する中央処理装置と、前記画像データを印刷データに変換する画像処理回路と、前記画像作成用データおよび前記画像データを格納する記憶装置と、前記入出力制御回路、前記中央処理装置および画像処理回路から前記記憶装置に対するリクエストを受付けて、該受け付けたリクエストに基づいて該記憶装置に対するデータの書き込み及び読み出しの制御を行うメモリ制御回路と、を有して構成される。
【００１０】
そして、前記記憶装置は、電力消費を抑える省電力モードおよび通常動作を行う通常動作モードの２つの動作モードを有しており、前記メモリ制御回路は、前記記憶装置に格納されているデータを保持するリフレッシュ処理を行わせるためのリフレッシュ命令を、所定の間隔で発生させ、該記憶装置に出力し、前記記憶装置が通常動作モードの際に、前記入出力制御回路、前記中央処理装置および前記画像処理回路から前記記憶装置に対するリクエスト又はリフレッシュ命令の発生してからの時間を計測し、該計測した時間が所定時間を経過した場合に、前記記憶装置を通常動作モードから省電力モードに切り換える。
【００１１】
このように、本発明の一態様によれば、前記記憶装置の通常動作モードから省電力モードへの移行を、メモリ制御回路が前記記憶装置に対するリクエストまたはリフレッシュ命令の発生してからの時間を計測して、該時間が所定時間を経過した場合に行っている（なお、所定時間経過する前に、リクエスト又はリフレッシュが発生した場合には、再度、その発生からの時間が計測される）。すなわち、本発明の一態様によれば、記憶装置の通常モードから省電力モードへの移行をハードウェア処理（メモリ制御回路）により行っている。そのため、ソフトウェアで行う従来の処理と比較して、頻繁に省電力モードに移行することが可能となり（クロック単位で省電力モードに移行させることが可能）、大きな省電力効果を得ることができる。
【００１２】
また、前記メモリ制御回路は、前記記憶装置が省電力モードの際に、前記入出力制御回路、前記中央処理装置および前記画像処理回路から前記記憶装置に対するリクエストを受け付けた場合、または前記リフレッシュ命令を発生させた場合に、前記記憶装置を省電力モードから通常動作モードに切り換える手段を有することとしてもよい。このように、本発明の一態様によれば、省電力モードから通常動作モードへの復帰についても、ハードウェア処理（メモリ制御回路）により行っている。そのため、ソフトウェに比べて早く、通常動作モードに復帰させることが可能となり、プリンタのパフォーマンスに影響を与えることがない（ソフトウェア処理により通常動作モードに復帰する場合、復帰するために長時間かかり、例えば、ホストが送信した画像作成用データを取りこぼす場合がある）。また、本一態様によれば、前記記憶装置の動作モード移行の制御をハードウェア処理（メモリ制御回路）で行っているため、中央処理装置への負荷を軽減することが出来る。
【００１３】
また、プリンタコントローラに、前記メモリ制御回路を設定するための設定プログラムが格納されているＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）装置を設け、前記メモリ制御回路は、前記記憶装置を通常動作モードから省電力モードに切り換える所定時間の設定を前記中央処理装置から受け付け、前記中央処理装置は、前記ＲＯＭ装置から読み出した設定プログラムを実行して、前記メモリ制御回路に前記所定時間の設定を行うこととしてもよい。このように、本一態様によれば、プリンタコントローラの動作モードを制御するためのしきい値である「所定時間」の値を自由に設定することができる。したがって、本一態様が適用されるプリンタコントローラは、省電力を重視するプリンタにも、また、印刷処理のパフォーマンスを重視するプリンタにも的確に対応することが出来る（適用するプリンタの機能、目的に応じてプリンタコントローラの上記「所定時間」を動的に設定できるため）。
【００１４】
このように、本発明によれば、プリンタのパフォーマンスに影響を与えることなくプリンタの消費電力の低減を図ることができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【００１６】
最初に、本発明の実施形態の概略構成を説明する。図１は、本発明の実施形態が適用されたプリンタコントローラの構成を説明するためのブロック図である。図示するように、プリンタコントローラ９は、メモリ制御回路１と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２と、ＣＰＵ（中央処理装置）３と、画像制御回路４と、Ｉ／Ｏ制御回路５と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）６と、を有する。
【００１７】
そして、ＣＰＵ３とメモリ制御回路１とはＣＰＵバス１０を介して接続され、メモリ制御回路１とＲＡＭ２とはメモリバス１２を介して接続され、メモリ制御回路１とＲＯＭ６とはメモリバス１１を介して接続されている。また、メモリ制御回路１とＩ／Ｏ制御回路５とはＩ／Ｏバス１３を介して接続され、メモリ制御回路１と画像処理回路４とは画像処理バス１４を介して接続されている。
【００１８】
Ｉ／Ｏ制御回路５は、複数種（例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、パラレルインタフェース、ネットワークインタフェース等）の外部インタフェース８に接続可能に構成されており、外部インタフェース８を介して、ホスト（図示せず）等と行うデータの送受信を制御する（例えば、Ｉ／Ｏ制御回路５は、外部インタフェース８を介してホストに接続される）。また、ホストは、ワードプロセッサ等のアプリケーションプログラムによって作成されたドキュメントを、プリンタが解釈可能な画像作成用データに変換した後、外部インタフェース８を介してＩ／Ｏ制御回路５に送信する。
【００１９】
画像処理回路４は、印刷処理を実行する印刷エンジン７に接続される。印刷エンジン７は、レーザプリンタであれば、レーザ照射機構、感光体ドラム、紙送り機構等により構成される。
【００２０】
また、本実施形態では、メモリ制御回路１、画像制御回路４およびＩ／Ｏ制御回路５は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）で構成されているものとする。
【００２１】
ＣＰＵ３は、プリンタコントローラ９についての各種の処理（例えば、ホストコンピュータから送信された画像作成用データから画像データを生成しＲＡＭ２に展開する処理）を行う中央処理装置である。
【００２２】
ＲＡＭ２は、例えば、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）により構成され、ＣＰＵ３が展開した画像データ等をいったん格納する領域を備えている。また、ＲＡＭ２は、データの読み出し処理（以下において「リード」という）、データの書き込み処理（以下において「ライト」という）およびＲＡＭ２に格納されているデータを保持するためのリフレッシュ処理を行うための通常動作モードと、ＲＡＭ２の消費電力を軽減するための省電力モードとを有している。この省電力モードでは、リード、ライトおよびリフレッシュ処理のいずれの処理も行うことは出来ない。
【００２３】
そして、ＲＡＭ２は、メモリ制御回路１から「Ｌｏｗ」のクロックイネーブル信号を受信している場合、省電力モードで動作するように構成されている。一方、ＲＡＭ２は、メモリ制御回路１から「Ｈｉｇｈ」のクロックイネーブル信号を受信している場合に、通常動作モードで動作するように構成されている。
【００２４】
ＲＯＭ６は、プリンタコントローラ９を制御するためのプログラム、フォントデータ等を格納する不揮発性メモリで構成されている。また、ＲＯＭ６には、プリンタコントローラ９の構成回路の各種設定（例えば、後述する「リフレッシュ時間」の設定等）を行うための設定プログラムが格納されている。
【００２５】
画像処理回路４は、内部バッファを備えており、ＲＡＭ２に格納された画像データを読み込んで印刷データに変換する処理等を行う。
【００２６】
メモリ制御回路１は、ＲＡＭ２へのアクセスする際のアドレス変換処理、リード命令およびライト命令の生成処理、バスの制御等を行う。また、メモリ制御回路１は、内部にタイマを有しており、内部タイマを計測して所定時間が経過した場合に、リフレッシュリクエストを発生させて、ＲＡＭ２に対して、リフレッシュコマンドを出力する（リフレッシュリクエストを発生させるために時間は予め、ソフトウェアでメモリ制御回路１の内部に設定できる）。
【００２７】
また、メモリ制御回路１は、ＣＰＵ３、画像処理回路４、Ｉ／Ｏ制御回路５の３つのバスマスタからのリクエストを受け付けて、そのリクエストをＲＡＭ２に出力するように構成されている。すなわち、バスマスタ（ＣＰＵ３、Ｉ／Ｏ制御回路５、画像処理回路４）は、それぞれメモリ制御回路１に対して、ＲＡＭ２に対するリクエスト（リード命令又はライト命令）を行い、メモリ制御回路１を経由してＲＡＭ２に格納されているデータをリードし、または、ＲＡＭ２にデータをライトしている。
【００２８】
また、メモリ制御回路１は、３つのバスマスタからそれぞれ送られるリクエストを重ねて受け付けた場合に、受け付けたリクエストを調停して、１つのリクエストをＲＡＭ２に出力するように構成されている。
【００２９】
なお、本実施形態は、バスマスタが３種類（ＣＰＵ３、画像処理回路４、Ｉ／Ｏ制御回路５）である場合を例に説明しているが、特にこれに限定するものではない。例えば、アクセラレータ等の回路がバスマスタとして追加される構成としてもよい。また、画像制御回路４がメモリ制御回路１と一体化されて構成されていてもよい。
【００３０】
さらに、メモリ制御回路１は、上述したように、ＲＡＭ２が有する２つのモード（省電力モードと通常動作モードと）を切り替えるためのクロックイネーブル信号（「Ｈｉｇｈ」又は「Ｌｏｗ」）を択一的に選択してＲＡＭ２に出力するように構成されている。さらに、メモリ制御回路１は、バスマスタから送られるてくるリクエストおよびリフレッシュの発生の間隔を、内部タイマで計測し、所定時間内にリクエスト又はリフレッシュの発生がない場合には、「Ｌｏｗ」のクロックイネーブル信号を選択して出力する。また、メモリ制御回路１は、バスマスタからのリクエストを受け付けた場合には、「Ｈｉｇｈ」のクロックイネーブル信号を選択して出力する。また、メモリ制御回路１は、リフレッシュリクエストが発生した場合には、「Ｈｉｇｈ」のクロックイネーブル信号を選択して出力する（なお、ＲＡＭ２では、省電力モードの状態であっても格納されているデータを保持するためにリフレッシュが必要であり、その場合は、通常動作モードにＲＡＭ２を復帰させる必要がある）。
【００３１】
続いて、図１に示すＳ１〜Ｓ３（本図中では信号の流れを示す）を用いてプリンタコントローラ９の信号の流れの概略を説明する。
【００３２】
最初に、ＲＡＭ２にデータを格納するライト動作について、外部インタフェース８を介してホストからの画像作成用データを受信する場合を例に説明する。Ｉ／Ｏ制御回路５は、外部インタフェース８を介して画像作成用データを受信した場合、メモリ制御回路１に対して、リクエストと同時にアドレス信号、ライト命令およびライトデータをＩ／Ｏバス１３を介して出力する（Ｓ１）。そして、
上記リクエストを受け付けたメモリ制御回路１は、ＲＡＭ２に対して、アドレス、ライト命令およびライトデータを、メモリバス１２を介して出力し、ライトデータをＲＡＭ２に格納する（Ｓ３）。
【００３３】
次に、ＲＡＭ２からデータを読み出すリード動作を、ＣＰＵ３がＲＡＭ２に格納されている画像作成用データを読み出す場合を例に説明する。ＣＰＵ３は、メモリ制御回路１に対して、リクエストと同時にアドレス信号およびリード命令を、ＣＰＵバス１０を介して出力する（Ｓ２）。そして、上記リクエスト信号を受けたメモリ制御回路１は、ＲＡＭ２に対して、アドレス信号およびリード命令を、メモリバス１２を介して出力する。その後、ＲＡＭ２は、入力されたアドレス信号およびリード命令に基づいて、リードデータをメモリ制御回路１に出力する（Ｓ３）。メモリ制御回路１は、ＲＡＭ２が出力したリードデータを、ＣＰＵ３に出力する（Ｓ２）。
【００３４】
次に、ＲＡＭ２に対して行うリフレッシュコマンドの出力について説明する。メモリ制御回路１は、自身が有する内部タイマを計測して所定時間が経過した場合に、リフレッシュリクエストを発生させてリフレッシュコンマンドをＲＡＭ２に出力する（Ｓ３）。また、メモリ制御回路１は、バスマスタからのリクエストに対する処理を行っている最中に、リフレッシュリクエストが発生した場合には、該リクエスト処理が終了次第、リフレッシュコンマンドをＲＡＭ２に出力する。そして、リフレッシュコマンドを受けたＲＡＭ２はリフレッシュを行う。
【００３５】
続いて、メモリ制御回路１が行うＲＡＭ２の動作モード移行の制御について説明する。
【００３６】
図２は、メモリ制御回路１の内部構成を示すブロック図である。図示するように、メモリ制御回路１は、Ｉ／Ｏ制御回路バス制御部２１と、ＣＰＵバス制御部２２と、画像制御回路バス制御部２３と、内部レジスタ２４と、ＣＫＥ出力部２５と、ＲＡＭバス制御部２６と、を有している。
【００３７】
Ｉ／Ｏ制御回路バス制御部２１は、Ｉ／Ｏ制御回路５からのＲＡＭ２に対するリクエスト（Ｓ１）を受けてＲＡＭバス制御部２６に該リクエストを出力する。ＣＰＵバス制御部２２は、ＣＰＵ３からのＲＡＭ２に対するリクエスト（Ｓ２）を受けてＲＡＭバス制御部２６に該リクエストを出力する。また、画像処理回路バス制御部２３は、画像処理回路４からのＲＡＭ２に対するリクエスト（Ｓ４）を受けてＲＡＭバス制御部２６に該リクエストを出力する。
【００３８】
ＲＡＭバス制御部２６は、ＣＫＥ出力部２５が出力するクロックイネーブル信号（「Ｈｉｇｈ」又は「Ｌｏｗ」）の選択を指示する切替回路２７と、バスマスタ（ＣＰＵ３、画像処理回路４、Ｉ／Ｏ制御回路５）からのリクエストを調停して一つのバスマスタのリクエストを選択してＲＡＭ２に出力する選択回路２８と、予め定めた間隔（以下において「リフレッシュ間隔」という）でリフレッシュリクエストを発生させて、リフレッシュコマンドをＲＡＭ２に出力するリフレッシュ発生回路２９と、タイマ（図示せず）と、を有している。
【００３９】
選択回路２８は、バスマスタからのリクエストを受け付けた場合に、リクエストを受け付けたことを示すリクエスト受付信号（Ｓ５）を、切替回路２７に出力する。
【００４０】
リフレッシュ発生回路２９は、前記タイマを用いて時間計測を行い、予め定めた「リフレッシュ間隔」でリフレッシュリクエストを発生させ、リフレッシュコマンドを出力する（Ｓ３）。また、リフレッシュ発生回路２９は、リフレッシュリクエストを発生させた場合、リクエスト発生信号（Ｓ８）を切替回路２７に出力する。なお、「リフレッシュ間隔」は、ソフトウェア（ＣＰＵ３がメモリ６の格納されている設定プログラムをＲＡＭ２にロードして実行する）により切替回路２７内部に設定できるものとする。また、本実施形態では、「リフレッシュ間隔」の具体的な数字については特に限定しないが、数μ秒単位で設定することが可能である（例えば、１５００ｃｌｋ（１５μ秒））。
【００４１】
切替回路２７は、選択回路２８からリクエスト受付信号（Ｓ５）を受信した場合には、ＣＫＥ出力部２５に対して、「Ｈｉｇｈ」のクロックイネーブル信号の出力指示を示す信号を送信する（Ｓ６）。また、切替回路２７は、リフレッシュ回路２９から、リフレッシュ発生信号（Ｓ８）を受信した場合、ＣＫＥ出力部２５に対して、「Ｈｉｇｈ」のクロックイネーブル信号の出力指示を示す信号を送信する（Ｓ６）。
【００４２】
さらに、切替回路２７は、選択回路２８からリクエスト受付信号（Ｓ５）または、リフレッシュ発生信号（Ｓ８）を受信した場合には、次のリクエスト受付信号（Ｓ５）またはリフレッシュ発生信号（Ｓ８）を受信するまでの時間（以下において「リクエスト間隔」という）を計測する。なお、切替回路２７は、プリンタに電源投入された場合には、最初は、ＣＫＥ出力部２５に対して、「Ｈｉｇｈ」のクロックイネーブル信号の出力指示を示す信号を送信し（Ｓ６）、電源を投入したときから次のリクエスト発生信号（Ｓ５）又はおよびリフレッシュ発生信号（Ｓ８）を受信するまでの時間を計測する。
【００４３】
また、切替回路２７は、しきい値として予め設定した「省電力移行時間」を有しており、計測している「リクエスト間隔」が「省電力移行時間」を超えた場合には、ＣＫＥ出力部２５に対して、「Ｌｏｗ」のクロックイネーブル信号の出力指示を示す信号を送信する（Ｓ６）。なお、この「省電力移行時間」は、ソフトウェア（ＣＰＵ３がメモリ６の格納されている設定プログラムをＲＡＭ２にロードして実行する）により切替回路２７内部に設定できるものとする。また、本実施形態では、「省電力移行時間」の具体的な数字については特に限定しないが、１ｃｋｌ単位（１００ＭＨＺならば１０ｎｓ）で設定することが可能である（例えば、１０ｃｌｋで設定する）。
【００４４】
ＣＫＥ出力部２５は、「Ｈｉｇｈ」又は「Ｌｏｗ」のクロックイネーブル信号を生成してＲＡＭ２に出力する。また、ＣＫＥ出力部２５は、切替回路２７が出力する「Ｈｉｇｈ（又は「Ｌｏｗ」）」の「クロックイネーブル信号の出力指示を示す信号」に基づいて、「Ｈｉｇｈ（又は「Ｌｏｗ」）」のクロックイネーブル信号をＲＡＭ２に出力する。そして、ＲＡＭ２は、「Ｈｉｇｈ」のクロックイネーブル信号が入力されている場合には、通常動作モードで動作する。一方、ＲＡＭ２は、「Ｌｏｗ」クロックイネーブル信号が入力されている場合には、省電力モードとなる。
【００４５】
このように、本実施形態では、ソフトウェアの処理ではなく、切替回路２７が、リクエスト間隔を計測し、ＲＡＭ２の使用状況（ＲＡＭ２に対するリクエストが所定時間内に有るか否か）を検出している。すなわち、ハードウェア処理により、ＲＡＭ２の動作モードを制御しているため（１ｃｋｌ単位で動作モードを制御できるため）、きめ細かく頻繁に動作モードを制御することが出来る（ソフトウェアでは、上述したように、数ミリ秒単位での制御しかできない）。また、ＲＡＭ２の動作モードの制御を、ソフトウェアで判断することなく行っていることからＣＰＵ３への負荷を軽減することができる。
【００４６】
また、本実施形態では、ＲＡＭ２の動作モードを制御するための、「省電力移行時間」を自由に設定することができる。したがって、本実施形態が適用されるプリンタコントローラ９は、省電力を重視するプリンタにも、また、印刷処理のパフォーマンスを重視するプリンタにも的確に対応することが出来る。
【００４７】
続いて、本実施形態が適用されるプリンタコントローラ９のＲＡＭ２の動作モードの制御処理のフローについて説明する。
【００４８】
図３は、本実施形態が適用されるプリンタコントローラ９のＲＡＭ２の動作モードの制御処理のフローを説明するための図である。
【００４９】
最初に、プリンタに電源が投入されると（ステップ１）、ＣＰＵ３は、ＲＯＭ６に格納されている設定プログラムをＲＡＭ２にロードして、メモリ制御回路１の中の「リフレッシュ時間」および「省電力移行時間」の設定を行う。また、メモリ制御回路１は、電源が投入された場合、「Ｈｉｇｈ」のクロックイネーブル信号をＲＡＭ２に出力する（ステップ２）。
【００５０】
その後、メモリ制御回路１は、最初に電源が投入された場合には、電源が投入されてから最初のリクエスト（バスマスタからのリクエストの受信、またはメモリ制御回路１内でのリフレッシュリクエストの発生）までの「リクエスト間隔」を計測する。また、メモリ制御回路１は、リクエストが一度、発生した後においては、そのリクエストから、次のリクエスト（バスマスタからのリクエストの受信、またはメモリ制御回路１内でのリフレッシュリクエストの発生）までの「リクエスト間隔」を計測する。そして、計測している「リクエスト間隔」が「省電力移行時間」を超えたか否かを判断し、「省電力移行時間」を超えた場合には、ステップ４の処理に進む。一方、「省電力移行時間」を超える前にリクエストを受け付けた場合には、ステップ７の処理に進む（ステップ３）。
【００５１】
ステップ４では、メモリ制御回路１は、「Ｌｏｗ」のクロックイネーブル信号をＲＡＭ２に対して出力する。そして、「Ｌｏｗ」のクロックイネーブル信号を受信したＲＡＭ２は、省電力モードに移行する。
【００５２】
その後、メモリ制御回路１は、リクエスト（バスマスタからのリクエストの受信、またはメモリ制御回路１内でのリフレッシュリクエストの発生）の発生まで待機し、リクエストが発生した場合にはステップ６の処理に進む（ステップ５）。
【００５３】
ステップ６では、メモリ制御回路１は、「Ｈｉｇｈ」のクロックイネーブル信号をＲＡＭ２に出力する。そして、「Ｈｉｇｈ」のクロックイネーブル信号を受信したＲＡＭ２は、通常動作モードに入り、リクエストの応じた処理（リフレッシュ処理又はバスマスタからのリクエスト（リード又はライト）処理）を行う（ステップ７）。
【００５４】
そして、ステップ７の処理が終了した後、上記ステップ３からステップ７の処理を繰り返す。
【００５５】
このように、本発明のプリンタコントローラによれば、ＲＡＭ２へのアクセス要求がない場合の省電力モードへの移行を、ハードウェア処理（メモリ制御回路１）により行っている。そのため、ソフトウェアで行う処理と比較して、頻繁に省電力モードに移行することが可能となり（１ｃｌｋ単位で省電力モードに移行させることが可能）、大きな省電力効果を得ることができる。
【００５６】
また、本発明によれば、省電力モードから通常動作モードへの復帰についても、ハードウェア処理（メモリ制御回路１）により行っているため、ソフトウェによる処理に比べて早く復帰させることが可能となり、プリンタのパフォーマンスに大きな影響を与えることはない（ソフトウェアで判断した場合には、通常動作モードに復帰するのに時間がかかり、例えば、ホストが送信した画像作成用データを取りこぼす場合がある）。また、本実施形態のプリンタコントローラは、ＲＡＭ２の動作モードの制御にソフトウェアを用いていないことから、ＣＰＵの負荷を軽減することができる。また、本発明によれば、ＲＡＭ２の動作モードの移行処理にＣＰＵ３が介在していないため、例えば、プリンタコントローラに省電力モードを有するＣＰＵが使用されている場合であっても、ＣＰＵの動作モード依存することなく、ＲＡＭ２の動作モードを移行の制御をすることが出来る（例えば、従来のようにソフトウェアで処理する場合、ＣＰＵおよびＲＡＭを共に省電力モードから通常動作モードに復帰させる際には、ＣＰＵを通常動作モードに復帰させてから、ＲＡＭの動作モードの復帰の処理を行う必要があり、復帰時間が長くなる）。
【００５７】
さらに、本発明のプリンタコントローラ９は、ＲＡＭ２の動作モードを制御するためのしきい値である「省電力移行時間」を自由に設定することができる。したがって、本実施形態が適用されるプリンタコントローラ９は、省電力を重視するプリンタにも、また、印刷処理のパフォーマンスを重視するプリンタにも的確に対応することが出来る。
【００５８】
このように、本発明によれば、プリンタのパフォーマンスに影響を与えることなくプリンタの消費電力の低減を図ることができる。
【００５９】
なお、本発明は以上で説明した実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形が可能である。
【図面の簡単な説明】
【図１】本発明の実施形態のプリンタコントローラの構成の一例を示す図。
【図２】本発明の実施形態のメモリ制御回路の構成の一例を示す図。
【図３】プリンタコントローラが行うＲＡＭ２の動作モード制御のフロー図。
【符号の説明】
１…メモリ制御回路、２…ＲＡＭ、３…ＣＰＵ、４…画像処理回路、５…Ｉ／Ｏ制御回路、６…ＲＯＭ、７…印刷エンジン、８…外部Ｉ／Ｆ、９…プリンタコントローラ、１０…ＣＰＵバス、１１…メモリバス、１２…メモリバス、１３…Ｉ／Ｏバス、１４…画像処理バス、２１…Ｉ／Ｏ制御回路バス制御部、２２…ＣＰＵバス制御部、２３…画像制御回路バス制御部、２４…内部レジスタ、２５…ＣＫＥ出力部、２６…ＲＡＭバス制御部、２７…切替回路、２８…選択回路、２９…リフレッシュ回路
【発明の属する技術分野】
本発明は、ページプリンタのコントローラに関し、特に、ページプリンタのコントローラに適用されるＲＡＭの動作モードの制御方法に関する。
【０００２】
【従来の技術】
レーザプリンタ等のページプリンタ（以下において「プリンタ」という）は、ホストから送信される画像作成用データを受信し、該受信した画像作成用データを解釈して画像データを生成する。そして、プリンタは、この生成した画像データを内部のメモリ上に展開し、その展開した画像データを印刷可能な印刷データに変換して印刷エンジンに送信する。このような処理を実行するためにプリンタには、ＣＰＵ（中央処理装置）、メモリ制御回路、Ｉ／Ｏ制御回路、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）およびバス等から構成されるプリンタコントローラを搭載している。また、このプリンタコントローラの構成要素であるＲＡＭは、動作する際（データの読み出し処理、書き込み処理）に多く電力を消費するという問題を有している。そのため、ＲＡＭには、通常動作モードの他に、消費電力を少なくする省電力モードを備えているものがある。
【０００３】
従来、省電力モードを備えたＲＡＭを用いた情報処理装置には、省電力モードと通常動作モードとの移行制御を、ソフトウェアにより行っているものがある（例えば特許文献１）。
【０００４】
また、従来、プリンタにおいても、消費電力の低減を図るために、省電力モードを備えたＲＡＭが用いられているものがある。このプリンタでは、ソフトウェア（ＣＰＵがＲＯＭに格納されているプログラムに基づいて）が、ホストからの画像作成用データの送信が一定時間にない場合に、メモリ制御回路のレジスタに省電力モードに移行する命令を書き込む。そして、メモリ制御回路は、ＲＡＭを省電力モードに設定する。また、省電力モードから通常動作モードへの復帰は、ホストからの画像作成用データをＩ／Ｏ制御回路が受信した場合、Ｉ／Ｏ制御回路からＣＰＵに割り込みを発生させ、ソフトウェアがメモリ制御回路のレジスタに通常電力モードに移行する命令を書き込むことにより行う。
【特許文献１】
特開２００２−１４０１３８号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記の従来技術におけるＲＡＭの動作モードの制御は、以下のような問題を有している。第一に、上記従来技術では、ＲＡＭの通常動作モードから省電力モードへの移行を制御するために、ホストからの画像作成用データの送信が一定時間内にあるか否かをソフトウェアが計測している。そして、ソフトウェアでは、この一定時間の計測を数ミリ秒単位（ソフトウェアをクロック単位で制御することはできない）でしか行うことが出来ない。したがって、上記の従来技術では、頻繁に省電力モードに移行させることが出来ず、省電力の効果を十分に達成することができない。
【０００６】
第二に、上記従来技術では、省電力モードから通常動作モードへの復帰を、Ｉ／Ｏ制御回路からＣＰＵへの割り込みを発生させる方法により行っている。したがって、ＲＡＭの通常動作モードへの復帰に時間がかかりすぎるという問題を有している。そのため、Ｉ／Ｏ制御回路からＲＡＭへのＤＭＡ（Ｄｉｒｅｃｔ Ｍｅｍｏｒｙ Ａｃｃｅｓｓ）に間にあわず、ホストからの画像作成用データを取りこぼす場合がある。
【０００７】
また、プリンタには、省電力モードを備えたＣＰＵが用いられていることが多い。そして、省電力モードを備えたＣＰＵが用いられているプリンタにおいては、ＣＰＵ自身が省電力モードで待機中の場合には、上記に加えて、さらにＣＰＵの復帰時間も必要になる。そのため、この場合には、ＲＡＭの通常動作モードへの復帰時間は更に長くなる。なお、Ｉ／Ｏ制御回路の入力バッファの容量を増やすことで、ホストからの画像作成用データの取りこぼしを防ぐことも可能であるが、その場合には、コストが増加するという問題が発生する。
【０００８】
そこで、本発明の目的は、プリンタのパフォーマンスに影響を与えることなくプリンタの消費電力の低減を図ることを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明の一態様が適用されるプリンタコントローラは、画像作成用データを印刷エンジンで印刷可能な印刷データに変換するプリンタコントローラであって、外部から送信される画像作成用データを受け付ける入出力制御回路と、前記画像作成用データを画像データに変換する中央処理装置と、前記画像データを印刷データに変換する画像処理回路と、前記画像作成用データおよび前記画像データを格納する記憶装置と、前記入出力制御回路、前記中央処理装置および画像処理回路から前記記憶装置に対するリクエストを受付けて、該受け付けたリクエストに基づいて該記憶装置に対するデータの書き込み及び読み出しの制御を行うメモリ制御回路と、を有して構成される。
【００１０】
そして、前記記憶装置は、電力消費を抑える省電力モードおよび通常動作を行う通常動作モードの２つの動作モードを有しており、前記メモリ制御回路は、前記記憶装置に格納されているデータを保持するリフレッシュ処理を行わせるためのリフレッシュ命令を、所定の間隔で発生させ、該記憶装置に出力し、前記記憶装置が通常動作モードの際に、前記入出力制御回路、前記中央処理装置および前記画像処理回路から前記記憶装置に対するリクエスト又はリフレッシュ命令の発生してからの時間を計測し、該計測した時間が所定時間を経過した場合に、前記記憶装置を通常動作モードから省電力モードに切り換える。
【００１１】
このように、本発明の一態様によれば、前記記憶装置の通常動作モードから省電力モードへの移行を、メモリ制御回路が前記記憶装置に対するリクエストまたはリフレッシュ命令の発生してからの時間を計測して、該時間が所定時間を経過した場合に行っている（なお、所定時間経過する前に、リクエスト又はリフレッシュが発生した場合には、再度、その発生からの時間が計測される）。すなわち、本発明の一態様によれば、記憶装置の通常モードから省電力モードへの移行をハードウェア処理（メモリ制御回路）により行っている。そのため、ソフトウェアで行う従来の処理と比較して、頻繁に省電力モードに移行することが可能となり（クロック単位で省電力モードに移行させることが可能）、大きな省電力効果を得ることができる。
【００１２】
また、前記メモリ制御回路は、前記記憶装置が省電力モードの際に、前記入出力制御回路、前記中央処理装置および前記画像処理回路から前記記憶装置に対するリクエストを受け付けた場合、または前記リフレッシュ命令を発生させた場合に、前記記憶装置を省電力モードから通常動作モードに切り換える手段を有することとしてもよい。このように、本発明の一態様によれば、省電力モードから通常動作モードへの復帰についても、ハードウェア処理（メモリ制御回路）により行っている。そのため、ソフトウェに比べて早く、通常動作モードに復帰させることが可能となり、プリンタのパフォーマンスに影響を与えることがない（ソフトウェア処理により通常動作モードに復帰する場合、復帰するために長時間かかり、例えば、ホストが送信した画像作成用データを取りこぼす場合がある）。また、本一態様によれば、前記記憶装置の動作モード移行の制御をハードウェア処理（メモリ制御回路）で行っているため、中央処理装置への負荷を軽減することが出来る。
【００１３】
また、プリンタコントローラに、前記メモリ制御回路を設定するための設定プログラムが格納されているＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）装置を設け、前記メモリ制御回路は、前記記憶装置を通常動作モードから省電力モードに切り換える所定時間の設定を前記中央処理装置から受け付け、前記中央処理装置は、前記ＲＯＭ装置から読み出した設定プログラムを実行して、前記メモリ制御回路に前記所定時間の設定を行うこととしてもよい。このように、本一態様によれば、プリンタコントローラの動作モードを制御するためのしきい値である「所定時間」の値を自由に設定することができる。したがって、本一態様が適用されるプリンタコントローラは、省電力を重視するプリンタにも、また、印刷処理のパフォーマンスを重視するプリンタにも的確に対応することが出来る（適用するプリンタの機能、目的に応じてプリンタコントローラの上記「所定時間」を動的に設定できるため）。
【００１４】
このように、本発明によれば、プリンタのパフォーマンスに影響を与えることなくプリンタの消費電力の低減を図ることができる。
【００１５】
【発明の実施の形態】
以下、本発明の実施形態について図面を用いて説明する。
【００１６】
最初に、本発明の実施形態の概略構成を説明する。図１は、本発明の実施形態が適用されたプリンタコントローラの構成を説明するためのブロック図である。図示するように、プリンタコントローラ９は、メモリ制御回路１と、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）２と、ＣＰＵ（中央処理装置）３と、画像制御回路４と、Ｉ／Ｏ制御回路５と、ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）６と、を有する。
【００１７】
そして、ＣＰＵ３とメモリ制御回路１とはＣＰＵバス１０を介して接続され、メモリ制御回路１とＲＡＭ２とはメモリバス１２を介して接続され、メモリ制御回路１とＲＯＭ６とはメモリバス１１を介して接続されている。また、メモリ制御回路１とＩ／Ｏ制御回路５とはＩ／Ｏバス１３を介して接続され、メモリ制御回路１と画像処理回路４とは画像処理バス１４を介して接続されている。
【００１８】
Ｉ／Ｏ制御回路５は、複数種（例えば、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、パラレルインタフェース、ネットワークインタフェース等）の外部インタフェース８に接続可能に構成されており、外部インタフェース８を介して、ホスト（図示せず）等と行うデータの送受信を制御する（例えば、Ｉ／Ｏ制御回路５は、外部インタフェース８を介してホストに接続される）。また、ホストは、ワードプロセッサ等のアプリケーションプログラムによって作成されたドキュメントを、プリンタが解釈可能な画像作成用データに変換した後、外部インタフェース８を介してＩ／Ｏ制御回路５に送信する。
【００１９】
画像処理回路４は、印刷処理を実行する印刷エンジン７に接続される。印刷エンジン７は、レーザプリンタであれば、レーザ照射機構、感光体ドラム、紙送り機構等により構成される。
【００２０】
また、本実施形態では、メモリ制御回路１、画像制御回路４およびＩ／Ｏ制御回路５は、ＡＳＩＣ（Ａｐｐｌｉｃａｔｉｏｎ Ｓｐｅｃｉｆｉｃ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）で構成されているものとする。
【００２１】
ＣＰＵ３は、プリンタコントローラ９についての各種の処理（例えば、ホストコンピュータから送信された画像作成用データから画像データを生成しＲＡＭ２に展開する処理）を行う中央処理装置である。
【００２２】
ＲＡＭ２は、例えば、ＳＤＲＡＭ（Ｓｙｎｃｈｒｏｎｏｕｓ ＤＲＡＭ）により構成され、ＣＰＵ３が展開した画像データ等をいったん格納する領域を備えている。また、ＲＡＭ２は、データの読み出し処理（以下において「リード」という）、データの書き込み処理（以下において「ライト」という）およびＲＡＭ２に格納されているデータを保持するためのリフレッシュ処理を行うための通常動作モードと、ＲＡＭ２の消費電力を軽減するための省電力モードとを有している。この省電力モードでは、リード、ライトおよびリフレッシュ処理のいずれの処理も行うことは出来ない。
【００２３】
そして、ＲＡＭ２は、メモリ制御回路１から「Ｌｏｗ」のクロックイネーブル信号を受信している場合、省電力モードで動作するように構成されている。一方、ＲＡＭ２は、メモリ制御回路１から「Ｈｉｇｈ」のクロックイネーブル信号を受信している場合に、通常動作モードで動作するように構成されている。
【００２４】
ＲＯＭ６は、プリンタコントローラ９を制御するためのプログラム、フォントデータ等を格納する不揮発性メモリで構成されている。また、ＲＯＭ６には、プリンタコントローラ９の構成回路の各種設定（例えば、後述する「リフレッシュ時間」の設定等）を行うための設定プログラムが格納されている。
【００２５】
画像処理回路４は、内部バッファを備えており、ＲＡＭ２に格納された画像データを読み込んで印刷データに変換する処理等を行う。
【００２６】
メモリ制御回路１は、ＲＡＭ２へのアクセスする際のアドレス変換処理、リード命令およびライト命令の生成処理、バスの制御等を行う。また、メモリ制御回路１は、内部にタイマを有しており、内部タイマを計測して所定時間が経過した場合に、リフレッシュリクエストを発生させて、ＲＡＭ２に対して、リフレッシュコマンドを出力する（リフレッシュリクエストを発生させるために時間は予め、ソフトウェアでメモリ制御回路１の内部に設定できる）。
【００２７】
また、メモリ制御回路１は、ＣＰＵ３、画像処理回路４、Ｉ／Ｏ制御回路５の３つのバスマスタからのリクエストを受け付けて、そのリクエストをＲＡＭ２に出力するように構成されている。すなわち、バスマスタ（ＣＰＵ３、Ｉ／Ｏ制御回路５、画像処理回路４）は、それぞれメモリ制御回路１に対して、ＲＡＭ２に対するリクエスト（リード命令又はライト命令）を行い、メモリ制御回路１を経由してＲＡＭ２に格納されているデータをリードし、または、ＲＡＭ２にデータをライトしている。
【００２８】
また、メモリ制御回路１は、３つのバスマスタからそれぞれ送られるリクエストを重ねて受け付けた場合に、受け付けたリクエストを調停して、１つのリクエストをＲＡＭ２に出力するように構成されている。
【００２９】
なお、本実施形態は、バスマスタが３種類（ＣＰＵ３、画像処理回路４、Ｉ／Ｏ制御回路５）である場合を例に説明しているが、特にこれに限定するものではない。例えば、アクセラレータ等の回路がバスマスタとして追加される構成としてもよい。また、画像制御回路４がメモリ制御回路１と一体化されて構成されていてもよい。
【００３０】
さらに、メモリ制御回路１は、上述したように、ＲＡＭ２が有する２つのモード（省電力モードと通常動作モードと）を切り替えるためのクロックイネーブル信号（「Ｈｉｇｈ」又は「Ｌｏｗ」）を択一的に選択してＲＡＭ２に出力するように構成されている。さらに、メモリ制御回路１は、バスマスタから送られるてくるリクエストおよびリフレッシュの発生の間隔を、内部タイマで計測し、所定時間内にリクエスト又はリフレッシュの発生がない場合には、「Ｌｏｗ」のクロックイネーブル信号を選択して出力する。また、メモリ制御回路１は、バスマスタからのリクエストを受け付けた場合には、「Ｈｉｇｈ」のクロックイネーブル信号を選択して出力する。また、メモリ制御回路１は、リフレッシュリクエストが発生した場合には、「Ｈｉｇｈ」のクロックイネーブル信号を選択して出力する（なお、ＲＡＭ２では、省電力モードの状態であっても格納されているデータを保持するためにリフレッシュが必要であり、その場合は、通常動作モードにＲＡＭ２を復帰させる必要がある）。
【００３１】
続いて、図１に示すＳ１〜Ｓ３（本図中では信号の流れを示す）を用いてプリンタコントローラ９の信号の流れの概略を説明する。
【００３２】
最初に、ＲＡＭ２にデータを格納するライト動作について、外部インタフェース８を介してホストからの画像作成用データを受信する場合を例に説明する。Ｉ／Ｏ制御回路５は、外部インタフェース８を介して画像作成用データを受信した場合、メモリ制御回路１に対して、リクエストと同時にアドレス信号、ライト命令およびライトデータをＩ／Ｏバス１３を介して出力する（Ｓ１）。そして、
上記リクエストを受け付けたメモリ制御回路１は、ＲＡＭ２に対して、アドレス、ライト命令およびライトデータを、メモリバス１２を介して出力し、ライトデータをＲＡＭ２に格納する（Ｓ３）。
【００３３】
次に、ＲＡＭ２からデータを読み出すリード動作を、ＣＰＵ３がＲＡＭ２に格納されている画像作成用データを読み出す場合を例に説明する。ＣＰＵ３は、メモリ制御回路１に対して、リクエストと同時にアドレス信号およびリード命令を、ＣＰＵバス１０を介して出力する（Ｓ２）。そして、上記リクエスト信号を受けたメモリ制御回路１は、ＲＡＭ２に対して、アドレス信号およびリード命令を、メモリバス１２を介して出力する。その後、ＲＡＭ２は、入力されたアドレス信号およびリード命令に基づいて、リードデータをメモリ制御回路１に出力する（Ｓ３）。メモリ制御回路１は、ＲＡＭ２が出力したリードデータを、ＣＰＵ３に出力する（Ｓ２）。
【００３４】
次に、ＲＡＭ２に対して行うリフレッシュコマンドの出力について説明する。メモリ制御回路１は、自身が有する内部タイマを計測して所定時間が経過した場合に、リフレッシュリクエストを発生させてリフレッシュコンマンドをＲＡＭ２に出力する（Ｓ３）。また、メモリ制御回路１は、バスマスタからのリクエストに対する処理を行っている最中に、リフレッシュリクエストが発生した場合には、該リクエスト処理が終了次第、リフレッシュコンマンドをＲＡＭ２に出力する。そして、リフレッシュコマンドを受けたＲＡＭ２はリフレッシュを行う。
【００３５】
続いて、メモリ制御回路１が行うＲＡＭ２の動作モード移行の制御について説明する。
【００３６】
図２は、メモリ制御回路１の内部構成を示すブロック図である。図示するように、メモリ制御回路１は、Ｉ／Ｏ制御回路バス制御部２１と、ＣＰＵバス制御部２２と、画像制御回路バス制御部２３と、内部レジスタ２４と、ＣＫＥ出力部２５と、ＲＡＭバス制御部２６と、を有している。
【００３７】
Ｉ／Ｏ制御回路バス制御部２１は、Ｉ／Ｏ制御回路５からのＲＡＭ２に対するリクエスト（Ｓ１）を受けてＲＡＭバス制御部２６に該リクエストを出力する。ＣＰＵバス制御部２２は、ＣＰＵ３からのＲＡＭ２に対するリクエスト（Ｓ２）を受けてＲＡＭバス制御部２６に該リクエストを出力する。また、画像処理回路バス制御部２３は、画像処理回路４からのＲＡＭ２に対するリクエスト（Ｓ４）を受けてＲＡＭバス制御部２６に該リクエストを出力する。
【００３８】
ＲＡＭバス制御部２６は、ＣＫＥ出力部２５が出力するクロックイネーブル信号（「Ｈｉｇｈ」又は「Ｌｏｗ」）の選択を指示する切替回路２７と、バスマスタ（ＣＰＵ３、画像処理回路４、Ｉ／Ｏ制御回路５）からのリクエストを調停して一つのバスマスタのリクエストを選択してＲＡＭ２に出力する選択回路２８と、予め定めた間隔（以下において「リフレッシュ間隔」という）でリフレッシュリクエストを発生させて、リフレッシュコマンドをＲＡＭ２に出力するリフレッシュ発生回路２９と、タイマ（図示せず）と、を有している。
【００３９】
選択回路２８は、バスマスタからのリクエストを受け付けた場合に、リクエストを受け付けたことを示すリクエスト受付信号（Ｓ５）を、切替回路２７に出力する。
【００４０】
リフレッシュ発生回路２９は、前記タイマを用いて時間計測を行い、予め定めた「リフレッシュ間隔」でリフレッシュリクエストを発生させ、リフレッシュコマンドを出力する（Ｓ３）。また、リフレッシュ発生回路２９は、リフレッシュリクエストを発生させた場合、リクエスト発生信号（Ｓ８）を切替回路２７に出力する。なお、「リフレッシュ間隔」は、ソフトウェア（ＣＰＵ３がメモリ６の格納されている設定プログラムをＲＡＭ２にロードして実行する）により切替回路２７内部に設定できるものとする。また、本実施形態では、「リフレッシュ間隔」の具体的な数字については特に限定しないが、数μ秒単位で設定することが可能である（例えば、１５００ｃｌｋ（１５μ秒））。
【００４１】
切替回路２７は、選択回路２８からリクエスト受付信号（Ｓ５）を受信した場合には、ＣＫＥ出力部２５に対して、「Ｈｉｇｈ」のクロックイネーブル信号の出力指示を示す信号を送信する（Ｓ６）。また、切替回路２７は、リフレッシュ回路２９から、リフレッシュ発生信号（Ｓ８）を受信した場合、ＣＫＥ出力部２５に対して、「Ｈｉｇｈ」のクロックイネーブル信号の出力指示を示す信号を送信する（Ｓ６）。
【００４２】
さらに、切替回路２７は、選択回路２８からリクエスト受付信号（Ｓ５）または、リフレッシュ発生信号（Ｓ８）を受信した場合には、次のリクエスト受付信号（Ｓ５）またはリフレッシュ発生信号（Ｓ８）を受信するまでの時間（以下において「リクエスト間隔」という）を計測する。なお、切替回路２７は、プリンタに電源投入された場合には、最初は、ＣＫＥ出力部２５に対して、「Ｈｉｇｈ」のクロックイネーブル信号の出力指示を示す信号を送信し（Ｓ６）、電源を投入したときから次のリクエスト発生信号（Ｓ５）又はおよびリフレッシュ発生信号（Ｓ８）を受信するまでの時間を計測する。
【００４３】
また、切替回路２７は、しきい値として予め設定した「省電力移行時間」を有しており、計測している「リクエスト間隔」が「省電力移行時間」を超えた場合には、ＣＫＥ出力部２５に対して、「Ｌｏｗ」のクロックイネーブル信号の出力指示を示す信号を送信する（Ｓ６）。なお、この「省電力移行時間」は、ソフトウェア（ＣＰＵ３がメモリ６の格納されている設定プログラムをＲＡＭ２にロードして実行する）により切替回路２７内部に設定できるものとする。また、本実施形態では、「省電力移行時間」の具体的な数字については特に限定しないが、１ｃｋｌ単位（１００ＭＨＺならば１０ｎｓ）で設定することが可能である（例えば、１０ｃｌｋで設定する）。
【００４４】
ＣＫＥ出力部２５は、「Ｈｉｇｈ」又は「Ｌｏｗ」のクロックイネーブル信号を生成してＲＡＭ２に出力する。また、ＣＫＥ出力部２５は、切替回路２７が出力する「Ｈｉｇｈ（又は「Ｌｏｗ」）」の「クロックイネーブル信号の出力指示を示す信号」に基づいて、「Ｈｉｇｈ（又は「Ｌｏｗ」）」のクロックイネーブル信号をＲＡＭ２に出力する。そして、ＲＡＭ２は、「Ｈｉｇｈ」のクロックイネーブル信号が入力されている場合には、通常動作モードで動作する。一方、ＲＡＭ２は、「Ｌｏｗ」クロックイネーブル信号が入力されている場合には、省電力モードとなる。
【００４５】
このように、本実施形態では、ソフトウェアの処理ではなく、切替回路２７が、リクエスト間隔を計測し、ＲＡＭ２の使用状況（ＲＡＭ２に対するリクエストが所定時間内に有るか否か）を検出している。すなわち、ハードウェア処理により、ＲＡＭ２の動作モードを制御しているため（１ｃｋｌ単位で動作モードを制御できるため）、きめ細かく頻繁に動作モードを制御することが出来る（ソフトウェアでは、上述したように、数ミリ秒単位での制御しかできない）。また、ＲＡＭ２の動作モードの制御を、ソフトウェアで判断することなく行っていることからＣＰＵ３への負荷を軽減することができる。
【００４６】
また、本実施形態では、ＲＡＭ２の動作モードを制御するための、「省電力移行時間」を自由に設定することができる。したがって、本実施形態が適用されるプリンタコントローラ９は、省電力を重視するプリンタにも、また、印刷処理のパフォーマンスを重視するプリンタにも的確に対応することが出来る。
【００４７】
続いて、本実施形態が適用されるプリンタコントローラ９のＲＡＭ２の動作モードの制御処理のフローについて説明する。
【００４８】
図３は、本実施形態が適用されるプリンタコントローラ９のＲＡＭ２の動作モードの制御処理のフローを説明するための図である。
【００４９】
最初に、プリンタに電源が投入されると（ステップ１）、ＣＰＵ３は、ＲＯＭ６に格納されている設定プログラムをＲＡＭ２にロードして、メモリ制御回路１の中の「リフレッシュ時間」および「省電力移行時間」の設定を行う。また、メモリ制御回路１は、電源が投入された場合、「Ｈｉｇｈ」のクロックイネーブル信号をＲＡＭ２に出力する（ステップ２）。
【００５０】
その後、メモリ制御回路１は、最初に電源が投入された場合には、電源が投入されてから最初のリクエスト（バスマスタからのリクエストの受信、またはメモリ制御回路１内でのリフレッシュリクエストの発生）までの「リクエスト間隔」を計測する。また、メモリ制御回路１は、リクエストが一度、発生した後においては、そのリクエストから、次のリクエスト（バスマスタからのリクエストの受信、またはメモリ制御回路１内でのリフレッシュリクエストの発生）までの「リクエスト間隔」を計測する。そして、計測している「リクエスト間隔」が「省電力移行時間」を超えたか否かを判断し、「省電力移行時間」を超えた場合には、ステップ４の処理に進む。一方、「省電力移行時間」を超える前にリクエストを受け付けた場合には、ステップ７の処理に進む（ステップ３）。
【００５１】
ステップ４では、メモリ制御回路１は、「Ｌｏｗ」のクロックイネーブル信号をＲＡＭ２に対して出力する。そして、「Ｌｏｗ」のクロックイネーブル信号を受信したＲＡＭ２は、省電力モードに移行する。
【００５２】
その後、メモリ制御回路１は、リクエスト（バスマスタからのリクエストの受信、またはメモリ制御回路１内でのリフレッシュリクエストの発生）の発生まで待機し、リクエストが発生した場合にはステップ６の処理に進む（ステップ５）。
【００５３】
ステップ６では、メモリ制御回路１は、「Ｈｉｇｈ」のクロックイネーブル信号をＲＡＭ２に出力する。そして、「Ｈｉｇｈ」のクロックイネーブル信号を受信したＲＡＭ２は、通常動作モードに入り、リクエストの応じた処理（リフレッシュ処理又はバスマスタからのリクエスト（リード又はライト）処理）を行う（ステップ７）。
【００５４】
そして、ステップ７の処理が終了した後、上記ステップ３からステップ７の処理を繰り返す。
【００５５】
このように、本発明のプリンタコントローラによれば、ＲＡＭ２へのアクセス要求がない場合の省電力モードへの移行を、ハードウェア処理（メモリ制御回路１）により行っている。そのため、ソフトウェアで行う処理と比較して、頻繁に省電力モードに移行することが可能となり（１ｃｌｋ単位で省電力モードに移行させることが可能）、大きな省電力効果を得ることができる。
【００５６】
また、本発明によれば、省電力モードから通常動作モードへの復帰についても、ハードウェア処理（メモリ制御回路１）により行っているため、ソフトウェによる処理に比べて早く復帰させることが可能となり、プリンタのパフォーマンスに大きな影響を与えることはない（ソフトウェアで判断した場合には、通常動作モードに復帰するのに時間がかかり、例えば、ホストが送信した画像作成用データを取りこぼす場合がある）。また、本実施形態のプリンタコントローラは、ＲＡＭ２の動作モードの制御にソフトウェアを用いていないことから、ＣＰＵの負荷を軽減することができる。また、本発明によれば、ＲＡＭ２の動作モードの移行処理にＣＰＵ３が介在していないため、例えば、プリンタコントローラに省電力モードを有するＣＰＵが使用されている場合であっても、ＣＰＵの動作モード依存することなく、ＲＡＭ２の動作モードを移行の制御をすることが出来る（例えば、従来のようにソフトウェアで処理する場合、ＣＰＵおよびＲＡＭを共に省電力モードから通常動作モードに復帰させる際には、ＣＰＵを通常動作モードに復帰させてから、ＲＡＭの動作モードの復帰の処理を行う必要があり、復帰時間が長くなる）。
【００５７】
さらに、本発明のプリンタコントローラ９は、ＲＡＭ２の動作モードを制御するためのしきい値である「省電力移行時間」を自由に設定することができる。したがって、本実施形態が適用されるプリンタコントローラ９は、省電力を重視するプリンタにも、また、印刷処理のパフォーマンスを重視するプリンタにも的確に対応することが出来る。
【００５８】
このように、本発明によれば、プリンタのパフォーマンスに影響を与えることなくプリンタの消費電力の低減を図ることができる。
【００５９】
なお、本発明は以上で説明した実施形態に限定されるものではなく、本発明の要旨の範囲内において種々の変形が可能である。
【図面の簡単な説明】
【図１】本発明の実施形態のプリンタコントローラの構成の一例を示す図。
【図２】本発明の実施形態のメモリ制御回路の構成の一例を示す図。
【図３】プリンタコントローラが行うＲＡＭ２の動作モード制御のフロー図。
【符号の説明】
１…メモリ制御回路、２…ＲＡＭ、３…ＣＰＵ、４…画像処理回路、５…Ｉ／Ｏ制御回路、６…ＲＯＭ、７…印刷エンジン、８…外部Ｉ／Ｆ、９…プリンタコントローラ、１０…ＣＰＵバス、１１…メモリバス、１２…メモリバス、１３…Ｉ／Ｏバス、１４…画像処理バス、２１…Ｉ／Ｏ制御回路バス制御部、２２…ＣＰＵバス制御部、２３…画像制御回路バス制御部、２４…内部レジスタ、２５…ＣＫＥ出力部、２６…ＲＡＭバス制御部、２７…切替回路、２８…選択回路、２９…リフレッシュ回路
Claims (8)
- 中央処理装置、入出力制御回路および画像処理回路から、電力消費を抑える省電力モードおよび通常動作を行う通常動作モードの２つの動作モードを有する記憶装置に対するリクエストを受付けて、該受け付けたリクエストに基づいて該記憶装置に対するデータの書き込み及び読み出しの制御を行うメモリ制御回路において、
前記記憶装置に格納されているデータを保持するリフレッシュ処理を行わせるためのリフレッシュ命令を、所定の間隔で発生させ、該記憶装置に出力する手段と、
前記記憶装置が通常動作モードの場合に、前記入出力制御回路、前記中央処理装置および前記画像処理回路から前記記憶装置に対するリクエスト又はリフレッシュ命令が発生してからの時間を計測する手段と、
前記計測した時間が所定時間を経過した場合、前記記憶装置を通常動作モードから省電力モードに切り換える手段と、を有することを特徴とするメモリ制御回路。 - 請求項１に記載のメモリ制御回路であって、
前記記憶装置が省電力モードの際に、前記入出力制御回路、前記中央処理装置および前記画像処理回路から前記記憶装置に対するリクエストを受け付けた場合、または前記リフレッシュ命令を発生させた場合に、前記記憶装置を省電力モードから通常動作モードに切り換える手段を有することを特徴とするメモリ制御回路。 - 画像作成用データを印刷エンジンで印刷可能な印刷データに変換するプリンタコントローラであって、
外部から送信される画像作成用データを受け付ける入出力制御回路と、
前記画像作成用データを画像データに変換する中央処理装置と、
前記画像データを印刷データに変換する画像処理回路と、
前記画像作成用データおよび前記画像データを格納する記憶装置と、
前記入出力制御回路、前記中央処理装置および画像処理回路から前記記憶装置に対するリクエストを受付けて、該受け付けたリクエストに基づいて該記憶装置に対するデータの書き込み及び読み出しの制御を行うメモリ制御回路と、を有し、
前記記憶装置は、電力消費を抑える省電力モードおよび通常動作を行う通常動作モードの２つの動作モードを有しており、
前記メモリ制御回路は、
前記記憶装置に格納されているデータを保持するリフレッシュ処理を行わせるためのリフレッシュ命令を、所定の間隔で発生させ、該記憶装置に出力し、
前記記憶装置が通常動作モードの際に、前記入出力制御回路、前記中央処理装置および前記画像処理回路から前記記憶装置に対するリクエスト又はリフレッシュ命令の発生してからの時間を計測し、該計測した時間が所定時間を経過した場合に、前記記憶装置を通常動作モードから省電力モードに切り換えることを特徴とするプリンタコントローラ。 - 請求項３に記載のプリンタコントローラであって、
前記メモリ制御回路は、前記記憶装置が省電力モードの際に、前記入出力制御回路、前記中央処理装置および前記画像処理回路から前記記憶装置に対するリクエストを受け付けた場合、または前記リフレッシュ命令を発生させた場合に、前記記憶装置を省電力モードから通常動作モードに切り換えることを特徴とするプリンタコントローラ。 - 請求項３または４に記載のプリンタコントローラであって、
前記メモリ制御回路を設定するための設定プログラムが格納されているＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）装置を有しており、
前記メモリ制御回路は、前記記憶装置を通常動作モードから省電力モードに切り換える所定時間の設定を前記中央処理装置から受け付け、
前記中央処理装置は、前記ＲＯＭ装置から読み出した設定プログラムを実行して、前記メモリ制御回路に前記所定時間の設定を行うことを特徴とするプリンタコントローラ。 - 請求項３〜５のいずれか一項記載のプリンタコントローラを搭載したプリンタ。
- 通常動作モードおよび省電力モードの２つの動作モードの切り替えが可能な記憶装置を有するプリンタコントローラにおける該動作モードの制御方法であって、
前記プリンタコントローラは、外部から送信される画像作成用データを受け付ける入出力制御回路と、前記画像作成用データを画像データに変換する中央処理装置と、前記画像データを印刷データに変換する画像処理回路と、前記入出力制御回路、前記中央処理装置および画像処理回路から前記記憶装置に対するリクエストを受付けて、該受け付けたリクエストに基づいて該記憶装置に対するデータの書き込み及び読み出しの制御を行い、かつ前記憶装置に格納されているデータを保持するリフレッシュ処理を行わせるためのリフレッシュ命令を、所定の間隔で発生させ、該記憶装置に出力する処理を行うメモリ制御回路と、を有するものであって、
前記メモリ制御回路は、前記記憶装置が通常動作モードの場合に、前記入出力制御回路、前記中央処理装置および前記画像処理回路から前記記憶装置に対するリクエストまたはリフレッシュ命令の発生してからの時間を計測する処理を実行し、該計測した時間が所定時間を経過した場合に、前記記憶装置を通常動作モードから省電力モードに切り換える処理を実行することを特徴とする方法。 - 請求項７に記載の方法であって、
前記メモリ制御回路は、前記記憶装置が省電力モードの際に、前記入出力制御回路、前記中央処理装置および前記画像処理回路から前記記憶装置に対するリクエストを受け付けた場合、または前記リフレッシュ命令を発生させた場合に、前記記憶装置を省電力モードから通常動作モードに切り換える処理を実行することを特徴とする方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075609A JP2004287530A (ja) | 2003-03-19 | 2003-03-19 | メモリ制御回路、プリンタのコントローラ、動作モードを切り替えが可能な記憶装置を有するプリンタコントローラにおける該動作モード制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003075609A JP2004287530A (ja) | 2003-03-19 | 2003-03-19 | メモリ制御回路、プリンタのコントローラ、動作モードを切り替えが可能な記憶装置を有するプリンタコントローラにおける該動作モード制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004287530A true JP2004287530A (ja) | 2004-10-14 |
Family
ID=33290884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003075609A Withdrawn JP2004287530A (ja) | 2003-03-19 | 2003-03-19 | メモリ制御回路、プリンタのコントローラ、動作モードを切り替えが可能な記憶装置を有するプリンタコントローラにおける該動作モード制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004287530A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012116138A (ja) * | 2010-12-02 | 2012-06-21 | Fuji Xerox Co Ltd | 制御装置、制御プログラム、画像形成装置 |
| CN110641166A (zh) * | 2019-09-25 | 2020-01-03 | 深圳炜煌打印机有限公司 | 一种打印机控制电路及打印机 |
-
2003
- 2003-03-19 JP JP2003075609A patent/JP2004287530A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012116138A (ja) * | 2010-12-02 | 2012-06-21 | Fuji Xerox Co Ltd | 制御装置、制御プログラム、画像形成装置 |
| CN110641166A (zh) * | 2019-09-25 | 2020-01-03 | 深圳炜煌打印机有限公司 | 一种打印机控制电路及打印机 |
| CN110641166B (zh) * | 2019-09-25 | 2021-12-07 | 深圳炜煌打印机有限公司 | 一种打印机控制电路及打印机 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2007199841A (ja) | 電子機器のコントローラ、バス制御装置 | |
| JP5725695B2 (ja) | データ記憶装置、及びデータ記憶装置の制御方法 | |
| JP2010194811A (ja) | 印刷装置用コントローラーおよび印刷装置 | |
| JP2011098561A (ja) | 画像処理装置用コントローラー | |
| JP2011059937A (ja) | 電子機器 | |
| JP2011081553A (ja) | 情報処理装置及びその制御方法 | |
| JP5678784B2 (ja) | 回路、電子機器、及び印刷装置 | |
| JP2003242104A (ja) | バス制御方法及び情報処理装置 | |
| US20100332797A1 (en) | Information processing apparatus, control method for information processing apparatus, and program | |
| JP2006343946A (ja) | メモリアクセス制御装置及びコンピュータプログラム | |
| JP2004287530A (ja) | メモリ制御回路、プリンタのコントローラ、動作モードを切り替えが可能な記憶装置を有するプリンタコントローラにおける該動作モード制御方法 | |
| US8862911B2 (en) | Information processing apparatus, method for avoiding a time-out error | |
| US7457943B2 (en) | Controller, image processing apparatus, and method of controlling execution of program | |
| US10866771B2 (en) | Information processing apparatus and control method for information processing apparatus | |
| JP2006260092A (ja) | 情報処理装置またはデータ転送制御装置 | |
| JP5823097B2 (ja) | 電子回路、画像形成装置およびｄｄｒ−ｓｄｒａｍの初期化方法 | |
| US7535792B2 (en) | Data transmission control device, and data transmission control method | |
| JP2008217948A (ja) | Ｓｄｒａｍ制御回路及び情報処理装置 | |
| JP2008287312A (ja) | 画像形成装置 | |
| JP4736354B2 (ja) | コントローラ、画像処理装置およびプログラムの実行を制御する方法 | |
| JP2012133638A (ja) | 電子機器 | |
| JP4163487B2 (ja) | メモリ制御装置、画像形成装置及びメモリシステムの制御方法 | |
| JP2012221443A (ja) | コントローラー、電子機器、及び画像処理装置 | |
| JP5594127B2 (ja) | 電子機器、及び画像処理装置 | |
| JP4862395B2 (ja) | 情報処理装置及び情報処理装置の制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050106 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050106 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060912 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20070316 |