JP4163487B2

JP4163487B2 - メモリ制御装置、画像形成装置及びメモリシステムの制御方法

Info

Publication number: JP4163487B2
Application number: JP2002314859A
Authority: JP
Inventors: 忠義宮原
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2002-10-29
Filing date: 2002-10-29
Publication date: 2008-10-08
Anticipated expiration: 2022-10-29
Also published as: JP2004151877A

Description

【０００１】
【発明の属する技術分野】
この発明は、セルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリの動作を制御するメモリ制御装置、このようなメモリ制御装置を備えた画像形成装置及び、上記のようなメモリ制御装置にメモリシステムを制御させるメモリシステムの制御方法に関する。
【０００２】
【従来の技術】
従来から、各種電子機器における記憶手段として、様々なメモリが用いられている。そして、メモリに対するアクセス速度は電子機器の動作速度に大きな影響を及ぼすことから、高速にアクセス可能なメモリの開発が精力的に行われてきた。その結果、現在では例えばＳＤＲＡＭ（Synchronous Dynamic RAM）や、さらに高速にアクセスが可能なＤＤＲＳＤＲＡＭ（Double Data Rate SDRAM）が開発され、広く用いられるようになっている。
一方で、アクセスの高速化のためには、アクセスする側のメモリ制御装置の改良も重要である。このような改良の試みとしては、例えば特許文献１に記載のＳＤＲＡＭの制御装置が知られており、この装置においては、ＳＤＲＡＭで構成されるメモリシステムに対してセルフリフレッシュをＣＰＵを介することなく設定／解除できるようにすることにより、ＳＤＲＡＭに対する迅速なＤＭＡ（ダイレクト・メモリ・アクセス）転送を可能としている。
【０００３】
【特許文献１】
特開２００１−２０２７７７号公報
【０００４】
【発明が解決しようとする課題】
ところで、上述したＤＤＲＳＤＲＡＭは、高速にアクセス可能ではあるが、セルフリフレッシュの解除後２００クロックの間はリード不可であるという特性がある。従って、セルフリフレッシュ直後にリードアクセス要求があった場合には、その要求はリードが可能になるまで待たされることになり、この場合には高速なアクセスが行えないという問題があった。
この発明は、このような問題を解決し、ＤＤＲＳＤＲＡＭのようにセルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリを用いる場合でも、高速なＤＭＡ転送を可能にすることを目的とする。
【０００５】
【課題を解決するための手段】
上記の目的を達成するため、この発明のメモリ制御装置は、ダイレクト・メモリ・アクセス・コントローラと、そのダイレクト・メモリ・アクセス・コントローラと接続可能なメモリアービタと、セルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリを記憶手段とするメモリシステムの動作を制御するメモリ制御部とを設け、上記ダイレクト・メモリ・アクセス・コントローラに、上記メモリに対するリードアクセス要求を行う手段と、次回にアクセス要求を行う予定のアドレスと所定時間内に行うアクセス要求の予測回数とを上記メモリアービタに送信するアクセス予定送信手段とを設け、上記メモリアービタに、上記メモリに対するセルフリフレッシュ要求及び上記ダイレクト・メモリ・アクセス・コントローラからのそのメモリに対するリードアクセス要求を受け付けてこれらの要求に係る動作を上記メモリ制御部に実行させるメモリアービタであって、上記ダイレクト・メモリ・アクセス・コントローラの上記アクセス予定送信手段から送信された情報を参照して上記メモリのうち上記所定時間内にアクセス対象となり得るメモリ領域を予測する予測手段を設け、上記メモリ制御部に、一部のメモリ領域のみについてのセルフリフレッシュを上記メモリシステムに実行させる手段を設け、上記メモリアービタにさらに、上記セルフリフレッシュ要求を受け付けた場合、上記メモリのうち上記予測手段が予測した上記所定時間内にアクセス対象となるメモリ領域以外の領域について上記メモリシステムがセルフリフレッシュを実行するように、上記メモリ制御部に指示させる手段を設けたものである。
また、この発明の画像形成装置は、上記のようなメモリ制御装置を備えた画像形成装置である。
【０００６】
また、この発明のメモリシステムの制御方法は、ダイレクト・メモリ・アクセス・コントローラと、そのダイレクト・メモリ・アクセス・コントローラと接続可能なメモリアービタと、セルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリを記憶手段とするメモリシステムの動作を制御するメモリ制御部とを備えるメモリ制御装置に上記メモリシステムを制御させるメモリシステムの制御方法において、上記ダイレクト・メモリ・アクセス・コントローラに、上記メモリに対するリードアクセス要求を行う手順と、次回にアクセス要求を行う予定のアドレスと所定時間内に行うアクセス要求の予測回数とを上記メモリアービタに送信するアクセス予定送信手順とを実行させ、上記メモリアービタに、上記メモリに対するセルフリフレッシュ要求及び上記ダイレクト・メモリ・アクセス・コントローラからのそのメモリに対するリードアクセス要求を受け付けてこれらの要求に係る動作を上記メモリ制御部に実行させる手順と、上記ダイレクト・メモリ・アクセス・コントローラが実行する上記アクセス予定送信手順で送信された情報を参照して上記メモリのうち上記所定時間内にアクセス対象となり得るメモリ領域を予測する予測手順とを実行させ、上記メモリ制御部に、一部のメモリ領域のみについてのセルフリフレッシュを上記メモリシステムに実行させる手順を実行させ、上記メモリアービタにさらに、上記セルフリフレッシュ要求を受け付けた場合、上記メモリのうち上記予測手順で予測した上記所定時間内にアクセス対象となるメモリ領域以外の領域について上記メモリシステムがセルフリフレッシュを実行するように、上記メモリ制御部に指示させる手順を実行させるものである。
【０００８】
【発明の実施の形態】
以下、この発明のダイレクト・メモリ・アクセス・コントローラ（ＤＭＡＣ）、メモリアービタ及びこれらを設けたメモリ制御装置の好ましい実施の形態を図面を参照して説明する。図１はそのメモリ制御装置の構成を示すブロック図、図２はそのメモリ制御装置がメモリシステムにセルフリフレッシュの実行を要求する際のメモリアービタにおける処理を示すフローチャートである。
【０００９】
このメモリ制御装置１は、メモリシステム４０の動作を制御する装置であり、メモリシステム４０と接続する半導体集積回路として形成されている。また、メモリシステム４０は記憶手段としてＤＤＲＳＤＲＡＭからなるメモリユニット４１〜４５を備えている。そしてメモリ制御装置１は、セルフリフレッシュの解除後一定期間（ここでは２００クロックとする）はリードアクセス不可であるという特性を持つＤＤＲＳＤＲＡＭ等のメモリに対するセルフリフレッシュ要求を適切に行うことにより、セルフリフレッシュの解除後リード要求に即応できるようにした点が特徴である。
【００１０】
このようなメモリ制御装置１は、図１に示すように、リード・ダイレクト・メモリ・アクセス・コントローラ（リードＤＭＡＣ）１１〜１３，セルフリフレッシュ設定部１４，メモリアービタ２０，メモリ制御部３０を備えている。
リードＤＭＡＣ１１〜１３は、この発明のＤＭＡＣであり、図示を省略した通信コントローラやデータ処理ユニット等に接続され、これらのユニットからの要求に応じてメモリシステム４０を構成する各メモリユニット４１〜４５に記憶されているデータの読み出し要求であるリードアクセス要求を行うユニットである。この要求は、ＲＥＱ信号によってメモリアービタ２０に送信する。
また、セルフリフレッシュ設定部１４は、メモリシステム４０にセルフリフレッシュを行わせるか否かを設定する手段であり、メモリアービタに対してセルフリフレッシュの実行あるいは解除を要求する信号（ＲＥＱ）を送信する。
【００１１】
メモリアービタ２０は、この発明のメモリアービタであり、リードＤＭＡＣ１１〜１３からのメモリシステム４０へのバースト転送要求等のリードアクセス要求及びセルフリフレッシュ設定部１４からのメモリシステム４０へのセルフリフレッシュの実行あるいは解除の要求を受け付け、これらの要求を調停してその要求に係る動作を適当な優先順位でメモリ制御部３０に実行させるユニットである。この時、要求に係る動作を実行に移す場合には、要求元に対してＡＣＫ信号を送信してその旨を伝達する。
【００１２】
メモリ制御部３０は、メモリアービタ２０からの指示に従ってメモリシステム４０の動作を制御し、データの入出力やセルフリフレッシュ動作等を行わせるユニットである。なお、セルフリフレッシュ動作については、メモリシステム４０全体での一括実行だけでなく、メモリシステム４０のうち一部のメモリ領域のみについての実行も指示することができる。ここでは、メモリシステム４０を構成するメモリユニット４１〜４５の単位でセルフリフレッシュが可能であるとするが、さらに細かい単位で可能な構成にしてもよい。
【００１３】
このようなメモリ制御装置１において、リードＤＭＡＣ１１〜１３には、起動中の場合には、次回にアクセス要求を行う予定のアドレス（Next ADDR）と所定時間内に行うアクセス要求の予測回数（Estimated Cycle）とをメモリアービタ２０に送信するアクセス予定送信手段を設けている。ここで、所定時間は、メモリユニット４１〜４５を構成するＤＤＲＳＤＲＡＭにおける、セルフリフレッシュの解除後リードアクセスが可能になるまでの時間と同じ時間にするとよいが、これに限られるものではない。また、上記の予測回数は、所定時間内に自身からのアクセス要求があり得ると予測される回数である。
【００１４】
リードＤＭＡＣ１１〜１３における次回アクセス予定のアドレスはＤＭＡＣ自身が管理しているものであるのでこれをメモリアービタ２０に通知すればよく、また１回のアクセス要求が完了するまでの時間は通常一定であってこれを予め見積もっておくことができるので、所定時間をその１回のアクセス要求が完了するまでの時間で割ることにより、所定時間内に行うアクセス要求の予測回数を得ることができる。
リードＤＭＡＣ１１〜１３にこのようなアクセス予定送信手段を設けたことにより、メモリアービタ２０に対し、所定時間内にアクセスがあり得るメモリ領域を予測するための判断材料を提供することができる。
また、ここではリードＤＭＡＣを３つ設けているが、リードＤＭＡＣは少なくとも１つ設ければよい。
【００１５】
一方、メモリアービタ２０側では、リードＤＭＡＣ１１〜１３のアクセス予定送信手段から送信されてくる次回アクセス予定のアドレスや所定時間内に行うアクセス要求の予測回数の情報を参照し、メモリシステム４０のメモリ領域のうち、所定時間内にアクセスがあり得るメモリ領域を予測して認識する。例えば、次回アクセス予定アドレスからそのアドレスにアクセス要求の予測回数×１回のアクセス当たりの進行アドレス数を加算した最終アクセス予定アドレスまでのメモリ領域を、アクセスがあり得るメモリ領域とすることができる。
この予測を行うのが、予測手段であるアクセス対象メモリ領域予測部２１〜２３であり、対応するリードＤＭＡＣのアクセス予定送信手段から送信されてくる情報を参照してこの予測を行う。
【００１６】
なお、メモリ領域の予測は、メモリ制御部３０によってセルフリフレッシュの指示が可能な最小領域単位（ここではメモリユニット４１〜４５の単位）で行うとよいが、さらに細かい単位で行ってもよい。また、アクセス対象メモリ領域予測部は必ずしもリードＤＭＡＣをに対応させて設ける必要はなく、例えば１つのアクセス対象メモリ領域予測部で全てのリードＤＭＡＣからの情報を参照して予測を行うようにしてもよい。
メモリアービタ２０にこのような予測手段を設けたことにより、所定時間内にアクセスがあり得るメモリ領域を考慮して、メモリ制御部３０にセルフリフレッシュ要求に係る動作を実行させることができる。
【００１７】
そして、メモリアービタ２０がセルフリフレッシュ設定部１４からのセルフリフレッシュの実行要求を受け付け、これを実行に移す場合には、メモリシステム４０のうち、各アクセス対象メモリ領域予測部２１〜２３が予測した所定時間内にアクセスがあり得るメモリ領域以外のメモリ領域についてセルフリフレッシュを実行すべく、メモリ制御部３０にその旨を指示する。すなわち、アクセス対象メモリ領域予測部２１〜２３のいずれもが所定時間内にアクセスがないと予測しているメモリ領域のみについてのセルフリフレッシュの実行を指示する。
【００１８】
例えばメモリユニット４１に相当するメモリ領域については所定時間内にアクセスがあり得ると予測した場合、メモリユニット４２〜４５についてのみのセルフリフレッシュの実行を指示することになる。また、所定時間内にはどのメモリ領域についてもアクセスがないと予測した場合には全てのメモリ領域についてのセルフリフレッシュの実行を指示することになる。そして、メモリ制御部３０はこの指示に従って、メモリシステム４０に対し、全部又は一部のメモリ領域についてのセルフリフレッシュを実行するように指示する。
【００１９】
以上のようなメモリ制御装置１がメモリシステム４０にセルフリフレッシュを指示する際のメモリアービタ２０における処理を示したものが図２のフローチャートである。このフローチャートに示す処理は、ハードウェアによって実現してもソフトウェアによって実現してもよい。
メモリアービタ２０は、セルフリフレッシュ設定部１４からセルフリフレッシュの実行要求を受け付け、これを実行に移す場合に、図２のフローチャートに示す処理を開始する。
【００２０】
そして、まずステップＳ１で、起動中の各リードＤＭＡＣ１１〜１３から送信された、次回にアクセス要求を行う予定のアドレスと所定時間内に行うアクセス要求の予測回数のデータをそれぞれ対応するアクセス対象メモリ領域予測部２１〜２３に読み込む。その後、ステップＳ２で読み込んだアドレスと予測回数から、所定時間内に各ＤＭＡＣからアクセス要求があり得るメモリ領域を予測する。
そして、ステップＳ３で所定時間内にアクセスがあり得ると予測したメモリ領域以外に対するセルフリフレッシュを実行するようメモリ制御部３０に指示し、メモリ制御部３０がその指示に従ってメモリシステム４０に全部又は一部のメモリ領域についてのセルフリフレッシュを実行するように指示する。
【００２１】
このような処理を行うメモリ制御装置１によれば、セルフリフレッシュの要求があった場合でも、所定時間内にリードアクセスがあり得ると予測するメモリ領域についてはセルフリフレッシュを行わないようにすることができる。従って、セルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリを記憶手段とするメモリシステムを用いる場合でも、その一定期間内にリードアクセスがあり得るメモリ領域についてはセルフリフレッシュを行わないようにすれば、セルフリフレッシュ解除後にアクセス可能になるまでリードアクセス要求が待たされることがなくなり、高速なＤＭＡ転送が可能になる。一方で、アクセスがないと予測するメモリ領域についてはセルフリフレッシュを行って消費電力を低減することができる。
【００２２】
また、このようなメモリ制御装置１を搭載する装置としては、スキャナ等の画像読取装置、複写機，ＦＡＸ装置，プリンタ，デジタル複合機等の画像形成装置、その他のサーバ装置やデータ管理装置等の電子装置等が考えられる。そして、これらのうち、特に画像形成装置や画像読取装置においては、待機時に省電力モードに移行して消費電力を低減することが求められている。この場合には消費電力の低減のためセルフリフレッシュ動作が活用されるが、上述したメモリ制御装置１のような制御を行うことにより、省電力モードからの復帰時にセルフリフレッシュを解除した場合に、その後一定期間リードアクセス要求が待たされることがないので、省電力モードからの復帰に要する時間を短縮することができる。
なお、図１にはメモリ制御装置１の特徴について説明するための最低限の構成要素のみを示しており、メモリ制御装置１がこれら以外の構成要素、例えばライトＤＭＡＣ等を備えていてもよいことはもちろんである。また、セルフリフレッシュ設定部１４については、メモリ制御装置１の外部に設けてもよい。
【００２３】
【発明の効果】
以上説明してきたように、この発明によれば、ＤＤＲＳＤＲＡＭのようにセルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリを用いる場合でも、セルフリフレッシュ解除後にアクセス可能になるまでリードアクセス要求が待たされることがなくなり、高速なＤＭＡ転送が可能になる。
【図面の簡単な説明】
【図１】この発明の実施形態であるメモリ制御装置の構成を示すブロック図である。
【図２】そのメモリ制御装置がメモリシステムにセルフリフレッシュの実行を要求する際のメモリアービタにおける処理を示すフローチャートである。
【符号の説明】
１：メモリ制御装置１１〜１３：リードＤＭＡＣ
１４：セルフリフレッシュ設定部
２０：メモリアービタ
２１〜２３：アクセス対象メモリ領域予測部
３０：メモリ制御部４０：メモリシステム
４１〜４５：メモリユニット

Claims

ダイレクト・メモリ・アクセス・コントローラと、該ダイレクト・メモリ・アクセス・コントローラと接続可能なメモリアービタと、セルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリを記憶手段とするメモリシステムの動作を制御するメモリ制御部とを備え、
前記ダイレクト・メモリ・アクセス・コントローラは、前記メモリに対するリードアクセス要求を行う手段と、次回にアクセス要求を行う予定のアドレスと所定時間内に行うアクセス要求の予測回数とを前記メモリアービタに送信するアクセス予定送信手段とを有し、
前記メモリアービタは、前記メモリに対するセルフリフレッシュ要求及び前記ダイレクト・メモリ・アクセス・コントローラからの該メモリに対するリードアクセス要求を受け付けてこれらの要求に係る動作を前記メモリ制御部に実行させるメモリアービタであって、前記ダイレクト・メモリ・アクセス・コントローラの前記アクセス予定送信手段から送信された情報を参照して前記メモリのうち前記所定時間内にアクセス対象となり得るメモリ領域を予測する予測手段を有し、
前記メモリ制御部は、一部のメモリ領域のみについてのセルフリフレッシュを前記メモリシステムに実行させる手段を有し、
前記メモリアービタにさらに、前記セルフリフレッシュ要求を受け付けた場合、前記メモリのうち前記予測手段が予測した前記所定時間内にアクセス対象となるメモリ領域以外の領域について前記メモリシステムがセルフリフレッシュを実行するように、前記メモリ制御部に指示させる手段を設けたことを特徴とするメモリ制御装置。
請求項１に記載のメモリ制御装置を備えた画像形成装置。
ダイレクト・メモリ・アクセス・コントローラと、該ダイレクト・メモリ・アクセス・コントローラと接続可能なメモリアービタと、セルフリフレッシュ解除後の一定期間リードアクセスが不能になるメモリを記憶手段とするメモリシステムの動作を制御するメモリ制御部とを備えるメモリ制御装置に前記メモリシステムを制御させるメモリシステムの制御方法であって、
前記ダイレクト・メモリ・アクセス・コントローラに、前記メモリに対するリードアクセス要求を行う手順と、次回にアクセス要求を行う予定のアドレスと所定時間内に行うアクセス要求の予測回数とを前記メモリアービタに送信するアクセス予定送信手順とを実行させ、
前記メモリアービタに、前記メモリに対するセルフリフレッシュ要求及び前記ダイレクト・メモリ・アクセス・コントローラからの該メモリに対するリードアクセス要求を受け付けてこれらの要求に係る動作を前記メモリ制御部に実行させる手順と、前記ダイレクト・メモリ・アクセス・コントローラが実行する前記アクセス予定送信手順で送信された情報を参照して前記メモリのうち前記所定時間内にアクセス対象となり得るメモリ領域を予測する予測手順とを実行させ、
前記メモリ制御部に、一部のメモリ領域のみについてのセルフリフレッシュを前記メモリシステムに実行させる手順を実行させ、
前記メモリアービタにさらに、前記セルフリフレッシュ要求を受け付けた場合、前記メモリのうち前記予測手順で予測した前記所定時間内にアクセス対象となるメモリ領域以外の領域について前記メモリシステムがセルフリフレッシュを実行するように、前記メモリ制御部に指示させる手順を実行させることを特徴とするメモリシステムの制御方法。