JP4261453B2

JP4261453B2 - メモリ制御装置

Info

Publication number: JP4261453B2
Application number: JP2004287961A
Authority: JP
Inventors: 忠晴楠美
Original assignee: Kyocera Mita Corp
Current assignee: Kyocera Document Solutions Inc
Priority date: 2004-09-30
Filing date: 2004-09-30
Publication date: 2009-04-30
Anticipated expiration: 2024-09-30
Also published as: JP2006099676A

Description

本発明は、クロックと同期して動作するメモリを制御するメモリ制御装置に関する。

近年、コンピュータ等のＣＰＵを備える装置においては、ＣＰＵ及びメモリ間を接続するバスラインのクロックに同期（シンクロ）してデータの入出力を高速に行うことができるＳＤＲＡＭ（Synchronous Random Access Memory）がメモリとして広く用いられている。このＳＤＲＡＭに供給されるクロックは、例えばマザーボード上のチップセットに内蔵されたメモリコントローラ（メモリ制御装置）によって出力タイミング等が調節され、ＳＤＲＡＭに出力される。また、ＳＤＲＡＭは、ＤＩＭＭ等のメモリモジュールに搭載され市販されており、ユーザは、マザーボード上に配設されたＤＩＭＭスロットにＤＩＭＭを差し込むことでＳＤＲＡＭの実装を容易に行うことができる。

ところで、実装されるメモリモジュールの個数が変動した場合、ＳＤＲＡＭにクロックを供給するクロックライン等の負荷容量が変動し、個数を変動する前の駆動電流の値では、クロックの電圧がメモリモジュールの電圧条件を満たさなくなり、メモリモジュールを正常に動作させることができなくなるという問題があった。

そこで、従来のメモリ制御装置では、接続されたメモリモジュールの個数に応じて、ＳＤＲＡＭに供給するクロックの駆動電流の大きさを調節することが行なわれていた。なお、本発明に関連する技術として、特許文献１が知られている。
特開平１１−２５０２９号公報

しかしながら、負荷容量は、メモリモジュールの接続個数のみならず、メモリモジュールの製品間でのバラツキ、経年的使用、並びに、環境等の他の要因によっても変動しうるため、単に、メモリモジュールの接続個数により駆動電流の大きさを決定するだけでは、負荷容量に応じた最適な駆動電流でメモリを動作させることができず、メモリを安定動作させることができないという問題があった。

本発明は、かかる課題を解決するためになされたものであり、最適な駆動電流によりメモリを制御し、メモリを安定動作させることができるメモリ制御装置を提供することを目的とする。

本発明によるメモリ制御装置は、クロックに同期して動作し、１又は複数のメモリモジュールから構成されるメモリを制御するメモリ制御装置であって、メモリモジュールを正常に動作させるための前記クロックの電圧条件を予め記憶する電圧条件記憶手段と、前記クロックの電圧を検出し、検出した電圧が前記電圧条件を満たすか否かを判定する判定手段と、前記判定手段により電圧条件を満たすと判定されたクロックの駆動電流の値を前記メモリに供給されるクロックの駆動電流の値として決定する決定手段とを備え、前記電圧条件記憶手段は、複数の型番の各々に対する電圧条件を予め記憶し、前記メモリモジュールに予め記憶された自己の型番を示す型番情報を取得する型番情報取得手段と、前記型番情報取得手段により取得された型番情報に対応する電圧条件を、前記電圧条件記憶手段を参照して取得する電圧条件取得手段とを更に備え、前記判定手段は、検出したクロックの電圧が、前記電圧条件記憶手段により取得された電圧条件を満たすか否かを判定することを特徴とする。

また、前記クロックの駆動電流の値を所定の範囲内において所定の値ずつ変更する駆動電流変更手段を更に備え、前記判定手段は、前記駆動電流変更手段により駆動電流の値が変更される毎に、クロックの電圧を検出し、検出した電圧が前記電圧条件を満たすか否かを判定し、前記決定手段は、前記判定手段によりクロックの電圧が前記電圧条件を満たすと判定されたときのクロックの駆動電流の値に基づいて、前記メモリに供給される駆動電流の値を決定することが好ましい。

また、前記決定手段は、前記メモリが、型番の異なる複数のメモリモジュールから構成される場合、全てのメモリモジュールの電圧条件を満たすときのクロックの駆動電流の値を、前記メモリに供給されるクロックの駆動電流の値として決定することが好ましい。

また、前記電圧条件は、クロックの最大基準電圧及び最小基準電圧を含み、前記判定手段は、クロックの最大電圧が前記最大基準電圧を超え、かつ、クロックの最小電圧が前記最小基準電圧を下回る場合、前記電圧条件を満たすと判定することが好ましい。

また、前記メモリ制御装置は、前記メモリ制御装置が適用されるシステムの初期化時に、前記メモリに供給されるクロックの駆動電流の値を決定することが好ましい。

また、前記メモリ制御装置は、前記メモリに供給するクロックの駆動電流の値の決定を周期的に行うことが好ましい。

請求項１記載の発明によれば、クロックの電圧が検出され、検出された電圧が予め定められた電圧条件を満たすか否かが判定され、判定結果に基づいて、駆動電流の値が決定されているため、メモリモジュールの個数が変動しても最適な駆動電流の値を決定することができ、メモリを安定動作させることができる。
また、請求項１記載の発明によれば、メモリモジュールに予め記憶された自己の型番を示す型番情報が取得され、取得された型番情報に対応するクロックの電圧条件が、型番毎のクロックの電圧条件を予め記憶する電圧条件記憶手段を参照することにより取得され、検出したクロックの電圧が前記電圧条件を満たすか否かが判定され、当該判定結果を基に駆動電流の値が決定される。そのため、メモリモジュールの型番に応じて最適な駆動電流の値を決定することができる。

請求項２記載の発明によれば、クロックの駆動電流の値が所定の範囲内において所定の値ずつ変更され、駆動電流の値が変更される毎にクロックの電圧が検出され、検出された電圧が電圧条件を満たすか否か判定され、その判定結果に基づいて駆動電流の値が決定されているため、より最適な駆動電流の値を決定することができる。

請求項３記載の発明によれば、型番の異なる複数のメモリモジュールによりメモリが構成される場合、クロックの電圧が、全てのメモリモジュールの電圧条件を満たすとき、当該クロックの駆動電流の値がメモリに供給されるクロックの駆動電流の値として決定されているため、電圧条件が厳しい方のメモリモジュールを確実に安定動作させることができる。

請求項４記載の発明によれば、電圧条件は、クロックの最大基準電圧及び最小基準電圧を示し、クロックの最大電圧が最大基準電圧を超え、かつ、クロックの最小電圧が最小基準電圧を超えない場合、クロックは電圧条件を満たすと判定されるため、メモリモジュールに対する最適な駆動電流の値を精度良く決定することができる。

請求項５記載の発明によれば、メモリ制御装置が適用されるシステムの初期化時に、最適な駆動電流の値が決定されているため、メモリモジュールの個数が変動されても、初期化を行なえば、メモリを最適な駆動電流で駆動させることができる。

請求項６記載の発明によれば、最適な駆動電流の値の決定が周期的に行なわれるため、負荷容量の変動が頻繁に発生する場合においても、メモリを安定に動作させることができる。

以下、本発明の実施の形態について図面を参照して説明する。図１は本発明にかかるメモリ制御装置をプリンタ、デジタル複合機、複写機等の画像形成装置に適用したときのブロック図を示している。図１に示す画像形成装置は、メモリ制御装置１、主記憶装置２、制御部３、画像取得部４、印字部５、操作部６及び表示部７を備えている。

メモリ制御装置１は、クロック制御部１０を備え、主記憶装置２にクロックを供給し、主記憶装置２を制御する。主記憶装置２は、２個のメモリモジュール２１，２２を備えている。メモリモジュール２１，２２はバスラインＢＬを介してメモリ制御装置１と接続されている。バスラインＢＬは、アドレスバスＡＢ、データバスＤＢ、クロックラインＣＬ及びコントロールバスＣＢを備えている。クロックラインＣＬは、クロック制御部１０と接続され、クロック制御部１０からのクロックをメモリモジュール２１及び２２に出力する。

メモリモジュール２１，２２は、ＤＩＭＭ等のメモリモジュールであり、メモリ制御装置１からクロックラインＣＬを介して出力されるクロックに同期して動作するＳＤＲＡＭが搭載されている。また、メモリモジュール２１，２２は型番情報記憶部２１ａ，２２ａを備えている。型番情報記憶部２１ａ，２１ｂは、メモリモジュール２１，２２の型番を特定するための型番情報を記憶している。この型番情報は、メモリモジュールの型番を特定するための情報であり、メモリモジュールを提供するメーカ等により予め定められたものである。

メモリモジュール２１，２２は、マザーボード上に配設されたＤＩＭＭ（Dual In-Line Memory Module）スロットを介してアドレスバスＡＢ、データバスＤＢ、クロックラインＣＬ及びコントロールバスＣＢと接続されている。マザーボードは、複数のＤＩＭＭスロット備えており、ユーザは、ＤＩＭＭスロットにメモリモジュールを抜き差しすることにより、メモリモジュールの増設等を容易に行うことができる。

制御部３、画像取得部４、印字部５、操作部６及び表示部７は、バスライン８を介してメモリ制御装置１と接続されている。制御部３は、画像形成装置全体を制御する。画像取得部４は、スキャナにより読み取られた原稿の画像データ及び通信ネットワークを介して接続された端末装置から送信された画像データを取得する。印字部５は、感光体ドラム、現像装置及び定着装置等を備え、画像取得部４により取得された画像データの画像を記録紙に印字する。操作部６は、タッチパネル及び操作キーから構成され、ユーザが種々の操作指令を入力するために用いられる。表示部７は、タッチパネルから構成され、種々の操作ボタンや、種々の操作画面を表示する。

図２はクロック制御部１０の構成を示すブロック図である。クロック制御部１０は、８個のバッファ１１１〜１１８、クロック生成部１２、セレクタ１３、アナログデジタル変換器（Ａ／Ｄ変換器）１４、ＣＰＵ（中央演算処理装置）１５、ＲＡＭ１６、及びＲＯＭ１７を備えている。セレクタ１３〜ＲＯＭ１７は、バスライン１８を介して種々のデータが相互に送受信可能に接続されている。

クロック生成部１２は、バッファ１１１〜１１８の各々の入力端と接続されている。クロックラインＣＬはノードＰにて分岐された８本のクロックラインＣＬ１〜ＣＬ８を備える。クロックラインＣＬ１〜ＣＬ８は、バッファ１１１〜１１８の出力端と接続されている。Ａ／Ｄ変換器１４は、監視ラインＣＬＯを介してノードＰと接続されている。

バッファ１１１〜１１８は、同一構成であるため、バッファ１１１のみ説明する。バッファ１１１は、例えば、制御端子１１１ａを備えるスリーステートバッファから構成され、クロック生成部１２からのクロックに応じて、クロックラインＣＬ１をドライブし、クロックラインＣＬ１に例えば１ｍＡの駆動電流を出力し、主記憶装置２にクロックを供給する。また、バッファ１１１は、制御端子１１１ａを介してセレクタ１３からＨ（ハイレベル）のセレクタ信号Ｓ１を受信したとき、クロックラインＣＬ１をドライブする一方、制御端子１１１ａを介してセレクタ１３からＬ（ローレベル）のセレクタ信号Ｓ１を受信したとき、クロックラインＣＬ１をドライブしない。なお、バッファ１１１は、Ｈのセレクタ信号Ｓ１を受信したときクロックラインＣＬ１をドライブせず、Ｌのセレクタ信号Ｓ１を受信したときクロックラインＣＬ１をドライブさせてもよい。

クロック生成部１２は、水晶発振器等を備え、所定周波数のクロックを生成し、バッファ１１１〜１１８のいずれかにクロックラインＣＬ１〜ＣＬ８をドライブさせ、主記憶装置２にクロックを供給する。ここで、クロック生成部１２の外部に水晶発振器が設けられている場合、クロック生成部１２は、水晶発振器からの信号を受信して、クロックを生成する。

セレクタ１３は、８個のセレクタ端子Ａ〜Ｈを備え、各々、セレクタラインＳＬ１〜ＳＬ８を介して制御端子１１１ａ〜１１８ａと接続されている。このセレクタ１３は、ＣＰＵ１５から出力されたセレクタデータＤ１をデコードし、デコード結果に応じて、制御端子１１１ａ〜１１８ａの各々に、Ｈ又はＬのセレクタ信号Ｓ１〜Ｓ８を出力する。

本実施の形態では、セレクタ１３は、セレクタデータＤ１が１増加する毎に、クロックラインをドライブするバッファの数を１つずつ増やしていくため、クロックラインＣＬには、“０”〜“７”のセレクタデータＤ１の各々対して、１〜８ｍＡの駆動電流が流れることとなる。

例えば、セレクタ１３は、“０”のセレクタデータＤ１が入力されたとき、セレクタ信号Ｓ１をＨとし、セレクタ信号Ｓ２〜Ｓ８をＬとするため、バッファ１１１がクロックラインＣＬ１をドライブする結果、主記憶装置２には、駆動電流を１ｍＡとするクロックが供給される。

また、セレクタ１３は、“１”のセレクタデータＤ１が入力されたとき、セレクタ信号Ｓ１，Ｓ２をＨとし、セレクタ信号Ｓ３〜Ｓ８をＬとするため、バッファ１１１，１１２がクロックラインＣＬ１，ＣＬ２をドライブする結果、主記憶装置２には駆動電流を２ｍＡとするクロックが供給される。

Ａ／Ｄ変換器１４は、監視ラインＣＬＯを介してノードＰにおけるクロックの電圧を受信し、アナログ信号からデジタル信号に変換し、バスライン１８を介してＣＰＵ１５に出力する。ＲＡＭ１６は、ＣＰＵ１５の作業領域として用いられ、種々のデータを一時的に記憶する。ＲＯＭ１７は、メモリ制御装置１を制御するための制御プログラム等を記憶する。

ＣＰＵ１５は、駆動電流変更部１５１、型番情報取得部１５２、電圧条件取得部１５３、電圧判定部１５４、及び決定部１５５を備えている。ＲＯＭ１７は、電圧条件記憶部１７１を備え、ＲＡＭ１６はセレクタデータ記憶部１６１を備えている。これらの機能は、ＣＰＵ１５がＲＯＭ１７に記憶された制御プログラムを実行することにより実現される。

駆動電流変更部１５１は、駆動電流の値を変更するために０〜７のセレクタデータＤ１を生成し、セレクタ１３に出力する。詳細には、メモリ制御装置１が通常の動作モード（通常動作モード）とは異なるクロックの駆動電流を決定するためのモード（駆動電流決定モード）に移行されると、駆動電流変更部１５１は、０のセレクタデータＤ１を生成し、当該セレクタデータＤ１における電圧判定部１５４による判定処理が終了されると、電圧判定部１５４から判定終了通知を受け、１のセレクタデータＤ１を生成するというようにして、０〜７のセレクタデータＤ１を順次生成していく。

型番情報取得部１５２は、メモリ制御装置１がクロック駆動電流決定モードに移行されると、型番情報記憶部２１ａ，２２ｂの各々が記憶する型番情報をデータバスＤＢを介して読み出し、メモリモジュール２１，２２の型番情報を取得する。電圧条件取得部１５３は、型番情報取得部１５２により取得された型番情報に対応する電圧条件（ＤＣ仕様）を電圧条件記憶部１７１から読み出し、メモリモジュール２１，２２の電圧条件を取得する。

電圧条件記憶部１７１は図３に示すような電圧条件を特定するためのテーブルを記憶している。図３に示すようにこのテーブルは、型番情報及び電圧条件の欄から構成されている。電圧条件の欄は更に最大基準電圧及び最小基準電圧の欄を備えている。型番情報の欄には、メモリモジュールの型番情報が記憶されている。最大基準電圧の欄には、対応する型番情報によって特定されるメモリモジュールの最大基準電圧が記憶され、最小基準電圧の欄には、対応する型番情報によって特定されるメモリモジュールの最小基準電圧が記憶されている。なお、このテーブルは一例にすぎず、図３に示すものに限定されない。

ここで、最大基準電圧とは、クロックの電圧の最大値が超えなければならない電圧の値を示す。最小基準電圧とは、クロックの電圧の最小値が超えてはいけない電圧の値を示す。これら最大及び最小基準電圧の値は、メモリモジュールを提供するメーカ等によって予め規定されている。

電圧判定部１５４は、Ａ／Ｄ変換器１４によりデジタル信号に変換されたクロックの電圧の最大値及び最小値を検出し、検出した最大値及び最小値が電圧条件取得部１５３により取得されたメモリモジュール２１及び２２の各々の電圧条件を満たすか否かを判定し、検出した最大値及び最小値が両メモリモジュールの電圧条件を満たす場合、判定終了通知を決定部１５５に通知し、検出した最大値及び最小値が両メモリモジュールのうちいずれか一方の電圧条件を満たさない場合、判定終了通知を駆動電流変更部１５１に通知する。

メモリモジュール２１を例に挙げて電圧判定部１５４による判定処理を説明すると、クロックの最大値がメモリモジュール２１の最大基準電圧以上、かつ、クロックの最小値がメモリモジュール２１の最小駆動電圧以下である場合、当該クロックはメモリモジュール２１の電圧条件を満たすと判定し、クロックの最大値がメモリモジュール２１の最大基準電圧未満、又はクロックの最小値がメモリモジュール２１の最小基準電圧より大きい場合、当該クロックはメモリモジュール２１の電圧条件を満たさないと判定する。なお、電圧判定部１５４は、メモリモジュール２２に関しても同様に判定する。

決定部１５５は、電圧判定部１５４からの判定終了通知を受けたとき、その時のセレクタデータＤ１の値を通常動作モードにおけるセレクタデータＤ１の値として決定し、当該値をセレクタデータ記憶部１６１に記憶する。なお、通常動作モードにおいては、セレクタ１３は、セレクタデータ記憶部１７２に記憶されたセレクタデータＤ１に従って、バッファ１１１〜１１８に対しセレクタ信号Ｓ１〜Ｓ８を出力する。

本実施形態では、主記憶装置２がメモリに相当し、駆動電流変更部１５１、セレクタ１３、及びバッファ１１１〜１１８が駆動電流変更手段に相当し、型番情報取得部１５２が型番情報取得手段に相当し、電圧条件記憶部１７１が電圧条件記憶手段に相当し、電圧判定部１５４が判定手段に相当し、決定部１５５が決定手段に相当する。

図４は、メモリ制御装置１の動作を示すフローチャートである。このフローチャートは、前記駆動電流決定モードにおいて実行される。駆動電流決定モードは、画像形成装置に電源が投入された時、若しくは、画像形成装置がリセットされた時に実行されるとともに、電源投入後、周期的に実行される。周期的に実行される場合のインターバルは、一定であってもよいし、使用年数、又は、ユーザの設定によって可変されるものであってもよい。

まず、ステップＳＴ１において、型番情報取得部１５２は、型番情報記憶部２１ａ，２２ａから型番情報を読み出し、メモリモジュール２１，２２の型番情報を取得する。ステップＳＴ２において、電圧条件取得部１５３は、ステップＳＴ１により取得された型番情報に対応する電圧条件を電圧条件記憶部１７１から読み出し、メモリモジュール２１，２２の電圧条件を取得する。以下、メモリモジュール２１の電圧条件のうち、最大基準電圧に対してＶＩＨ０、最小基準電圧に対してＶＩＬ０の符号を付し、メモリモジュール２２の電圧条件のうち、最大基準電圧に対してＶＩＨ１の符号を付し、最小基準電圧に対してＶＩＬ１の符号を付す。なお、取得された電圧条件は、ＲＡＭ１６に一時的に記憶される。

ステップＳＴ３において、駆動電流変更部１５１は、セレクタ１３に“０”のセレクタデータＤ１を出力する。この時、メモリモジュール２１，２２には駆動電流が１ｍＡのクロックが供給される。

ステップＳＴ４において、駆動電流変更部１５１は、セレクタデータＤ１が７以下であるか否かを判定し、７以下である場合（ＳＴ４でＹＥＳ）、電圧判定部１５４は、メモリモジュール２１，２２に供給されるクロックの電圧の最大値ＶＨを検出する（ＳＴ５）。ステップＳＴ４において、駆動電流変更部１５１が、セレクタデータＤ１が７より大きいと判定した場合（ＳＴ４でＮＯ）、処理が終了される。この場合、駆動電流の値を決定できずに処理が終了されることとなる。

ステップＳＴ６において、電圧判定部１５４は、最大値ＶＨがメモリモジュール２１の最大基準電圧ＶＩＨ０以上であるか否かを判定し（ＳＴ６）、最大基準電圧ＶＩＨ０以上である場合（ＳＴ６でＹＥＳ）、処理がステップＳＴ７に進められ、最大基準電圧ＶＩＨ０未満である場合（ＳＴ６でＮＯ）、処理がステップＳＴ１１に進められる。

ステップＳＴ７において、電圧判定部１５４は、クロックの電圧の最大値ＶＨがメモリモジュール２２の最大基準電圧ＶＩＨ１以上であるか否かを判定し、最大基準電圧ＶＩＨ１以上である場合（ＳＴ７でＹＥＳ）、処理がステップＳＴ８に進められ、最大基準電圧ＶＩＨ１未満である場合（ＳＴ７でＮＯ）、処理がステップＳＴ１１に進められる。

ステップＳＴ８において、電圧判定部１５４は、クロックの電圧の最小値ＶＬを検出し、最小値ＶＬが、メモリモジュール２１の最小基準電圧ＶＩＬ０以下であるか否かを判定し（ＳＴ９）、最小基準電圧ＶＩＬ０以下である場合（ＳＴ９でＹＥＳ）、処理がステップＳＴ１０に進められ、最小基準電圧ＶＩＬ０未満である場合（ＳＴ９でＮＯ）、処理がステップＳＴ１１に進められる。

ステップＳＴ１０において、電圧判定部１５４は、クロックの電圧の最小値ＶＬが、メモリモジュール２２の最小基準電圧ＶＩＬ１以下であるか否かを判定し、最小基準電圧ＶＩＬ１以下である場合（ＳＴ１０でＹＥＳ）、決定部１５５は、そのときのセレクタデータＤ１の値を、通常動作モードにおけるセレクタデータＤ１の値として決定し、セレクタデータ記憶部１６１に記憶させる（ＳＴ１２）。これにより通常動作モードにおける駆動電流の値が決定される。

ステップＳＴ１１において、駆動電流変更部１５１は、セレクタデータＤ１の値を１加算し、セレクタデータＤ１の値を更新し、処理をステップＳＴ４に戻す。そして、ステップＳＴ４以降の処理が実行される。

以上説明したように、メモリ制御装置１によれば、メモリモジュール２１，２２が予め記憶する型番情報が読み出され、当該型番情報に対応する電圧条件が電圧条件記憶部１７１から読み出される。そして、駆動電流変更部１５１により、セレクタデータＤ１の値が、０〜７まで順次増大され、駆動電流の値が１ｍＡずつ増大されていき、電圧判定部１５４により、セレクタデータＤ１の値毎にクロックの電圧がメモリモジュール２１，２２の電圧条件を満たすか否かが判定され、両電圧条件を満たすと判定された時のセレクタデータＤ１の値が通常動作モードにおけるセレクタデータＤ１の値として決定される。

そのため、メモリモジュールの増減等によりクロックラインＣＬ等の負荷容量が変化しても、クロックの電圧が、メモリモジュール２１，２２の電圧条件を満たすように修正されるため、メモリモジュール２１，２２を安定動作させることができる。

また、フローチャートのステップＳＴ６〜ステップＳＴ１０に示すように、クロックの電圧の最大値ＶＨ及び最小値ＶＬがメモリモジュール２１，２２の電圧条件を満たすときのセレクタデータＤ１の値が通常動作モードにおけるセレクタデータＤ１の値として決定されているため、メモリモジュール２１，２２を安定動作させることができる。

さらに、フローチャートのステップＳＴ６〜ステップＳＴ１０に示すように、クロックの電圧の最大値ＶＨ及び最小値ＶＬがメモリモジュール２１，２２の電圧条件を満たした時点で処理が終了されているため、セレクタデータＤ１を０〜７まで変更させ、０〜７のセレクタデータＤ１毎の判定結果に基づいて通常動作モードにおけるセレクタデータＤ１を決定するといった態様を採用する場合に比べて、処理の高速化を図ることができる。

なお、上記実施形態では、セレクタデータＤ１を０から順番に増大させていったが、これに限定されず、７から順番に減少させていってもよい。また、セレクタデータＤ１の値を０〜７の範囲内で変動させるものとしたがこれに限定されず、８以上の範囲、すなわち、メモリモジュール２１，２２の特性に応じて、セレクタデータＤ１の変動範囲を適宜変更させてもよい。

上記実施形態では駆動電流は１ｍＡの刻み幅で変動されるものとしたが、これに限定されず、メモリモジュール２１，２２の特性に応じてこの刻み幅を適宜変更してもよい。この場合、バッファ１１１〜１１８として、駆動電流の刻み幅に応じ、その刻み幅の大きさの電流を出力し得るバッファ１１１〜１１８を採用すればよい。

上記実施形態では、主記憶装置２は２個のメモリモジュール２１，２２を備えていたが、これに限定されず、１個或いは３個以上のメモリモジュールを備える場合であっても、本発明は適用可能である。この場合、型番情報取得部１５２は、メモリモジュール各々の型番情報を取得し、電圧条件取得部１５３は、メモリモジュール各々の電圧条件を取得する。そして、電圧判定部１５４は、クロックの電圧の最大値ＶＨ及び最小値ＶＬが全てのメモリモジュールの電圧条件を満たす場合のセレクタデータＤ１の値を、通常動作モードにおけるセレクタデータＤ１の値として決定すればよい。

上記実施形態ではメモリ制御装置１を画像形成装置に適用した場合を例に挙げて説明したが、これに限定されず、パーソナルコンピュータ等の情報処理装置に適用してもよい。

上記実施形態では、クロックの電圧の最大値ＶＨ及び最小値ＶＬがメモリモジュール２１，２２の電圧条件を共に満たした時点で処理が終了されていたが、これに限定されず、０〜７の全範囲にわたってセレクタデータＤ１を変動させ、セレクタデータＤ１の値毎に最大値ＶＨ及び最小値ＶＬが電圧条件を満たすか否かを判定し、電圧条件を満たすセレクタデータＤ１の値から好ましいセレクタデータＤ１の値を決定してもよい。好ましいセレクタデータＤ１の値としては、例えば電圧条件を満たすセレクタデータＤ１のうち中間の値を有するセレクタデータＤ１等が挙げられる。これにより、電圧条件に対するクロックの電圧の余裕量が増し、より安定動作させることができる。

本発明にかかるメモリ制御装置をプリンタ、デジタル複合機、複写機等の画像形成装置に適用したときのブロック図を示している。クロック制御部の構成を示すブロック図である。電圧条件を特定するためのテーブルの一例を示した図面である。メモリ制御装置の動作を示すフローチャートである。

符号の説明

１メモリ制御装置
２主記憶装置
１０クロック制御部
１２クロック生成部
１３セレクタ
１４Ａ／Ｄ変換器
１８バスライン
２１２２メモリモジュール
２１ａ２２ａ型番情報記憶部
１１１〜１１８バッファ
１１１ａ〜１１８ａ制御端子
１５１駆動電流変更部
１５２型番情報取得部
１５３電圧条件取得部
１５４電圧判定部
１５５決定部
１６１セレクタデータ記憶部
１７１電圧条件記憶部

Claims

クロックに同期して動作し、１又は複数のメモリモジュールから構成されるメモリを制御するメモリ制御装置であって、
メモリモジュールを正常に動作させるための前記クロックの電圧条件を予め記憶する電圧条件記憶手段と、
前記クロックの電圧を検出し、検出した電圧が前記電圧条件を満たすか否かを判定する判定手段と、
前記判定手段により電圧条件を満たすと判定されたクロックの駆動電流の値を前記メモリに供給されるクロックの駆動電流の値として決定する決定手段とを備え、
前記電圧条件記憶手段は、複数の型番の各々に対する電圧条件を予め記憶し、
前記メモリモジュールに予め記憶された自己の型番を示す型番情報を取得する型番情報取得手段と、
前記型番情報取得手段により取得された型番情報に対応する電圧条件を、前記電圧条件記憶手段を参照して取得する電圧条件取得手段とを更に備え、
前記判定手段は、検出したクロックの電圧が、前記電圧条件記憶手段により取得された電圧条件を満たすか否かを判定することを特徴とするメモリ制御装置。
前記クロックの駆動電流の値を所定の範囲内において所定の値ずつ変更する駆動電流変更手段を更に備え、
前記判定手段は、前記駆動電流変更手段により駆動電流の値が変更される毎に、クロックの電圧を検出し、検出した電圧が前記電圧条件を満たすか否かを判定し、
前記決定手段は、前記判定手段によりクロックの電圧が前記電圧条件を満たすと判定されたときのクロックの駆動電流の値に基づいて、前記メモリに供給される駆動電流の値を決定することを特徴とする請求項１記載のメモリ制御装置。
前記決定手段は、前記メモリが、型番の異なる複数のメモリモジュールから構成される場合、全てのメモリモジュールの電圧条件を満たすときのクロックの駆動電流の値を、前記メモリに供給されるクロックの駆動電流の値として決定することを特徴とする請求項１又は２記載のメモリ制御装置。
前記電圧条件は、クロックの最大基準電圧及び最小基準電圧を含み、
前記判定手段は、クロックの最大電圧が前記最大基準電圧を超え、かつ、クロックの最小電圧が前記最小基準電圧を下回る場合、前記電圧条件を満たすと判定することを特徴とする請求項１〜３のいずれかに記載のメモリ制御装置。
前記メモリ制御装置は、前記メモリ制御装置が適用されるシステムの初期化時に、前記メモリに供給されるクロックの駆動電流の値を決定することを特徴とする請求項１〜４のいずれかに記載のメモリ制御装置。
前記メモリ制御装置は、前記メモリに供給するクロックの駆動電流の値の決定を周期的に行うことを特徴とする請求項１〜５のいずれかに記載のメモリ制御装置。