JP2006098944A - 表示制御装置及び画像形成装置 - Google Patents

Abstract

【課題】 メモリへのアクセス頻度を低減させ、簡易的な構成により消費電力を抑えることができる表示制御装置を提供する。
【解決手段】 外部メモリ１３は、ＬＣＤモジュール１４に表示する表示データを記憶し、ＣＰＵ１２は、表示データの外部メモリ１３における開始アドレスを設定し、設定された開始アドレスを記憶し、割り込み発生部１１３は、記憶された開始アドレスが所定期間以上変化していないことを検出し、クロック信号生成部１１４は、開始アドレスが所定期間以上変化していないことが検出された場合、外部メモリ１３からＬＣＤモジュール１４へ当該表示データを転送するクロック信号の周波数を低減する。
【選択図】 図１

Description

本発明は、クロック信号に同期して表示データを表示装置に出力する表示制御装置及び画像を形成する画像形成装置に関するものである。

従来、画像形成装置の液晶画面として使用されているＬＣＤモジュールでは、画面を表示させる際、表示データを記憶するメモリへアクセスし、その一画面分の表示データを取得して表示を行っている。

そして、従来のＬＣＤモジュールは、一画面を表示させる場合、同じ画面を表示させる場合であったとしても、常に表示画面に対応する表示データの取得を行わなければならない。

画面を表示させるための表示データをメモリから取得する際は、その画面の表示データの開始アドレスを設定し、画面のサイズ、画素数などから終了アドレスを設定する。この開始アドレスが変わらなければ画面は同じ画面を表示しているとみなすことができる。

例えば、特許文献１の表示制御装置では、メモリへのアクセスを行わない際にクロックの調整を行うとあるが、この方式はＶＲＡＭをチップ内に内蔵している方式で、チップ外部に画像用のデータを格納するメモリが存在し、そこからＶＲＡＭにデータを取り込み画像形成用のデータとする。このようにＶＲＡＭが独立して存在しており、ＣＰＵとＶＲＡＭ間の速度の調整を行っている。

また、例えば、特許文献２のディスプレイ装置では、クロックの変化に使用するトリガとして開始アドレスと終了アドレスとを用い、画面の変化量を検知し、その変化量に合わせてクロックを変化させている。
特開２００３−５９４８号公報 特開２００２−２２９５４９号公報

しかしながら、特許文献１の表示制御装置は、ＣＰＵとＶＲＡＭとの間の速度を調整するものであり、ＶＲＡＭとＬＣＤとの間の速度を調整するものではない。また、特許文献２のディスプレイ装置は、クロックの変化を画面の変化量にて判断する為、どれだけの変化量であるかを判断する為のステートが別途必要となり、簡易的に実現させることが困難である。

本発明は、上記の問題を解決するためになされたもので、メモリへのアクセス頻度を低減させ、簡易的な構成により消費電力を抑えることができる表示制御装置及び画像形成装置を提供することを目的とするものである。

本発明に係る表示制御装置は、クロック信号に同期して表示データを表示装置に出力する表示制御装置であって、表示装置に表示する表示データを記憶する表示データ記憶手段と、前記表示データ記憶手段における前記表示データの開始アドレスを設定するアドレス設定手段と、前記アドレス設定手段によって設定された開始アドレスを記憶するアドレス記憶手段と、前記アドレス記憶手段に記憶されている開始アドレスが所定期間以上変化していないことを検出する検出手段と、前記検出手段によって開始アドレスが所定期間以上変化していないと検出された場合、前記表示データ記憶手段から表示装置へ当該表示データを転送するクロック信号の周波数を低減するクロック信号低減手段とを備える。

この構成によれば、表示データ記憶手段に、表示装置に表示する表示データが記憶されており、アドレス設定手段によって、表示データの表示データ記憶手段における開始アドレスが設定され、アドレス設定手段によって設定された開始アドレスがアドレス記憶手段に記憶される。そして、検出手段によって、アドレス記憶手段に記憶されている開始アドレスが所定期間以上変化していないことが検出され、クロック信号低減手段によって、検出手段により開始アドレスが所定期間以上変化していないことが検出された場合、表示データ記憶手段から表示装置へ当該表示データを転送するクロック信号の周波数が低減される。

また、上記の表示制御装置において、前記クロック信号低減手段は、前記検出手段によって開始アドレスが所定期間以上変化していないことが検出された場合、前記クロック信号の周波数を分周し、周波数を分周した前記クロック信号を前記表示装置へ出力することが好ましい。

この構成によれば、クロック信号低減手段によって、検出手段により開始アドレスが所定期間以上変化していないことが検出された場合、クロック信号の周波数が分周され、周波数が分周されたクロック信号が表示装置へ出力されるので、予め設定されているクロック信号の周波数を分周させることにより簡易にクロック信号を生成することができる。

また、上記の表示制御装置において、前記クロック信号低減手段によってクロック信号の周波数が低減されている状態で、前記アドレス設定手段によって新たな開始アドレスが設定された場合、前記クロック信号の周波数を元の周波数に復帰させるクロック信号復帰手段をさらに備えることが好ましい。

この構成によれば、クロック信号低減手段によりクロック信号の周波数が低減されている状態で、アドレス設定手段により新たな開始アドレスが設定された場合、クロック信号復帰手段によって、クロック信号の周波数が、低減される前のクロック信号の周波数に復帰される。

本発明に係る画像形成装置は、画像を形成する画像形成装置であって、通常モードと、前記通常モードよりも消費電力を抑えた省電力モードとを切り替えるモード切替手段と、前記通常モードに対応する表示データと前記省電力モードに対応する表示データとを記憶する表示データ記憶手段と、前記モード切替手段によって前記通常モードから前記省電力モードに切り替えられた場合、前記表示データ記憶手段における前記省電力モードに対応する表示データの開始アドレスを設定するアドレス設定手段と、前記アドレス設定手段によって設定された開始アドレスを記憶するアドレス記憶手段と、前記アドレス記憶手段に記憶されている開始アドレスが所定期間以上変化していないことを検出する検出手段と、前記検出手段によって開始アドレスが所定期間以上変化していないことが検出された場合、前記表示データ記憶手段から表示装置へ当該表示データを転送するクロック信号の周波数を低減するクロック信号低減手段とを備える。

この構成によれば、モード切替手段によって、通常モードと通常モードよりも消費電力を抑えた省電力モードとが切り替えられる。そして、表示データ記憶手段に、通常モードに対応する表示データと省電力モードに対応する表示データとが記憶されており、アドレス設定手段によって、モード切替手段により通常モードから省電力モードに切り替えられた場合、表示データ記憶手段における省電力モードに対応する表示データの開始アドレスが設定される。そして、アドレス記憶手段に、アドレス設定手段によって設定された開始アドレスが記憶され、検出手段によって、アドレス記憶手段に記憶されている開始アドレスが所定期間以上変化していないことが検出される。検出手段により開始アドレスが所定期間以上変化していないことが検出された場合、クロック信号低減手段によって、表示データ記憶手段から表示装置へ当該表示データを転送するクロック信号の周波数が低減される。

請求項１に記載の発明によれば、開始アドレスが所定期間変化していない場合、すなわち、所定期間同じ表示画像が表示装置に表示される場合、クロック信号の周波数を低減させることによってメモリへのアクセス頻度を低減させ、簡易的な構成により消費電力を抑えることができる。

請求項２に記載の発明によれば、予め設定されているクロック信号の周波数を分周させることにより簡易にクロック信号を生成することができる。

請求項３に記載の発明によれば、クロック信号の周波数が低減されている状態で、新たな開始アドレスが設定された場合、クロック信号の周波数が、低減される前のクロック信号の周波数に復帰されるので、現在表示されている表示画像から異なる表示画像に変わったとしても、クロック信号の周波数を切り替えることにより、違和感のない表示画像に切り替えることができる。

請求項４に記載の発明によれば、画像形成装置のように通常モードから省電力モードに切り替えられ、所定期間同じ表示画像が表示装置に表示される場合、クロック信号の周波数を低減させることによってメモリへのアクセス頻度を低減させ、簡易的な構成により消費電力を抑えることができる。

以下、本発明の一実施の形態による表示制御装置について図面を参照しながら説明する。

図１は、本発明に係る表示制御装置の構成を示すブロック図である。図１に示す表示制御装置１は、ＬＣＤ（Liquid Crystal Display；液晶表示装置）コントローラ１１、ＣＰＵ（中央演算処理装置）１２、外部メモリ１３、ＬＣＤモジュール１４及び開始アドレス記憶部１５を備えて構成される。

外部メモリ１３は、ＬＣＤモジュール１４の画面上に表示する表示データを記憶する。外部メモリ１３には、ＬＣＤモジュール１４に表示すべき１画面分の表示データが複数記憶されている。

ＣＰＵ１２は、外部メモリ１３に記憶されている表示データの開始アドレスを設定すると共に、画面のサイズ及び画素数などに応じて終了アドレスを設定する。開始アドレス記憶部１５は、例えばＲＡＭ（ランダムアクセスメモリ）で構成され、ＣＰＵ１２によって設定された開始アドレスを記憶する。

ＬＣＤコントローラ１１は、メモリＩ／Ｆ（インタフェース）部１１１、表示制御部１１２、割り込み発生部１１３及びクロック信号生成部１１４を備えて構成される。

メモリＩ／Ｆ部１１１は、外部メモリ１３とのインタフェースであり、ＣＰＵ１２によって設定された開始アドレス及び終了アドレスに基づいて外部メモリ１３から表示データを取得し、取得した表示データを表示制御部１１２へ出力する。表示制御部１１２は、メモリＩ／Ｆ部１１１から出力された表示データをＬＣＤモジュール１４に表示するよう制御する。

割り込み発生部１１３は、ＣＰＵ１２によって設定された開始アドレスが所定期間以上変化しない場合、割り込み信号ＩＲＱを発生させ、発生させた割り込み信号ＩＲＱをＣＰＵ１２へ出力する。ＣＰＵ１２は、割り込み発生部１１３によって出力された割り込み信号ＩＲＱが入力されると、クロック信号の速度を低減させる速度低減信号ＣＬＫ＿ＥＮをクロック信号生成部１１４へ出力する。

クロック信号生成部１１４は、ＬＣＤモジュール１４に応じて設定される第１のクロック信号ＬＣＤ＿ＣＬＫを生成し、生成した第１のクロック信号ＬＣＤ＿ＣＬＫをＬＣＤモジュール１４へ出力する。クロック信号生成部１１４は、ＣＰＵ１２によって出力される速度低減信号ＣＬＫ＿ＥＮが入力されると、ＬＣＤモジュール１４に応じて予め設定されている最低周波数の第２のクロック信号ＬＣＤ＿ＣＬＫを生成し、ＬＣＤモジュール１４へ出力する。クロック信号の周波数が高くなるほど、表示データがＬＣＤモジュール１４へ転送される速度が速くなり、クロック信号の周波数が低くなるほど、表示データがＬＣＤモジュール１４へ転送される速度が遅くなる。なお、クロック信号生成部１１４は、分周回路を備えており、第１のクロック信号の周波数を分周することによって、第２のクロック信号を生成する。第２のクロック信号は、ＬＣＤモジュール１４に表示される画像が人間の目にちらつかない程度の速度であり、この際、ＬＣＤモジュール１４のクロック信号の最小速度が仕様によって決まっており、その最小速度が第２のクロック信号の速度よりも速い場合、その最小速度に設定する。

このように、クロック信号生成部１１４によって、ＣＰＵ１２により開始アドレスが所定時間の間変化していないと判断された場合、クロック信号の周波数が分周され、周波数が分周されたクロック信号がＬＣＤモジュール１４へ出力されるので、予め設定されているクロック信号の周波数を分周させることにより簡易にクロック信号を生成することができる。

また、クロック信号生成部１１４は、ＣＰＵ１２によって出力される速度復帰信号ＲＥＳ＿ＣＬＫが入力されると、ＬＣＤモジュール１４に応じて予め設定されている通常時の第１のクロック信号ＬＣＤ＿ＣＬＫを生成し、ＬＣＤモジュール１４へ出力する。これにより、クロック信号生成部１１４は、最低周波数に設定されている第２のクロック信号ＬＣＤ＿ＣＬＫを通常時の周波数の第１のクロック信号ＬＣＤ＿ＣＬＫに復帰させる。

なお、本実施形態におけるクロック信号生成部１１４は、逓倍回路を備えていてもよく、ＬＣＤモジュール１４の仕様に応じて何逓倍するかを選択可能に構成してもよい。この場合、異なる仕様のＬＣＤモジュールや、異なるメーカのＬＣＤモジュールに変更したとしても、逓倍回路の設定を変更するのみで対応することができる。

ＬＣＤモジュール１４は、クロック信号生成部１１４によって生成されるクロック信号ＬＣＤ＿ＣＬＫに同期させて画像を表示する。

次に、図１に示す表示制御装置１の動作について説明する。図２は、図１に示す表示制御装置の動作について説明するためのフローチャートである。

まず、ステップＳ１において、ＣＰＵ１２は、ＬＣＤモジュール１４に表示する表示データの外部メモリ１３における開始アドレスを設定する。ここで、ＣＰＵ１２は、内部のメモリに表示データの外部メモリ１３における開始アドレスを予め記憶しており、記憶している開始アドレスを読み出してメモリＩ／Ｆ部１１１に対し、外部メモリ１３における表示データの開始アドレスと終了アドレスとを設定する。メモリＩ／Ｆ部１１１は、設定された開始アドレスと終了アドレスとに対応する表示データを読み出し、読み出した表示データを表示制御部１１２へ出力する。

次に、ステップＳ２において、ＣＰＵ１２は、開始アドレスが開始アドレス記憶部１５に記憶されているか否かを判断する。ここで、開始アドレスが開始アドレス記憶部１５に記憶されていると判断された場合（ステップＳ２でＹＥＳ）、ステップＳ５に処理を移行し、開始アドレスが開始アドレス記憶部１５に記憶されていないと判断された場合（ステップＳ２でＮＯ）、ステップＳ３に処理を移行する。

開始アドレスが開始アドレス記憶部１５に記憶されていないと判断された場合、ステップＳ３において、ＣＰＵ１２は、設定した開始アドレスを開始アドレス記憶部１５に記憶する。

次に、ステップＳ４において、クロック信号生成部１１４は、ＬＣＤモジュール１４に表示データを表示するタイミングを決定する第１のクロック信号ＬＣＤ＿ＣＬＫを生成し、ＬＣＤモジュール１４へ出力する。なお、このときの第１のクロック信号ＬＣＤ＿ＣＬＫは、ＬＣＤモジュール１４に応じた周波数に予め設定される。

一方、開始アドレスが開始アドレス記憶部１５に記憶されていると判断された場合、ステップＳ５において、割り込み発生部１１３は、ＣＰＵ１２によって設定された開始アドレスと、開始アドレス記憶部１５に記憶されている開始アドレスとを比較し、設定された開始アドレスが、開始アドレス記憶部１５に記憶されている開始アドレスから変化したか否かを判断する。ここで、開始アドレスが変化したと判断された場合（ステップＳ５でＮＯ）、ステップＳ３に処理を移行し、変化した開始アドレスを新たに記憶する。開始アドレスが変化していないと判断された場合（ステップＳ５でＹＥＳ）、ステップＳ６に処理を移行する。

開始アドレスが変化していないと判断された場合、ステップＳ６において、割り込み発生部１１３は、予め設定されている所定期間が経過したか否かを判断する。経過時間は、開始アドレスが記憶されてからの時間が、例えば割り込み発生部１１３が備えるタイマ機能又はカウンタ機能によって計時され、計時された時間が予め設定されている所定時間に達したか否かが判断される。なお、本実施形態における所定時間は、例えば１５分に予め設定されている。ここで、所定期間経過したと判断された場合（ステップＳ６でＹＥＳ）、ステップＳ７に処理を移行する。所定期間経過していないと判断された場合（ステップＳ６でＮＯ）、ステップＳ１に処理を戻し、開始アドレスの設定が行われる。

開始アドレスに変化がなく、かつ所定時間経過したと判断された場合、ステップＳ７において、割り込み発生部１１３は、割り込み信号ＩＲＱを発生させ、発生させた割り込み信号ＩＲＱをＣＰＵ１２へ出力する。

次に、ステップＳ８において、ＣＰＵ１２は、割り込み発生部１１３からの割り込み信号ＩＲＱが入力されると、第１のクロック信号ＬＣＤ＿ＣＬＫの周波数を低減させる速度低減信号ＣＬＫ＿ＥＮをクロック信号生成部１１４へ出力する。

次に、ステップＳ９において、クロック信号生成部１１４は、ＣＰＵ１２からの速度低減信号ＣＬＫ＿ＥＮが入力されると、第１のクロック信号を分周し、第１のクロック信号よりも周波数の低い第２のクロック信号を生成し、生成した第２のクロック信号をＬＣＤモジュール１４へ出力する。

このように、開始アドレスが変化しない限り、すなわち、ＬＣＤモジュール１４に表示される表示画面が変化しない限り、通常のクロック信号の周波数よりも低減されたクロック信号に同期して表示データが表示される。

また、ステップＳ９において第２のクロック信号が生成され、クロック信号が低減されている状態で、ステップＳ５において開始アドレスに変化があると判断された場合、ＣＰＵ１２は、当該新たな開始アドレスを開始アドレス記憶部１５に記憶し、速度復帰信号ＲＥＳ＿ＣＬＫをクロック信号生成部１１４へ出力する。そして、ステップＳ４においてクロック信号生成部１１４は、速度復帰信号ＲＥＳ＿ＣＬＫが入力されると、第１のクロック信号を生成し、生成した第１のクロック信号をＬＣＤモジュール１４へ出力する。

なお、ステップＳ３の処理の後、ＣＰＵ１２が第２のクロック信号が出力さているか否かを判断し、第２のクロック信号が出力されている場合、速度復帰信号ＲＥＳ＿ＣＬＫをクロック信号生成部１１４へ出力し、ステップＳ４においてクロック信号生成部１１４が第１のクロック信号を生成し、生成した第１のクロック信号をＬＣＤモジュール１４へ出力し、第２のクロック信号が出力されていない場合、ステップＳ４においてクロック信号生成部１１４が第１のクロック信号を生成し、生成した第１のクロック信号をＬＣＤモジュール１４へ出力してもよい。

このように、外部メモリ１３に、ＬＣＤモジュール１４に表示する表示データが記憶されており、ＣＰＵ１２によって、外部メモリ１３における表示データの開始アドレスが設定され、設定された開始アドレスが開始アドレス記憶部１５に記憶される。そして、割り込み発生部１１３によって、開始アドレス記憶部１５に記憶されている開始アドレスが所定期間以上変化していないことが検出され、開始アドレスが所定期間以上変化していないことが検出された場合、クロック信号生成部１１４によって、外部メモリ１３からＬＣＤモジュール１４へ当該表示データを転送するクロック信号の周波数が低減される。

したがって、開始アドレスが所定期間以上変化していない場合、すなわち、所定期間以上同じ表示画像がＬＣＤに表示される場合、クロック信号の周波数を低減させることによって外部メモリ１３へのアクセス頻度を低減させ、簡易的な構成により消費電力を抑えることができる。

また、クロック信号生成部１１４によりクロック信号の周波数が低減されている状態で、ＣＰＵ１２により新たな開始アドレスが設定された場合、クロック信号生成部１１４によって、クロック信号の周波数が、低減される前のクロック信号の周波数に復帰される。したがって、クロック信号の周波数が低減されている状態で、新たな開始アドレスが設定された場合、クロック信号の周波数が、低減される前の元の周波数に復帰されるので、現在表示されている表示画像から異なる表示画像に変わったとしても、クロック信号の周波数を切り替えることにより、違和感のない表示画像に切り替えることができる。

なお、複写機、プリンタ機、スキャナ機、ファクシミリ機、又は複写機能、プリンタ機能、スキャナ機能及びファクシミリ機能等を有する複合機等の画像形成装置には、通常モードから省電力モード（スリープモード）に切り替え可能なものがある。そこで、画像形成装置が上記の表示制御装置１を備え、通常モードからスリープモードに切り替わったか否かを判断し、通常モードからスリープモードに切り替わった場合、クロック信号生成部１１４へ速度低減信号ＣＬＫ＿ＥＮを出力してもよい。

すなわち、画像を形成する画像形成装置は、通常モードと通常モードよりも消費電力を抑えた省電力モードとを切り替えるモード切替部と、図１に示す表示制御装置１とを備える。そして、外部メモリ１３は、通常モードに対応する表示データと省電力モードに対応する表示データとを記憶し、ＣＰＵ１２は、モード切替部によって通常モードから省電力モードに切り替えられた場合、外部メモリ１３における省電力モードに対応する表示データの開始アドレスを設定し、開始アドレス記憶部１５は、ＣＰＵ１２によって設定された開始アドレスを記憶し、割り込み発生部１１３は、開始アドレス記憶部１５に記憶されている開始アドレスが所定期間以上変化していないことを検出し、割り込み発生部１１３によって開始アドレスが所定期間以上変化していないことが検出された場合、クロック信号生成部１１４は、外部メモリ１３からＬＣＤモジュール１４へ当該表示データを転送するクロック信号の周波数を低減する。また、モード切替部によってスリープモードから通常モードへ切り替えられた場合、ＣＰＵ１２は、クロック信号生成部１１４へ速度復帰信号ＲＥＳ＿ＣＬＫを出力してもよい。

このように、画像形成装置のように通常モードから省電力モードに切り替えられ、所定期間同じ表示画像がＬＣＤモジュール１４に表示される場合、クロック信号の周波数を低減させることによってメモリへのアクセス頻度を低減させ、簡易的な構成により消費電力を抑えることができる。

本発明に係る表示制御装置の構成を示すブロック図である。 図１に示す表示制御装置の動作について説明するためのフローチャートである。

符号の説明

１ 表示制御装置
１１ ＬＣＤコントローラ
１２ ＣＰＵ
１３ 外部メモリ
１４ ＬＣＤモジュール
１１１ メモリＩ／Ｆ部
１１２ 表示制御部
１１３ 割り込み発生部
１１４ クロック信号生成部

Claims (4)

1. クロック信号に同期して表示データを表示装置に出力する表示制御装置であって、
   表示装置に表示する表示データを記憶する表示データ記憶手段と、
   前記表示データ記憶手段における前記表示データの開始アドレスを設定するアドレス設定手段と、
   前記アドレス設定手段によって設定された開始アドレスを記憶するアドレス記憶手段と、
   前記アドレス記憶手段に記憶されている開始アドレスが所定期間以上変化していないことを検出する検出手段と、
   前記検出手段によって開始アドレスが所定期間以上変化していないことが検出された場合、前記表示データ記憶手段から表示装置へ当該表示データを転送するクロック信号の周波数を低減するクロック信号低減手段とを備えることを特徴とする表示制御装置。
2. 前記クロック信号低減手段は、前記検出手段によって開始アドレスが所定期間以上変化していないことが検出された場合、前記クロック信号の周波数を分周し、周波数を分周した前記クロック信号を前記表示装置へ出力することを特徴とする請求項１記載の表示制御装置。
3. 前記クロック信号低減手段によってクロック信号の周波数が低減されている状態で、前記アドレス設定手段によって新たな開始アドレスが設定された場合、前記クロック信号の周波数を元の周波数に復帰させるクロック信号復帰手段をさらに備えることを特徴とする請求項１又は２記載の表示制御装置。
4. 画像を形成する画像形成装置であって、
   通常モードと、前記通常モードよりも消費電力を抑えた省電力モードとを切り替えるモード切替手段と、
   前記通常モードに対応する表示データと前記省電力モードに対応する表示データとを記憶する表示データ記憶手段と、
   前記モード切替手段によって前記通常モードから前記省電力モードに切り替えられた場合、前記表示データ記憶手段における前記省電力モードに対応する表示データの開始アドレスを設定するアドレス設定手段と、
   前記アドレス設定手段によって設定された開始アドレスを記憶するアドレス記憶手段と、
   前記アドレス記憶手段に記憶されている開始アドレスが所定期間以上変化していないことを検出する検出手段と、
   前記検出手段によって開始アドレスが所定期間以上変化していないことが検出された場合、前記表示データ記憶手段から表示装置へ当該表示データを転送するクロック信号の周波数を低減するクロック信号低減手段とを備えることを特徴とする画像形成装置。

Images