JP6252397B2 - 電子機器、モード制御方法 - Google Patents
電子機器、モード制御方法 Download PDFInfo
- Publication number
- JP6252397B2 JP6252397B2 JP2014158404A JP2014158404A JP6252397B2 JP 6252397 B2 JP6252397 B2 JP 6252397B2 JP 2014158404 A JP2014158404 A JP 2014158404A JP 2014158404 A JP2014158404 A JP 2014158404A JP 6252397 B2 JP6252397 B2 JP 6252397B2
- Authority
- JP
- Japan
- Prior art keywords
- mode
- status information
- power saving
- register
- state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
- Facsimiles In General (AREA)
Description
まず、図1及び図2を参照しつつ、本発明の実施形態に係る画像形成装置10の概略構成について説明する。ここで、図1は、前記画像形成装置10の断面模式図である。
以下、図4を参照しつつ、前記画像形成装置10において前記信号制御部62が実行する信号制御処理の手順の一例について説明する。ここで、ステップS1、S2・・・は、前記信号制御部62により実行される処理手順(ステップ)の番号を表している。
まず、ステップS1において、前記信号制御部62は、前記CPU59から前記通信処理部54に向けて出力される信号が前記アクセス信号であるか否かを判断する。
ステップS2において、前記信号制御部62は、前記アクセス信号を前記シフトレジスタ621に保持する。これにより、前記第2状態制御部61による前記ポーリング処理の実行は、後述のステップS6で前記アクセス信号の保持が解除されて前記レジスタ543から前記受信状態情報が送信されるまでの間、停止される。
ステップS3において、前記信号制御部62は、前記メモリーコントローラーに前記制御信号を送信させて、前記SRAM57及び前記SRAM58を前記通常状態から前記省電力状態に遷移させる。これにより、前記第2状態制御部61による前記ポーリング処理の実行が停止されている間、前記SRAM57〜58における電力消費量が抑制される。
ステップS4において、前記信号制御部62は、前記レジスタ543から前記信号線543Aを介して前記第2遷移条件の充足を示す前記受信状態情報に対応する電気信号が入力されたか否かを判断する。
ステップS5において、前記信号制御部62は、前記メモリーコントローラーに前記制御信号を送信させて、前記SRAM57及び前記SRAM58を前記省電力状態から前記通常状態に遷移させる。これにより、前記第2状態制御部61による前記ポーリング処理の実行が再開される前に、前記SRAM57〜58が前記省電力状態から前記通常状態に遷移されるため、前記CPU59による前記SRAM57〜58の使用に支障が生じることがない。
ステップS6において、前記信号制御部62は、前記シフトレジスタ621での前記アクセス信号の保持を解除する。これにより、前記通信処理部54による前記受信状態情報の変更処理の実行によって前記受信状態情報の内容が前記第2遷移条件の充足を示す情報に変更された直後に、前記ポーリング処理の実行が再開される。
2 :画像読取部
3 :画像形成部
4 :給紙部
5 :制御部
51:画像入力部
52:画像処理部
53:画像出力部
54:通信処理部
543:レジスタ
55:DRAM
56:ROM
57〜58:SRAM
59:CPU
60:第1状態制御部
61:第2状態制御部
62:信号制御部
621:シフトレジスタ
7 :操作表示部
10:画像形成装置
Claims (4)
- 予め定められたステータス情報を記憶し、前記ステータス情報に対応する電気信号を出力するレジスタを有し、前記ステータス情報を変更するモジュールと、
前記レジスタへのアクセス信号を前記モジュールに向けて出力して前記レジスタから前記ステータス情報を取得するステータス取得処理を実行し、前記ステータス情報に応じて電子機器の動作モードを通常モードより消費電力が低減される省電力モードから前記通常モードに遷移させるモード制御処理と再度の前記ステータス取得処理とのいずれかの処理を実行するプロセッサーと、
前記レジスタと信号線によって直接接続されており、前記プロセッサーから出力される前記アクセス信号を前記モジュールの前段で保持し、前記省電力モードから前記通常モードへの遷移条件の充足を示す前記ステータス情報に対応する前記電気信号が前記レジスタから前記信号線を介して入力された場合に、前記アクセス信号の保持を解除する信号制御部と、
を備える電子機器。 - 前記プロセッサーの作業領域として使用され、通常状態及び前記通常状態より消費電力が低減される省電力状態のいずれかの動作状態で稼働するメモリーを更に備え、
前記信号制御部が、前記プロセッサーから出力される前記アクセス信号を保持した場合に前記メモリーを前記通常状態から前記省電力状態に遷移させ、前記省電力モードから前記通常モードへの遷移条件の充足を示す前記ステータス情報に対応する前記電気信号が前記レジスタから前記信号線を介して入力された場合には前記メモリーを前記省電力状態から前記通常状態に遷移させる請求項1に記載の電子機器。 - 前記プロセッサーの作業領域として使用され、前記プロセッサーからアクセスされない状態が予め定められた時間継続した場合に、動作状態を通常状態から前記通常状態より消費電力が低減される省電力状態に遷移可能なメモリーを更に備え、
前記信号制御部が、前記省電力モードから前記通常モードへの遷移条件の充足を示す前記ステータス情報に対応する前記電気信号が前記レジスタから前記信号線を介して入力された場合に、前記メモリーを前記省電力状態から前記通常状態に遷移させる請求項1に記載の電子機器。 - 予め定められたステータス情報を記憶し、前記ステータス情報に対応する電気信号を出力するレジスタを有するモジュールと、プロセッサーと、前記レジスタと信号線によって直接接続されている信号制御部と、を備える電子機器で実行されるモード制御方法であって、
前記モジュールが、前記ステータス情報を変更する第1ステップと、
前記プロセッサーが、前記レジスタへのアクセス信号を前記モジュールに向けて出力して前記レジスタから前記ステータス情報を取得するステータス取得処理を実行し、前記ステータス情報に応じて電子機器の動作モードを通常モードより消費電力が低減される省電力モードから前記通常モードに遷移させるモード制御処理と再度の前記ステータス取得処理とのいずれかの処理を実行する第2ステップと、
前記信号制御部が、前記プロセッサーから出力される前記アクセス信号を前記モジュールの前段で保持し、前記省電力モードから前記通常モードへの遷移条件の充足を示す前記ステータス情報に対応する前記電気信号が前記レジスタから前記信号線を介して入力された場合に、前記アクセス信号の保持を解除する第3ステップと、
を含むモード制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014158404A JP6252397B2 (ja) | 2014-08-04 | 2014-08-04 | 電子機器、モード制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014158404A JP6252397B2 (ja) | 2014-08-04 | 2014-08-04 | 電子機器、モード制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016035671A JP2016035671A (ja) | 2016-03-17 |
JP6252397B2 true JP6252397B2 (ja) | 2017-12-27 |
Family
ID=55523489
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014158404A Active JP6252397B2 (ja) | 2014-08-04 | 2014-08-04 | 電子機器、モード制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6252397B2 (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011013914A (ja) * | 2009-07-01 | 2011-01-20 | Toshiba Storage Device Corp | 省電力制御装置、および省電力制御方法 |
JP2011059937A (ja) * | 2009-09-09 | 2011-03-24 | Seiko Epson Corp | 電子機器 |
JP2012160934A (ja) * | 2011-02-01 | 2012-08-23 | Murata Mach Ltd | 画像処理装置 |
-
2014
- 2014-08-04 JP JP2014158404A patent/JP6252397B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016035671A (ja) | 2016-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5533102B2 (ja) | 画像形成装置 | |
JP2011025671A (ja) | 画像形成装置及びその低電力制御方法 | |
JP5199428B2 (ja) | 複数の表示装置を備えたシステム、画像処理装置、及びその制御方法 | |
US9509866B2 (en) | Image forming apparatus that executes fax job concurrently with print job while reducing delay in fax job processing, job execution method, and storage medium | |
JP2013126717A (ja) | 画像形成装置および画像形成方法 | |
JP6072090B2 (ja) | 情報処理装置、データ処理方法 | |
JP6173933B2 (ja) | 画像形成装置及び画像形成方法 | |
JP6252397B2 (ja) | 電子機器、モード制御方法 | |
JP2011044106A (ja) | ファームウェア更新プログラム及び画像形成装置 | |
JP6486193B2 (ja) | 通信装置、制御方法及びプログラム | |
JP6050803B2 (ja) | 画像処理装置 | |
JP5996513B2 (ja) | 電子機器 | |
JP6287944B2 (ja) | 情報処理装置及びパケット応答プログラム | |
JP6210022B2 (ja) | 情報処理装置、メモリーアクセス調停方法 | |
JP6091481B2 (ja) | 画像処理装置、画面表示方法 | |
JP5205348B2 (ja) | ファームウェア更新プログラム及び画像形成装置 | |
JP2015226217A (ja) | 集積回路、画像処理装置 | |
JP6274087B2 (ja) | 画像形成装置 | |
JP2021097314A (ja) | 画像処理装置及びメモリー管理方法 | |
JP5268526B2 (ja) | 画像形成装置及び画像形成システム | |
JP2020201759A (ja) | 装置 | |
JP2011170652A (ja) | 表示制御装置および画像形成装置 | |
JP2010103766A (ja) | 画像形成装置 | |
JP5645630B2 (ja) | 情報処理装置、停止方法、及びプログラム | |
JP2012169808A (ja) | 画像形成装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160823 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170517 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171031 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171113 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6252397 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |