JP2003256069A - 制御装置及び複合機 - Google Patents
制御装置及び複合機Info
- Publication number
- JP2003256069A JP2003256069A JP2002059417A JP2002059417A JP2003256069A JP 2003256069 A JP2003256069 A JP 2003256069A JP 2002059417 A JP2002059417 A JP 2002059417A JP 2002059417 A JP2002059417 A JP 2002059417A JP 2003256069 A JP2003256069 A JP 2003256069A
- Authority
- JP
- Japan
- Prior art keywords
- cpu
- operating
- multiplication rate
- multiplication
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Abstract
(57)【要約】
【課題】 省電力及び高速な処理を実現することができ
る制御装置を提供する。 【解決手段】 複合機１としての制御装置にＣＰＵ２の
動作電流Ｉｃを検出するＣＰＵ電流検出部４を設け、Ｃ
ＰＵ２の動作電流Ｉｃを検出し、検出された動作電流Ｉ
ｃに基づいてＣＰＵ２の動作負荷状態を判断し、ＣＰＵ
２の動作負荷状態が高負荷状態であると判断された場合
には、ＣＰＵ２の逓倍率を上げ、ＣＰＵ２の動作負荷状
態が低負荷状態であると判断された場合には、ＣＰＵ２
の逓倍率を下げて、ＣＰＵ２の動作周波数を変更し、変
更された動作周波数における最小動作電圧値にＣＰＵ電
源６の電圧を変更するようにした。これにより、ＣＰＵ
２による電力消費を抑えながら確実に高速な処理が行わ
れるので、省電力及び高速な処理を実現することができ
る。
る制御装置を提供する。 【解決手段】 複合機１としての制御装置にＣＰＵ２の
動作電流Ｉｃを検出するＣＰＵ電流検出部４を設け、Ｃ
ＰＵ２の動作電流Ｉｃを検出し、検出された動作電流Ｉ
ｃに基づいてＣＰＵ２の動作負荷状態を判断し、ＣＰＵ
２の動作負荷状態が高負荷状態であると判断された場合
には、ＣＰＵ２の逓倍率を上げ、ＣＰＵ２の動作負荷状
態が低負荷状態であると判断された場合には、ＣＰＵ２
の逓倍率を下げて、ＣＰＵ２の動作周波数を変更し、変
更された動作周波数における最小動作電圧値にＣＰＵ電
源６の電圧を変更するようにした。これにより、ＣＰＵ
２による電力消費を抑えながら確実に高速な処理が行わ
れるので、省電力及び高速な処理を実現することができ
る。
Description
【０００１】
【発明の属する技術分野】本発明は、ＣＰＵを有し、こ
のＣＰＵに複数の周辺デバイスを電気的に接続すること
により各周辺デバイスを制御する制御装置及びこれを備
える複合機に関する。
のＣＰＵに複数の周辺デバイスを電気的に接続すること
により各周辺デバイスを制御する制御装置及びこれを備
える複合機に関する。
【０００２】
【従来の技術】近年、ＣＰＵ（Central Processing Uni
t）の中には、プログラムの実行中に動作周波数（内部
クロック周波数）をダイナミックに変更することができ
るＣＰＵが開発されている。このＣＰＵでは、外部クロ
ック周波数に対して、例えば３倍，４倍，５倍，５．５
倍，６倍，６．５倍，７倍，７．５倍，８倍というよう
に逓倍率の変更がプログラム上から可能である。ここ
で、外部クロック周波数を１００ＭＨｚとすると、ＣＰ
Ｕの動作周波数は、３００ＭＨｚ，４００ＭＨｚ，５０
０ＭＨｚ，５５０ＭＨｚ，６００ＭＨｚ，６５０ＭＨ
ｚ，７００ＭＨｚ，７５０ＭＨｚ，８００ＭＨｚの９種
類になる。これらの動作周波数はＣＰＵの性能を決定す
るものであり、ＣＰＵの性能は、９段階に分けられ、動
作周波数が高くなるに従って上がる。これにより、ＣＰ
Ｕには、９段階の性能（９種類の動作周波数）に対応す
る９種類の動作モードが存在するので、これらの中から
動作モードを選択することができる。
t）の中には、プログラムの実行中に動作周波数（内部
クロック周波数）をダイナミックに変更することができ
るＣＰＵが開発されている。このＣＰＵでは、外部クロ
ック周波数に対して、例えば３倍，４倍，５倍，５．５
倍，６倍，６．５倍，７倍，７．５倍，８倍というよう
に逓倍率の変更がプログラム上から可能である。ここ
で、外部クロック周波数を１００ＭＨｚとすると、ＣＰ
Ｕの動作周波数は、３００ＭＨｚ，４００ＭＨｚ，５０
０ＭＨｚ，５５０ＭＨｚ，６００ＭＨｚ，６５０ＭＨ
ｚ，７００ＭＨｚ，７５０ＭＨｚ，８００ＭＨｚの９種
類になる。これらの動作周波数はＣＰＵの性能を決定す
るものであり、ＣＰＵの性能は、９段階に分けられ、動
作周波数が高くなるに従って上がる。これにより、ＣＰ
Ｕには、９段階の性能（９種類の動作周波数）に対応す
る９種類の動作モードが存在するので、これらの中から
動作モードを選択することができる。
【０００３】また、このようなＣＰＵの中には、動作電
圧がダイナミックに変えられても動作するＣＰＵが開発
されている。ＣＰＵの動作電圧は、ＣＰＵ電源により加
えられる。このＣＰＵ電源では、電源の電圧を制御する
電源コントローラによって、１．２０Ｖ，１．２５Ｖ，
１．３０Ｖ，１．３５Ｖ，１．４０Ｖ，１．４５Ｖ，
１．５０Ｖというように電圧の変更が可能である。な
お、電源コントローラは、プログラムに基づいてＣＰＵ
により制御される。動作周波数と動作電圧との関係で
は、それぞれの動作周波数においてＣＰＵが動作できる
最小動作電圧が存在しており、この最小動作電圧値は、
３００ＭＨｚ，４００ＭＨｚ及び５００ＭＨｚのとき
１．２０Ｖで、５５０ＭＨｚのとき１．３０Ｖで、６０
０ＭＨｚのとき１．３５Ｖで、６５０ＭＨｚのとき１．
４０Ｖで、７００ＭＨｚのとき１．４５Ｖで、８００Ｍ
Ｈｚのとき１．５０Ｖである。
圧がダイナミックに変えられても動作するＣＰＵが開発
されている。ＣＰＵの動作電圧は、ＣＰＵ電源により加
えられる。このＣＰＵ電源では、電源の電圧を制御する
電源コントローラによって、１．２０Ｖ，１．２５Ｖ，
１．３０Ｖ，１．３５Ｖ，１．４０Ｖ，１．４５Ｖ，
１．５０Ｖというように電圧の変更が可能である。な
お、電源コントローラは、プログラムに基づいてＣＰＵ
により制御される。動作周波数と動作電圧との関係で
は、それぞれの動作周波数においてＣＰＵが動作できる
最小動作電圧が存在しており、この最小動作電圧値は、
３００ＭＨｚ，４００ＭＨｚ及び５００ＭＨｚのとき
１．２０Ｖで、５５０ＭＨｚのとき１．３０Ｖで、６０
０ＭＨｚのとき１．３５Ｖで、６５０ＭＨｚのとき１．
４０Ｖで、７００ＭＨｚのとき１．４５Ｖで、８００Ｍ
Ｈｚのとき１．５０Ｖである。
【０００４】
【発明が解決しようとする課題】しかしながら、９種類
の動作モードの選択方法としては、これまで、プログラ
ムの実行中にＣＰＵの逓倍率及び動作電圧を変化させる
ことができなかったので、標準的な方法が無いのが現状
である。また、ＣＰＵによる電力消費を抑えることは、
ＣＰＵを搭載している様々な装置にとって重要な課題で
ある。そこで、ＣＰＵの動作負荷状態に応じて動作周波
数を下げ、さらに、この動作周波数に対応する最小動作
電圧を選択すれば、ＣＰＵの処理能力を維持しながら、
ＣＰＵによる電力消費が少なくなるので、ＣＰＵによる
電力消費を抑えることができる。
の動作モードの選択方法としては、これまで、プログラ
ムの実行中にＣＰＵの逓倍率及び動作電圧を変化させる
ことができなかったので、標準的な方法が無いのが現状
である。また、ＣＰＵによる電力消費を抑えることは、
ＣＰＵを搭載している様々な装置にとって重要な課題で
ある。そこで、ＣＰＵの動作負荷状態に応じて動作周波
数を下げ、さらに、この動作周波数に対応する最小動作
電圧を選択すれば、ＣＰＵの処理能力を維持しながら、
ＣＰＵによる電力消費が少なくなるので、ＣＰＵによる
電力消費を抑えることができる。
【０００５】本発明は、省電力及び高速な処理を実現す
ることができる制御装置を提供することを目的とする。
ることができる制御装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】請求項１記載の発明は、
動作用電源であるＣＰＵ電源の電力により動作し、外部
クロック周波数に対する逓倍率を変更することができ、
さらに、前記ＣＰＵ電源の電圧を制御する電源コントロ
ーラにより前記ＣＰＵ電源の電圧を変更することができ
るＣＰＵを有し、このＣＰＵに複数の周辺デバイスを電
気的に接続することにより前記各周辺デバイスを制御す
る制御装置において、前記ＣＰＵの動作電流を検出する
ＣＰＵ電流検出部と、前記ＣＰＵ電流検出部により検出
された動作電流に基づいて前記ＣＰＵにより動作負荷状
態を判断するＣＰＵ負荷判断手段と、前記ＣＰＵ負荷判
断手段により動作負荷状態が高負荷状態であると判断さ
れた場合には、前記ＣＰＵにより逓倍率を上げ、前記Ｃ
ＰＵ負荷判断手段により動作負荷状態が低負荷状態であ
ると判断された場合には、前記ＣＰＵにより逓倍率を下
げる逓倍率変更手段と、前記逓倍率変更手段により変更
された逓倍率で逓倍された動作周波数において前記ＣＰ
Ｕが動作できる最小動作電圧値に、前記ＣＰＵ電源の電
圧を前記ＣＰＵにより変更する電源電圧変更手段と、を
備える。
動作用電源であるＣＰＵ電源の電力により動作し、外部
クロック周波数に対する逓倍率を変更することができ、
さらに、前記ＣＰＵ電源の電圧を制御する電源コントロ
ーラにより前記ＣＰＵ電源の電圧を変更することができ
るＣＰＵを有し、このＣＰＵに複数の周辺デバイスを電
気的に接続することにより前記各周辺デバイスを制御す
る制御装置において、前記ＣＰＵの動作電流を検出する
ＣＰＵ電流検出部と、前記ＣＰＵ電流検出部により検出
された動作電流に基づいて前記ＣＰＵにより動作負荷状
態を判断するＣＰＵ負荷判断手段と、前記ＣＰＵ負荷判
断手段により動作負荷状態が高負荷状態であると判断さ
れた場合には、前記ＣＰＵにより逓倍率を上げ、前記Ｃ
ＰＵ負荷判断手段により動作負荷状態が低負荷状態であ
ると判断された場合には、前記ＣＰＵにより逓倍率を下
げる逓倍率変更手段と、前記逓倍率変更手段により変更
された逓倍率で逓倍された動作周波数において前記ＣＰ
Ｕが動作できる最小動作電圧値に、前記ＣＰＵ電源の電
圧を前記ＣＰＵにより変更する電源電圧変更手段と、を
備える。
【０００７】したがって、ＣＰＵの動作電流を検出し、
検出された動作電流に基づいてＣＰＵの動作負荷状態を
判断し、判断された動作負荷状態に基づいてＣＰＵの逓
倍率を変えることでＣＰＵの動作周波数を変更し、変更
された動作周波数における最小動作電圧値にＣＰＵ電源
の電圧を変更することから、ＣＰＵの動作負荷状態が高
負荷状態になったときに、ＣＰＵの動作周波数（ＣＰＵ
の性能）が上げられ、ＣＰＵの動作負荷状態が低負荷状
態になったときに、ＣＰＵの動作周波数（ＣＰＵの性
能）が下げられることによって、ＣＰＵによる電力消費
を抑えながら確実に高速な処理が行われ、さらに、変更
された動作周波数における最小動作電圧値でＣＰＵが動
作することによって、無駄な電力消費が抑えられる。
検出された動作電流に基づいてＣＰＵの動作負荷状態を
判断し、判断された動作負荷状態に基づいてＣＰＵの逓
倍率を変えることでＣＰＵの動作周波数を変更し、変更
された動作周波数における最小動作電圧値にＣＰＵ電源
の電圧を変更することから、ＣＰＵの動作負荷状態が高
負荷状態になったときに、ＣＰＵの動作周波数（ＣＰＵ
の性能）が上げられ、ＣＰＵの動作負荷状態が低負荷状
態になったときに、ＣＰＵの動作周波数（ＣＰＵの性
能）が下げられることによって、ＣＰＵによる電力消費
を抑えながら確実に高速な処理が行われ、さらに、変更
された動作周波数における最小動作電圧値でＣＰＵが動
作することによって、無駄な電力消費が抑えられる。
【０００８】請求項２記載の発明は、請求項１記載の制
御装置において、前記ＣＰＵの逓倍率は段階的に変更可
能で、前記逓倍率変更手段では、前記ＣＰＵにより逓倍
率を上げるときに１段階毎に上げるようにした。
御装置において、前記ＣＰＵの逓倍率は段階的に変更可
能で、前記逓倍率変更手段では、前記ＣＰＵにより逓倍
率を上げるときに１段階毎に上げるようにした。
【０００９】したがって、逓倍率を１段階毎に上げるこ
とによって、細かく動作周波数が変更され、細かい制御
が可能となる。
とによって、細かく動作周波数が変更され、細かい制御
が可能となる。
【００１０】請求項３記載の発明は、請求項１又は２記
載の制御装置において、前記ＣＰＵの逓倍率は段階的に
変更可能で、前記逓倍率変更手段では、前記ＣＰＵによ
り逓倍率を下げるときに１段階毎に下げるようにした。
載の制御装置において、前記ＣＰＵの逓倍率は段階的に
変更可能で、前記逓倍率変更手段では、前記ＣＰＵによ
り逓倍率を下げるときに１段階毎に下げるようにした。
【００１１】したがって、逓倍率を１段階毎に下げるこ
とによって、細かく動作周波数が変更され、細かい制御
が可能となる。
とによって、細かく動作周波数が変更され、細かい制御
が可能となる。
【００１２】請求項４記載の発明は、請求項１記載の制
御装置において、第１逓倍率と第１逓倍率より小さい第
２逓倍率との２種類の逓倍率が設定されており、前記逓
倍率変更手段では、前記ＣＰＵにより逓倍率を上げると
きに第１逓倍率に上げるようにして、前記ＣＰＵにより
逓倍率を下げるときに第２逓倍率に下げるようにした。
御装置において、第１逓倍率と第１逓倍率より小さい第
２逓倍率との２種類の逓倍率が設定されており、前記逓
倍率変更手段では、前記ＣＰＵにより逓倍率を上げると
きに第１逓倍率に上げるようにして、前記ＣＰＵにより
逓倍率を下げるときに第２逓倍率に下げるようにした。
【００１３】したがって、第１逓倍率と第２逓倍率との
２種類の逓倍率を設定し、逓倍率変更手段では、逓倍率
を上げるときに第１逓倍率に上げ、逓倍率を下げるとき
に第２逓倍率に下げることによって、ＣＰＵの動作周波
数は２種類だけに変更され、例えば、複合機に適用した
場合には、ＣＰＵの動作負荷状態がある程度予測できる
単純コピー動作やＦＡＸ動作等の定型的な動作のとき
に、ＣＰＵの動作周波数を必要とする２種類だけに変更
することが可能である。
２種類の逓倍率を設定し、逓倍率変更手段では、逓倍率
を上げるときに第１逓倍率に上げ、逓倍率を下げるとき
に第２逓倍率に下げることによって、ＣＰＵの動作周波
数は２種類だけに変更され、例えば、複合機に適用した
場合には、ＣＰＵの動作負荷状態がある程度予測できる
単純コピー動作やＦＡＸ動作等の定型的な動作のとき
に、ＣＰＵの動作周波数を必要とする２種類だけに変更
することが可能である。
【００１４】請求項５記載の発明は、請求項１、２、３
又は４記載の制御装置において、動作用電源であるデバ
イス電源の電力により動作する前記周辺デバイスの動作
電流を検出するデバイス電流検出部と、前記デバイス電
流検出部により検出された動作電流に基づいて前記ＣＰ
Ｕにより前記周辺デバイスが動作しているか否かを判断
するデバイス動作判断手段と、を備え、前記デバイス動
作判断手段により前記周辺デバイスが動作していると判
断された場合には、前記逓倍率変更手段で前記ＣＰＵに
より逓倍率を上げないようにした。
又は４記載の制御装置において、動作用電源であるデバ
イス電源の電力により動作する前記周辺デバイスの動作
電流を検出するデバイス電流検出部と、前記デバイス電
流検出部により検出された動作電流に基づいて前記ＣＰ
Ｕにより前記周辺デバイスが動作しているか否かを判断
するデバイス動作判断手段と、を備え、前記デバイス動
作判断手段により前記周辺デバイスが動作していると判
断された場合には、前記逓倍率変更手段で前記ＣＰＵに
より逓倍率を上げないようにした。
【００１５】したがって、周辺デバイスの動作電流を検
出し、検出された動作電流に基づいて周辺デバイスの動
作状態を判断して、周辺デバイスが動作している場合に
は、逓倍率を上げないことによって、周辺デバイスによ
る電力消費が大きいときに、ＣＰＵによる電力消費が抑
えられる。
出し、検出された動作電流に基づいて周辺デバイスの動
作状態を判断して、周辺デバイスが動作している場合に
は、逓倍率を上げないことによって、周辺デバイスによ
る電力消費が大きいときに、ＣＰＵによる電力消費が抑
えられる。
【００１６】請求項６記載の複合機の発明は、請求項１
ないし５のいずれか一記載の制御装置と、原稿の画像を
読み取る画像読取部と、この読み取った画像の画像形成
を行う画像形成部と、を備える。
ないし５のいずれか一記載の制御装置と、原稿の画像を
読み取る画像読取部と、この読み取った画像の画像形成
を行う画像形成部と、を備える。
【００１７】したがって、請求項１ないし５のいずれか
一記載の発明と同様の作用が複合機において実現され
る。
一記載の発明と同様の作用が複合機において実現され
る。
【００１８】
【発明の実施の形態】本発明の第一の実施の形態につい
て図１ないし図７を参照して説明する。本実施の形態
は、プリンタ動作・コピー動作・ＦＡＸ動作等を行う複
合機１に制御装置を適用した一例である。図１は、本実
施の形態の複合機１に備えられた各部の電気的接続を示
すブロック図である。
て図１ないし図７を参照して説明する。本実施の形態
は、プリンタ動作・コピー動作・ＦＡＸ動作等を行う複
合機１に制御装置を適用した一例である。図１は、本実
施の形態の複合機１に備えられた各部の電気的接続を示
すブロック図である。
【００１９】図１に示すように、複合機１には、各種入
力及び格納データを演算処理して制御信号を出力するＣ
ＰＵ（Central Processing Unit）２が設けられ、この
ＣＰＵ２には、バスライン３を介して、ＣＰＵ２の動作
電流Ｉｃを検出するＣＰＵ電流検出部４が接続され、こ
のＣＰＵ電流検出部４には、電源の電圧を制御する電源
コントローラ５を介して、ＣＰＵ２の動作用電源である
ＣＰＵ電源６が接続されている。ＣＰＵ電流検出部４
は、例えば、１０ｍΩ程度の抵抗を有する抵抗体の両端
の電位差を計測することで、その抵抗体に流れる動作電
流Ｉｃを検出する回路である。以下、このＣＰＵ電流検
出部４により検出された動作電流の値を動作電流値Ｉｃ
とする。
力及び格納データを演算処理して制御信号を出力するＣ
ＰＵ（Central Processing Unit）２が設けられ、この
ＣＰＵ２には、バスライン３を介して、ＣＰＵ２の動作
電流Ｉｃを検出するＣＰＵ電流検出部４が接続され、こ
のＣＰＵ電流検出部４には、電源の電圧を制御する電源
コントローラ５を介して、ＣＰＵ２の動作用電源である
ＣＰＵ電源６が接続されている。ＣＰＵ電流検出部４
は、例えば、１０ｍΩ程度の抵抗を有する抵抗体の両端
の電位差を計測することで、その抵抗体に流れる動作電
流Ｉｃを検出する回路である。以下、このＣＰＵ電流検
出部４により検出された動作電流の値を動作電流値Ｉｃ
とする。
【００２０】ＣＰＵ２は、プログラムに基づいて、外部
クロック周波数に対する逓倍率を変更することで動作周
波数を変更できる。ここで、例えば、外部クロック周波
数は、１００ＭＨｚであり、逓倍率は、３倍，４倍，５
倍，５．５倍，６倍，６．５倍，７倍，７．５倍，８倍
である。したがって、ＣＰＵ２の動作周波数は、３００
ＭＨｚ，４００ＭＨｚ，５００ＭＨｚ，５５０ＭＨｚ，
６００ＭＨｚ，６５０ＭＨｚ，７００ＭＨｚ，７５０Ｍ
Ｈｚ，８００ＭＨｚの９種類から選択されるので、これ
らの動作周波数に対応するＣＰＵ２の動作モードも９種
類から選択される。また、ＣＰＵ２は、プログラムに基
づいてＶＩＤ（Voltage IDentification）コードを電源
コントローラ５に送信し、ＣＰＵ電源６の電圧を変更す
ることで動作電圧を変えることができる。このＶＩＤコ
ードは５ビットで構成されている。
クロック周波数に対する逓倍率を変更することで動作周
波数を変更できる。ここで、例えば、外部クロック周波
数は、１００ＭＨｚであり、逓倍率は、３倍，４倍，５
倍，５．５倍，６倍，６．５倍，７倍，７．５倍，８倍
である。したがって、ＣＰＵ２の動作周波数は、３００
ＭＨｚ，４００ＭＨｚ，５００ＭＨｚ，５５０ＭＨｚ，
６００ＭＨｚ，６５０ＭＨｚ，７００ＭＨｚ，７５０Ｍ
Ｈｚ，８００ＭＨｚの９種類から選択されるので、これ
らの動作周波数に対応するＣＰＵ２の動作モードも９種
類から選択される。また、ＣＰＵ２は、プログラムに基
づいてＶＩＤ（Voltage IDentification）コードを電源
コントローラ５に送信し、ＣＰＵ電源６の電圧を変更す
ることで動作電圧を変えることができる。このＶＩＤコ
ードは５ビットで構成されている。
【００２１】ＣＰＵ２には、バスライン３を介して、Ｃ
ＰＵ２からの制御信号を受けて各部の動作を制御するＡ
ＳＩＣ（Application Specified Integrated Circuit）
７が接続され、このＡＳＩＣ７には、バスライン３を介
して、各部を制御する制御プログラムや動作モード変更
プログラム等を記憶するフラッシュメモリ８と、原稿の
画像を読み取る画像読取部９と、この読み取った画像や
外部装置から送信された画像等の画像形成を行う画像形
成部１０と、画像形成用メモリ又はワークメモリとして
のＳＤＲＡＭ（Synchronous Dynamic Random Access Me
mory）１１と、各種のアプリケーションプログラムを記
憶しているＨＤＤ（ハードディスクドライブ）１２とが
接続されている。そして、ＨＤＤ１２には、バスライン
３を介して、ＨＤＤ１２の動作用電源であるＨＤＤ電源
１３が接続されている。ここで、動作モード変更プログ
ラムは、フラッシュメモリ８に記憶されているが、これ
に限るものではなく、例えば、ＨＤＤ１２に記憶されて
いても良い。
ＰＵ２からの制御信号を受けて各部の動作を制御するＡ
ＳＩＣ（Application Specified Integrated Circuit）
７が接続され、このＡＳＩＣ７には、バスライン３を介
して、各部を制御する制御プログラムや動作モード変更
プログラム等を記憶するフラッシュメモリ８と、原稿の
画像を読み取る画像読取部９と、この読み取った画像や
外部装置から送信された画像等の画像形成を行う画像形
成部１０と、画像形成用メモリ又はワークメモリとして
のＳＤＲＡＭ（Synchronous Dynamic Random Access Me
mory）１１と、各種のアプリケーションプログラムを記
憶しているＨＤＤ（ハードディスクドライブ）１２とが
接続されている。そして、ＨＤＤ１２には、バスライン
３を介して、ＨＤＤ１２の動作用電源であるＨＤＤ電源
１３が接続されている。ここで、動作モード変更プログ
ラムは、フラッシュメモリ８に記憶されているが、これ
に限るものではなく、例えば、ＨＤＤ１２に記憶されて
いても良い。
【００２２】さらに、ＡＳＩＣ７には、外部装置、例え
ばパーソナルコンピュータが接続され、各種データの送
受信が行われる外部装置Ｉ／Ｆ（インターフェース）１
４と、外部装置、例えばファクシミリ装置と電話回線等
を介して画像データの送受信が行われるネットワークＩ
／Ｆ１５と、プログラム等を追加する場合に使用される
拡張用としてのメモリカードＩ／Ｆ１６と、オペレータ
による操作を受け付ける操作パネル１７とが接続されて
いる。この操作パネル１７には、コピー動作やＦＡＸ動
作等を選択するボタンがそれぞれ設けられている。な
お、プリンタ動作は、例えば、外部装置から送信される
コマンドによって選択される。また、外部装置Ｉ／Ｆ１
４は、例えば、ＩＥＥＥ１２８４に準拠しており、メモ
リカードＩ／Ｆ１６は、使用するメモリカード、例えば
ＳＤカード又はスマートメディア等に対応するように形
成されている。
ばパーソナルコンピュータが接続され、各種データの送
受信が行われる外部装置Ｉ／Ｆ（インターフェース）１
４と、外部装置、例えばファクシミリ装置と電話回線等
を介して画像データの送受信が行われるネットワークＩ
／Ｆ１５と、プログラム等を追加する場合に使用される
拡張用としてのメモリカードＩ／Ｆ１６と、オペレータ
による操作を受け付ける操作パネル１７とが接続されて
いる。この操作パネル１７には、コピー動作やＦＡＸ動
作等を選択するボタンがそれぞれ設けられている。な
お、プリンタ動作は、例えば、外部装置から送信される
コマンドによって選択される。また、外部装置Ｉ／Ｆ１
４は、例えば、ＩＥＥＥ１２８４に準拠しており、メモ
リカードＩ／Ｆ１６は、使用するメモリカード、例えば
ＳＤカード又はスマートメディア等に対応するように形
成されている。
【００２３】ここで、ＡＳＩＣ７の内部構造について説
明する。図２は、本実施の形態のＡＳＩＣ７の内部構造
を示すブロック図である。図２に示すように、ＡＳＩＣ
７には、性能アップレジスタ２０と性能ダウンレジスタ
２１が設けられている。これらは、後述する動作モード
変更プログラムの中で、所定回数連続して性能アップ又
は性能ダウンが要求されたか否かを判断するために使用
される。なお、本実施の形態においては、所定回数を３
回とする。さらに、ＡＳＩＣ７には、ＣＰＵ２の動作電
流値Ｉｃを記憶するＣＰＵ電流値レジスタ２２が設けら
れている。このＣＰＵ電流値レジスタ２２には、ＣＰＵ
電流検出部４により検出されたＣＰＵ２の動作電流Ｉｃ
を示すアナログ値がＡ／Ｄ変換器２３を介してデジタル
値として記憶される。
明する。図２は、本実施の形態のＡＳＩＣ７の内部構造
を示すブロック図である。図２に示すように、ＡＳＩＣ
７には、性能アップレジスタ２０と性能ダウンレジスタ
２１が設けられている。これらは、後述する動作モード
変更プログラムの中で、所定回数連続して性能アップ又
は性能ダウンが要求されたか否かを判断するために使用
される。なお、本実施の形態においては、所定回数を３
回とする。さらに、ＡＳＩＣ７には、ＣＰＵ２の動作電
流値Ｉｃを記憶するＣＰＵ電流値レジスタ２２が設けら
れている。このＣＰＵ電流値レジスタ２２には、ＣＰＵ
電流検出部４により検出されたＣＰＵ２の動作電流Ｉｃ
を示すアナログ値がＡ／Ｄ変換器２３を介してデジタル
値として記憶される。
【００２４】一方、フラッシュメモリ８には、プログラ
ム以外にも、各動作モードにおけるＣＰＵ電源６の電圧
値とＣＰＵ２の動作周波数との組合せ及び各動作モード
におけるＣＰＵ２の負荷率とＣＰＵ２の動作電流との関
係が記憶されている。これらは、フラッシュメモリ８に
記憶されているが、これに限るものではなく、例えば、
ＨＤＤ１２やメモリカード等に記憶されていても良い。
図３は、各動作モードにおけるＣＰＵ電源６の電圧値と
ＣＰＵ２の動作周波数との組合せを示すテーブルであ
る。図４は、各動作モードにおけるＣＰＵ２の負荷率と
ＣＰＵ２の動作電流との関係を示すテーブルである。
ム以外にも、各動作モードにおけるＣＰＵ電源６の電圧
値とＣＰＵ２の動作周波数との組合せ及び各動作モード
におけるＣＰＵ２の負荷率とＣＰＵ２の動作電流との関
係が記憶されている。これらは、フラッシュメモリ８に
記憶されているが、これに限るものではなく、例えば、
ＨＤＤ１２やメモリカード等に記憶されていても良い。
図３は、各動作モードにおけるＣＰＵ電源６の電圧値と
ＣＰＵ２の動作周波数との組合せを示すテーブルであ
る。図４は、各動作モードにおけるＣＰＵ２の負荷率と
ＣＰＵ２の動作電流との関係を示すテーブルである。
【００２５】図３に示すように、各動作周波数におい
て、組合せ可能な最小動作電圧値を選択することによっ
て（図３中の黒丸）、ＣＰＵ２による電力消費を削減す
ることができる。例えば、動作モード「１」では、動作
周波数３００ＭＨｚと１．２０Ｖとの組合せであり、動
作モード「５」では、動作周波数６００ＭＨｚと１．３
５Ｖとの組合せであり、動作モード「９」では、動作周
波数８００ＭＨｚと１．５０Ｖとの組合せである。ま
た、図４に示すように、ＣＰＵ２の動作負荷状態は、各
動作モードにおけるＣＰＵ２の動作電流によって判断す
ることができる。例えば、動作モード「１」において、
動作電流が１．８ＡのときＣＰＵ２の負荷率は９０％と
なり、動作電流が０．３ＡのときＣＰＵ２の負荷率は１
０％となる。
て、組合せ可能な最小動作電圧値を選択することによっ
て（図３中の黒丸）、ＣＰＵ２による電力消費を削減す
ることができる。例えば、動作モード「１」では、動作
周波数３００ＭＨｚと１．２０Ｖとの組合せであり、動
作モード「５」では、動作周波数６００ＭＨｚと１．３
５Ｖとの組合せであり、動作モード「９」では、動作周
波数８００ＭＨｚと１．５０Ｖとの組合せである。ま
た、図４に示すように、ＣＰＵ２の動作負荷状態は、各
動作モードにおけるＣＰＵ２の動作電流によって判断す
ることができる。例えば、動作モード「１」において、
動作電流が１．８ＡのときＣＰＵ２の負荷率は９０％と
なり、動作電流が０．３ＡのときＣＰＵ２の負荷率は１
０％となる。
【００２６】このような構成において、フラッシュメモ
リ８に記憶されている動作モード変更プログラムに基づ
く複合機１の動作を説明する。動作モード変更プログラ
ムは、初期設定プログラム、性能アッププログラム、性
能ダウンプログラムから構成されている。図５は、本実
施の形態の初期設定プログラムの流れを示すフローチャ
ートである。図６は、本実施の形態の性能アッププログ
ラムの流れを示すフローチャートである。図７は、本実
施の形態の性能ダウンプログラムの流れを示すフローチ
ャートである。
リ８に記憶されている動作モード変更プログラムに基づ
く複合機１の動作を説明する。動作モード変更プログラ
ムは、初期設定プログラム、性能アッププログラム、性
能ダウンプログラムから構成されている。図５は、本実
施の形態の初期設定プログラムの流れを示すフローチャ
ートである。図６は、本実施の形態の性能アッププログ
ラムの流れを示すフローチャートである。図７は、本実
施の形態の性能ダウンプログラムの流れを示すフローチ
ャートである。
【００２７】複合機１の電源がＯＮされると、図５に示
すように、動作モードを最低性能「１」に設定し、性能
アップレジスタ２０をクリア（０にする）し、性能ダウ
ンレジスタ２１をクリアする（ステップＳ１）。そし
て、ＣＰＵ２の動作電流監視モードに入る（Ｓ２）。こ
の動作電流監視モードとは、ＣＰＵ電流検出部４により
ＣＰＵ２の動作電流Ｉｃを検出しながら、ＣＰＵ２に対
して定期的に割り込みを発生させるタイマを起動して、
このタイマ割り込みルーチン内で、性能アッププログラ
ム及び性能ダウンプログラムを行うモードである。これ
は、制御プログラム等のメインプログラムに影響を与え
ないように行う必要があるためで、このように割り込み
ルーチンにすればメインプログラムでＷＡＩＴ動作を行
うことがないので、メインプログラムに影響を与えずに
済む。
すように、動作モードを最低性能「１」に設定し、性能
アップレジスタ２０をクリア（０にする）し、性能ダウ
ンレジスタ２１をクリアする（ステップＳ１）。そし
て、ＣＰＵ２の動作電流監視モードに入る（Ｓ２）。こ
の動作電流監視モードとは、ＣＰＵ電流検出部４により
ＣＰＵ２の動作電流Ｉｃを検出しながら、ＣＰＵ２に対
して定期的に割り込みを発生させるタイマを起動して、
このタイマ割り込みルーチン内で、性能アッププログラ
ム及び性能ダウンプログラムを行うモードである。これ
は、制御プログラム等のメインプログラムに影響を与え
ないように行う必要があるためで、このように割り込み
ルーチンにすればメインプログラムでＷＡＩＴ動作を行
うことがないので、メインプログラムに影響を与えずに
済む。
【００２８】初期設定プログラムが終了した後、ＣＰＵ
２はメインプログラムに基づいて複合機１を制御する。
この複合機１は、画像読取部９や画像形成部１０等によ
って、オペレータにより操作パネル１７で選択されたコ
ピー動作やＦＡＸ動作等を行い、さらに、外部装置から
送信されたコマンドにより選択されたプリンタ動作を行
う。
２はメインプログラムに基づいて複合機１を制御する。
この複合機１は、画像読取部９や画像形成部１０等によ
って、オペレータにより操作パネル１７で選択されたコ
ピー動作やＦＡＸ動作等を行い、さらに、外部装置から
送信されたコマンドにより選択されたプリンタ動作を行
う。
【００２９】ＣＰＵ２にタイマ割り込みが掛かると、Ｃ
ＰＵ２は性能アッププログラムを実行する。図６に示す
ように、タイマ割り込みルーチンに入り、ＣＰＵ電流値
レジスタ２２から動作電流値Ｉｃをリードし、図４に基
づいて、この動作電流値Ｉｃから現在の動作モードにお
けるＣＰＵ２の負荷率を求め（Ｓ１０）、ＣＰＵ２の負
荷率が９０％以上であるか否かを判断する（Ｓ１１）。
ここに、ＣＰＵ負荷判断手段の機能が実現される。
ＰＵ２は性能アッププログラムを実行する。図６に示す
ように、タイマ割り込みルーチンに入り、ＣＰＵ電流値
レジスタ２２から動作電流値Ｉｃをリードし、図４に基
づいて、この動作電流値Ｉｃから現在の動作モードにお
けるＣＰＵ２の負荷率を求め（Ｓ１０）、ＣＰＵ２の負
荷率が９０％以上であるか否かを判断する（Ｓ１１）。
ここに、ＣＰＵ負荷判断手段の機能が実現される。
【００３０】ＣＰＵ２の負荷率が９０％以上でなかった
場合には（Ｓ１１のＮ）、性能アップレジスタ２０をク
リアして（Ｓ１２）、プログラムを終了させる。ＣＰＵ
２の負荷率が９０％以上であった場合には（Ｓ１１の
Ｙ）、性能アップレジスタ２０に１を加え、性能ダウン
レジスタ２１をクリアする（Ｓ１３）。次に、性能アッ
プレジスタ２０の値が３であるか否かを判断する（Ｓ１
４）。
場合には（Ｓ１１のＮ）、性能アップレジスタ２０をク
リアして（Ｓ１２）、プログラムを終了させる。ＣＰＵ
２の負荷率が９０％以上であった場合には（Ｓ１１の
Ｙ）、性能アップレジスタ２０に１を加え、性能ダウン
レジスタ２１をクリアする（Ｓ１３）。次に、性能アッ
プレジスタ２０の値が３であるか否かを判断する（Ｓ１
４）。
【００３１】性能アップレジスタ２０の値が３でなかっ
た場合には（Ｓ１４のＮ）、３回連続して性能アップが
要求されていないのでプログラムを終了させる。性能ア
ップレジスタ２０の値が３であった場合には（Ｓ１４の
Ｙ）、３回連続して性能アップが要求されているので、
性能アップレジスタ２０をクリアして（Ｓ１５）、現在
の動作モードが最高性能「９」であるか否かを判断する
（Ｓ１６）。
た場合には（Ｓ１４のＮ）、３回連続して性能アップが
要求されていないのでプログラムを終了させる。性能ア
ップレジスタ２０の値が３であった場合には（Ｓ１４の
Ｙ）、３回連続して性能アップが要求されているので、
性能アップレジスタ２０をクリアして（Ｓ１５）、現在
の動作モードが最高性能「９」であるか否かを判断する
（Ｓ１６）。
【００３２】現在の動作モードが最高性能「９」であっ
た場合には（Ｓ１６のＹ）、動作モードをこれ以上アッ
プさせることができないので、そのままプログラムを終
了させる。現在の動作モードが最高性能「９」でなかっ
た場合には（Ｓ１６のＮ）、動作モードを１段階アップ
させて（Ｓ１７）、プログラムを終了させる。詳述する
と、ＣＰＵ２の逓倍率を１段階上げて、さらに、ＶＩＤ
コードを電源コントローラ５に送信し、ＣＰＵ電源６の
電圧を、図３に基づいて、１段階アップさせられた動作
モードの動作周波数と組合せの最小動作電圧値に変更す
る。ここに、逓倍率変更手段の機能と電源電圧変更手段
の機能とが実現される。
た場合には（Ｓ１６のＹ）、動作モードをこれ以上アッ
プさせることができないので、そのままプログラムを終
了させる。現在の動作モードが最高性能「９」でなかっ
た場合には（Ｓ１６のＮ）、動作モードを１段階アップ
させて（Ｓ１７）、プログラムを終了させる。詳述する
と、ＣＰＵ２の逓倍率を１段階上げて、さらに、ＶＩＤ
コードを電源コントローラ５に送信し、ＣＰＵ電源６の
電圧を、図３に基づいて、１段階アップさせられた動作
モードの動作周波数と組合せの最小動作電圧値に変更す
る。ここに、逓倍率変更手段の機能と電源電圧変更手段
の機能とが実現される。
【００３３】次に、ＣＰＵ２は性能ダウンプログラムを
実行する。図７に示すように、ＣＰＵ電流値レジスタ２
２から動作電流値Ｉｃをリードし、図４に基づいて、こ
の動作電流値Ｉｃから現在の動作モードにおけるＣＰＵ
２の負荷率を求め（Ｓ２０）、ＣＰＵ２の負荷率が１０
％以下であるか否かを判断する（Ｓ２１）。ここに、Ｃ
ＰＵ負荷判断手段の機能が実現される。
実行する。図７に示すように、ＣＰＵ電流値レジスタ２
２から動作電流値Ｉｃをリードし、図４に基づいて、こ
の動作電流値Ｉｃから現在の動作モードにおけるＣＰＵ
２の負荷率を求め（Ｓ２０）、ＣＰＵ２の負荷率が１０
％以下であるか否かを判断する（Ｓ２１）。ここに、Ｃ
ＰＵ負荷判断手段の機能が実現される。
【００３４】ＣＰＵ２の負荷率が１０％以下でなかった
場合には（Ｓ２１のＮ）、性能ダウンレジスタ２１をク
リアして（Ｓ２２）、プログラムを終了させる。ＣＰＵ
２の負荷率が１０％以下であった場合には（Ｓ２１の
Ｙ）、性能ダウンレジスタ２１に１を加え、性能アップ
レジスタ２０をクリアする（Ｓ２３）。次に、性能ダウ
ンレジスタ２１の値が３であるか否かを判断する（Ｓ２
４）。
場合には（Ｓ２１のＮ）、性能ダウンレジスタ２１をク
リアして（Ｓ２２）、プログラムを終了させる。ＣＰＵ
２の負荷率が１０％以下であった場合には（Ｓ２１の
Ｙ）、性能ダウンレジスタ２１に１を加え、性能アップ
レジスタ２０をクリアする（Ｓ２３）。次に、性能ダウ
ンレジスタ２１の値が３であるか否かを判断する（Ｓ２
４）。
【００３５】性能ダウンレジスタ２１の値が３でなかっ
た場合には（Ｓ２４のＮ）、３回連続して性能ダウンが
要求されていないのでプログラムを終了させる。性能ダ
ウンレジスタ２１の値が３であった場合には（Ｓ２４の
Ｙ）、３回連続して性能ダウンが要求されているので、
性能ダウンレジスタ２１をクリアして（Ｓ２５）、現在
の動作モードが最低性能「１」であるか否かを判断する
（Ｓ２６）。
た場合には（Ｓ２４のＮ）、３回連続して性能ダウンが
要求されていないのでプログラムを終了させる。性能ダ
ウンレジスタ２１の値が３であった場合には（Ｓ２４の
Ｙ）、３回連続して性能ダウンが要求されているので、
性能ダウンレジスタ２１をクリアして（Ｓ２５）、現在
の動作モードが最低性能「１」であるか否かを判断する
（Ｓ２６）。
【００３６】現在の動作モードが最低性能「１」であっ
た場合には（Ｓ２６のＹ）、動作モードをこれ以上ダウ
ンさせることができないので、そのままプログラムを終
了させる。現在の動作モードが最低性能「１」でなかっ
た場合には（Ｓ２６のＮ）、動作モードを１段階ダウン
させて（Ｓ２７）、プログラムを終了させる。詳述する
と、ＣＰＵ２の逓倍率を１段階下げ、さらに、ＶＩＤコ
ードを電源コントローラ５に送信し、ＣＰＵ電源６の電
圧を、図３に基づいて、１段階ダウンさせられた動作モ
ードの動作周波数と組合せの最小動作電圧値に変更す
る。ここに、逓倍率変更手段の機能と電源電圧変更手段
の機能とが実現される。
た場合には（Ｓ２６のＹ）、動作モードをこれ以上ダウ
ンさせることができないので、そのままプログラムを終
了させる。現在の動作モードが最低性能「１」でなかっ
た場合には（Ｓ２６のＮ）、動作モードを１段階ダウン
させて（Ｓ２７）、プログラムを終了させる。詳述する
と、ＣＰＵ２の逓倍率を１段階下げ、さらに、ＶＩＤコ
ードを電源コントローラ５に送信し、ＣＰＵ電源６の電
圧を、図３に基づいて、１段階ダウンさせられた動作モ
ードの動作周波数と組合せの最小動作電圧値に変更す
る。ここに、逓倍率変更手段の機能と電源電圧変更手段
の機能とが実現される。
【００３７】このように本実施の形態によれば、ＣＰＵ
２の動作電流値Ｉｃを検出し、検出された動作電流値Ｉ
ｃに基づいてＣＰＵ２の動作負荷状態を判断し、ＣＰＵ
２の動作負荷状態が高負荷状態であると判断された場合
には、ＣＰＵ２の逓倍率を上げ、ＣＰＵ２の動作負荷状
態が低負荷状態であると判断された場合には、ＣＰＵ２
の逓倍率を下げて、ＣＰＵ２の動作モードを変更し、変
更された動作モードの動作周波数における最小動作電圧
値にＣＰＵ電源６の電圧を変更することから、ＣＰＵ２
の動作負荷状態が高負荷状態になったときに、ＣＰＵ２
の動作モードがアップさせられ、ＣＰＵ２の動作負荷状
態が低負荷状態になったときに、ＣＰＵ２の動作モード
がダウンさせられることによって、ＣＰＵ２による電力
消費を抑えながら確実に高速な処理が行われ、さらに、
変更された動作モードの動作周波数における最小動作電
圧値でＣＰＵ２が動作することによって、無駄な電力消
費が抑えられるので、省電力及び高速な処理を実現する
ことができる。さらに、逓倍率を１段階毎に上げたり下
げたりすることによって、細かく動作モードが変更さ
れ、細かい制御が可能となるので、無駄な電力消費を確
実に抑えることができる。
２の動作電流値Ｉｃを検出し、検出された動作電流値Ｉ
ｃに基づいてＣＰＵ２の動作負荷状態を判断し、ＣＰＵ
２の動作負荷状態が高負荷状態であると判断された場合
には、ＣＰＵ２の逓倍率を上げ、ＣＰＵ２の動作負荷状
態が低負荷状態であると判断された場合には、ＣＰＵ２
の逓倍率を下げて、ＣＰＵ２の動作モードを変更し、変
更された動作モードの動作周波数における最小動作電圧
値にＣＰＵ電源６の電圧を変更することから、ＣＰＵ２
の動作負荷状態が高負荷状態になったときに、ＣＰＵ２
の動作モードがアップさせられ、ＣＰＵ２の動作負荷状
態が低負荷状態になったときに、ＣＰＵ２の動作モード
がダウンさせられることによって、ＣＰＵ２による電力
消費を抑えながら確実に高速な処理が行われ、さらに、
変更された動作モードの動作周波数における最小動作電
圧値でＣＰＵ２が動作することによって、無駄な電力消
費が抑えられるので、省電力及び高速な処理を実現する
ことができる。さらに、逓倍率を１段階毎に上げたり下
げたりすることによって、細かく動作モードが変更さ
れ、細かい制御が可能となるので、無駄な電力消費を確
実に抑えることができる。
【００３８】本発明の第二の実施の形態について図８及
び図９を参照して説明する。本実施の形態は、プリンタ
動作・コピー動作・ＦＡＸ動作等を行う複合機１に制御
装置を適用した一例である。本実施の形態の基本的構成
は、第一の実施の形態と略同じであり、第一の実施の形
態との相違点は、ＣＰＵの動作負荷状態がある程度予測
できる単純コピー動作やＦＡＸ動作等の定型的な動作を
行う場合に、動作モードを第１性能と第２性能との２つ
だけに変更することである。ここで、単純コピー動作と
は、等倍のコピーであり、原稿の拡大や縮小等を行わな
いコピー動作のことである。
び図９を参照して説明する。本実施の形態は、プリンタ
動作・コピー動作・ＦＡＸ動作等を行う複合機１に制御
装置を適用した一例である。本実施の形態の基本的構成
は、第一の実施の形態と略同じであり、第一の実施の形
態との相違点は、ＣＰＵの動作負荷状態がある程度予測
できる単純コピー動作やＦＡＸ動作等の定型的な動作を
行う場合に、動作モードを第１性能と第２性能との２つ
だけに変更することである。ここで、単純コピー動作と
は、等倍のコピーであり、原稿の拡大や縮小等を行わな
いコピー動作のことである。
【００３９】第一の実施の形態のように、動作モードを
１段階毎にアップ又はダウンさせることは、プリンタ動
作を行うときに、非常に有効である。なぜなら、プリン
タ動作では、ＣＰＵ２の動作負荷状態がデータにより大
きく異なるためである。データが、複雑なポストスクリ
プトのファイルや膨大な計算が必要となる言語等であっ
た場合には、プリント動作時のＣＰＵ２の動作負荷状態
が高負荷状態になり、データがテキストデータ等であっ
た場合には、プリント動作時のＣＰＵ２の動作負荷状態
が低負荷状態になる。しかしながら、単純コピー動作や
ＦＡＸ動作等の定型的な動作では、ある一定のＣＰＵ２
の性能で処理が可能で、ＣＰＵ２の動作負荷状態は、コ
ピーやＦＡＸを行う原稿によって大きく異ならない。し
たがって、単純コピー動作やＦＡＸ動作等の定型的な動
作では、第一の実施の形態のように９種類の動作モード
を１段階毎に変更することは効率が悪く、２種類の動作
モードがあれば十分である。そこで、本実施の形態にお
いては、２種類の動作モードとして、第１性能「５」と
第２性能「１」との動作モードを用いる。したがって、
第１逓倍率が６．０倍に、第２逓倍率が３．０倍に設定
されている。
１段階毎にアップ又はダウンさせることは、プリンタ動
作を行うときに、非常に有効である。なぜなら、プリン
タ動作では、ＣＰＵ２の動作負荷状態がデータにより大
きく異なるためである。データが、複雑なポストスクリ
プトのファイルや膨大な計算が必要となる言語等であっ
た場合には、プリント動作時のＣＰＵ２の動作負荷状態
が高負荷状態になり、データがテキストデータ等であっ
た場合には、プリント動作時のＣＰＵ２の動作負荷状態
が低負荷状態になる。しかしながら、単純コピー動作や
ＦＡＸ動作等の定型的な動作では、ある一定のＣＰＵ２
の性能で処理が可能で、ＣＰＵ２の動作負荷状態は、コ
ピーやＦＡＸを行う原稿によって大きく異ならない。し
たがって、単純コピー動作やＦＡＸ動作等の定型的な動
作では、第一の実施の形態のように９種類の動作モード
を１段階毎に変更することは効率が悪く、２種類の動作
モードがあれば十分である。そこで、本実施の形態にお
いては、２種類の動作モードとして、第１性能「５」と
第２性能「１」との動作モードを用いる。したがって、
第１逓倍率が６．０倍に、第２逓倍率が３．０倍に設定
されている。
【００４０】図８は、本実施の形態の性能アッププログ
ラムの流れを示すフローチャートである。図９は、本実
施の形態の性能ダウンプログラムの流れを示すフローチ
ャートである。第一の実施の形態で説明した部分と同一
部分は同一符号で示し、説明も省略する。
ラムの流れを示すフローチャートである。図９は、本実
施の形態の性能ダウンプログラムの流れを示すフローチ
ャートである。第一の実施の形態で説明した部分と同一
部分は同一符号で示し、説明も省略する。
【００４１】オペレータにより操作パネル１７で単純コ
ピー動作又はＦＡＸ動作が選択された場合には、再び、
ＣＰＵ２が初期設定プログラムを実行する。そして、初
期設定プログラムが終了した後、ＣＰＵ２はメインプロ
グラムに基づいて複合機１を制御する。この複合機１
は、画像読取部９や画像形成部１０等によって、オペレ
ータにより操作パネル１７で選択された単純コピー動作
やＦＡＸ動作を行う。
ピー動作又はＦＡＸ動作が選択された場合には、再び、
ＣＰＵ２が初期設定プログラムを実行する。そして、初
期設定プログラムが終了した後、ＣＰＵ２はメインプロ
グラムに基づいて複合機１を制御する。この複合機１
は、画像読取部９や画像形成部１０等によって、オペレ
ータにより操作パネル１７で選択された単純コピー動作
やＦＡＸ動作を行う。
【００４２】ＣＰＵ２にタイマ割り込みが掛かると、Ｃ
ＰＵ２は性能アッププログラムを実行する。図８に示す
ように、タイマ割り込みルーチンに入り、ＣＰＵ電流値
レジスタ２２から動作電流値Ｉｃをリードし、図４に基
づいて、この動作電流値Ｉｃから現在の動作モードにお
けるＣＰＵ２の負荷率を求め（Ｓ１０）、ＣＰＵ２の負
荷率が９０％以上であるか否かを判断する（Ｓ１１）。
ここに、ＣＰＵ負荷判断手段の機能が実現される。
ＰＵ２は性能アッププログラムを実行する。図８に示す
ように、タイマ割り込みルーチンに入り、ＣＰＵ電流値
レジスタ２２から動作電流値Ｉｃをリードし、図４に基
づいて、この動作電流値Ｉｃから現在の動作モードにお
けるＣＰＵ２の負荷率を求め（Ｓ１０）、ＣＰＵ２の負
荷率が９０％以上であるか否かを判断する（Ｓ１１）。
ここに、ＣＰＵ負荷判断手段の機能が実現される。
【００４３】ＣＰＵ２の負荷率が９０％以上でなかった
場合には（Ｓ１１のＮ）、性能アップレジスタ２０をク
リアして（Ｓ１２）、プログラムを終了させる。ＣＰＵ
２の負荷率が９０％以上であった場合には（Ｓ１１の
Ｙ）、性能アップレジスタ２０に１を加え、性能ダウン
レジスタ２１をクリアする（Ｓ１３）。次に、性能アッ
プレジスタ２０の値が３であるか否かを判断する（Ｓ１
４）。
場合には（Ｓ１１のＮ）、性能アップレジスタ２０をク
リアして（Ｓ１２）、プログラムを終了させる。ＣＰＵ
２の負荷率が９０％以上であった場合には（Ｓ１１の
Ｙ）、性能アップレジスタ２０に１を加え、性能ダウン
レジスタ２１をクリアする（Ｓ１３）。次に、性能アッ
プレジスタ２０の値が３であるか否かを判断する（Ｓ１
４）。
【００４４】性能アップレジスタ２０の値が３でなかっ
た場合には（Ｓ１４のＮ）、３回連続して性能アップが
要求されていないのでプログラムを終了させる。性能ア
ップレジスタ２０の値が３であった場合には（Ｓ１４の
Ｙ）、３回連続して性能アップが要求されているので、
性能アップレジスタ２０をクリアして（Ｓ１５）、現在
の動作モードが第１性能「５」であるか否かを判断する
（Ｓ３１）。現在の動作モードが第１性能「５」であっ
た場合には（Ｓ３１のＹ）、動作モードを変えずにその
ままプログラムを終了させる。
た場合には（Ｓ１４のＮ）、３回連続して性能アップが
要求されていないのでプログラムを終了させる。性能ア
ップレジスタ２０の値が３であった場合には（Ｓ１４の
Ｙ）、３回連続して性能アップが要求されているので、
性能アップレジスタ２０をクリアして（Ｓ１５）、現在
の動作モードが第１性能「５」であるか否かを判断する
（Ｓ３１）。現在の動作モードが第１性能「５」であっ
た場合には（Ｓ３１のＹ）、動作モードを変えずにその
ままプログラムを終了させる。
【００４５】現在の動作モードが第１性能「１」でなか
った場合には（Ｓ３１のＮ）、動作モードを「５」に設
定して（Ｓ３２）、プログラムを終了させる。詳述する
と、ＣＰＵ２の逓倍率を第１逓倍率である６．０倍にし
て、さらに、ＶＩＤコードを電源コントローラ５に送信
し、ＣＰＵ電源６の電圧を、図３に基づいて、動作モー
ド「５」の動作周波数と組合せの最小動作電圧値に変更
する。ここに、逓倍率変更手段の機能と電源電圧変更手
段の機能とが実現される。
った場合には（Ｓ３１のＮ）、動作モードを「５」に設
定して（Ｓ３２）、プログラムを終了させる。詳述する
と、ＣＰＵ２の逓倍率を第１逓倍率である６．０倍にし
て、さらに、ＶＩＤコードを電源コントローラ５に送信
し、ＣＰＵ電源６の電圧を、図３に基づいて、動作モー
ド「５」の動作周波数と組合せの最小動作電圧値に変更
する。ここに、逓倍率変更手段の機能と電源電圧変更手
段の機能とが実現される。
【００４６】次に、ＣＰＵ２は性能ダウンプログラムを
実行する。図９に示すように、ＣＰＵ電流値レジスタ２
２から動作電流値Ｉｃをリードし、図４に基づいて、こ
の動作電流値Ｉｃから現在の動作モードにおけるＣＰＵ
２の負荷率を求め（Ｓ２０）、ＣＰＵ２の負荷率が１０
％以下であるか否かを判断する（Ｓ２１）。ここに、Ｃ
ＰＵ負荷判断手段の機能が実現される。
実行する。図９に示すように、ＣＰＵ電流値レジスタ２
２から動作電流値Ｉｃをリードし、図４に基づいて、こ
の動作電流値Ｉｃから現在の動作モードにおけるＣＰＵ
２の負荷率を求め（Ｓ２０）、ＣＰＵ２の負荷率が１０
％以下であるか否かを判断する（Ｓ２１）。ここに、Ｃ
ＰＵ負荷判断手段の機能が実現される。
【００４７】ＣＰＵ２の負荷率が１０％以下でなかった
場合には（Ｓ２１のＮ）、性能ダウンレジスタ２１をク
リアして（Ｓ２２）、プログラムを終了させる。ＣＰＵ
２の負荷率が１０％以下であった場合には（Ｓ２１の
Ｙ）、性能ダウンレジスタ２１に１を加え、性能アップ
レジスタ２０をクリアする（Ｓ２３）。次に、性能ダウ
ンレジスタ２１の値が３であるか否かを判断する（Ｓ２
４）。
場合には（Ｓ２１のＮ）、性能ダウンレジスタ２１をク
リアして（Ｓ２２）、プログラムを終了させる。ＣＰＵ
２の負荷率が１０％以下であった場合には（Ｓ２１の
Ｙ）、性能ダウンレジスタ２１に１を加え、性能アップ
レジスタ２０をクリアする（Ｓ２３）。次に、性能ダウ
ンレジスタ２１の値が３であるか否かを判断する（Ｓ２
４）。
【００４８】性能ダウンレジスタ２１の値が３でなかっ
た場合には（Ｓ２４のＮ）、３回連続して性能ダウンが
要求されていないのでプログラムを終了させる。性能ダ
ウンレジスタ２１の値が３であった場合には（Ｓ２４の
Ｙ）、３回連続して性能ダウンが要求されているので、
性能ダウンレジスタ２１をクリアして（Ｓ２５）、現在
の動作モードが第２性能「１」であるか否かを判断する
（Ｓ４１）。
た場合には（Ｓ２４のＮ）、３回連続して性能ダウンが
要求されていないのでプログラムを終了させる。性能ダ
ウンレジスタ２１の値が３であった場合には（Ｓ２４の
Ｙ）、３回連続して性能ダウンが要求されているので、
性能ダウンレジスタ２１をクリアして（Ｓ２５）、現在
の動作モードが第２性能「１」であるか否かを判断する
（Ｓ４１）。
【００４９】現在の動作モードが第２性能「１」であっ
た場合には（Ｓ４１のＹ）、動作モードを変えずにその
ままプログラムを終了させる。現在の動作モードが第２
性能「１」でなかった場合には（Ｓ４１のＮ）、動作モ
ードを「１」に設定して（４２）、プログラムを終了さ
せる。詳述すると、ＣＰＵ２の逓倍率を第２逓倍率であ
る３．０倍にして、さらに、ＶＩＤコードを電源コント
ローラ５に送信し、ＣＰＵ電源６の電圧を、図３に基づ
いて、動作モード「１」の動作周波数と組合せの最小動
作電圧値に変更する。ここに、逓倍率変更手段の機能と
電源電圧変更手段の機能とが実現される。
た場合には（Ｓ４１のＹ）、動作モードを変えずにその
ままプログラムを終了させる。現在の動作モードが第２
性能「１」でなかった場合には（Ｓ４１のＮ）、動作モ
ードを「１」に設定して（４２）、プログラムを終了さ
せる。詳述すると、ＣＰＵ２の逓倍率を第２逓倍率であ
る３．０倍にして、さらに、ＶＩＤコードを電源コント
ローラ５に送信し、ＣＰＵ電源６の電圧を、図３に基づ
いて、動作モード「１」の動作周波数と組合せの最小動
作電圧値に変更する。ここに、逓倍率変更手段の機能と
電源電圧変更手段の機能とが実現される。
【００５０】このように本実施の形態によれば、第一の
実施の形態の効果に加え、第１逓倍率と第２逓倍率との
２種類の逓倍率を設定し、動作モードを上げるときに第
１逓倍率に上げ、動作モードを下げるときに第２逓倍率
に下げることによって、動作周波数が２種類だけに変更
され、動作モードが第１性能「５」と第２性能「１」と
の２つに切り替えられ、単純コピー動作やＦＡＸ動作等
の定型的な動作の場合には、動作モードが必要とする性
能だけに切り替えられるので、効率良く、省電力及び高
速な処理を実現することができる。
実施の形態の効果に加え、第１逓倍率と第２逓倍率との
２種類の逓倍率を設定し、動作モードを上げるときに第
１逓倍率に上げ、動作モードを下げるときに第２逓倍率
に下げることによって、動作周波数が２種類だけに変更
され、動作モードが第１性能「５」と第２性能「１」と
の２つに切り替えられ、単純コピー動作やＦＡＸ動作等
の定型的な動作の場合には、動作モードが必要とする性
能だけに切り替えられるので、効率良く、省電力及び高
速な処理を実現することができる。
【００５１】本発明の第三の実施の形態について図１０
ないし図１２を参照して説明する。本実施の形態は、プ
リンタ動作・コピー動作・ＦＡＸ動作等を行う複合機１
に制御装置を適用した一例である。本実施の形態の基本
的構成は、第一の実施の形態と略同じである。第一の実
施の形態で説明した部分と同一部分は同一符号で示し、
説明も省略する。図１０は、本実施の形態の複合機１に
備えられた各部の電気的接続を示すブロック図である。
図１１は、本実施の形態のＡＳＩＣ３０の内部構造を示
すブロック図である。
ないし図１２を参照して説明する。本実施の形態は、プ
リンタ動作・コピー動作・ＦＡＸ動作等を行う複合機１
に制御装置を適用した一例である。本実施の形態の基本
的構成は、第一の実施の形態と略同じである。第一の実
施の形態で説明した部分と同一部分は同一符号で示し、
説明も省略する。図１０は、本実施の形態の複合機１に
備えられた各部の電気的接続を示すブロック図である。
図１１は、本実施の形態のＡＳＩＣ３０の内部構造を示
すブロック図である。
【００５２】図１０に示すように、周辺デバイスの１つ
であるＨＤＤ１２には、バスライン３を介して、デバイ
ス電流検出部として、ＨＤＤ１２の動作電流値Ｉｈを検
出するＨＤＤ電流検出部３１が接続され、このＨＤＤ電
流検出部３１には、デバイス電源として、ＨＤＤ１２の
動作用電源であるＨＤＤ電源１３が接続されている。Ｈ
ＤＤ電流検出部３１は、例えば、１０ｍΩ程度の抵抗を
有する抵抗体の両端の電位差を計測することで、その抵
抗体に流れる電流を検出する回路である。以下、このＨ
ＤＤ電流検出部３１により検出された動作電流Ｉｈの値
を動作電流値Ｉｈとする。
であるＨＤＤ１２には、バスライン３を介して、デバイ
ス電流検出部として、ＨＤＤ１２の動作電流値Ｉｈを検
出するＨＤＤ電流検出部３１が接続され、このＨＤＤ電
流検出部３１には、デバイス電源として、ＨＤＤ１２の
動作用電源であるＨＤＤ電源１３が接続されている。Ｈ
ＤＤ電流検出部３１は、例えば、１０ｍΩ程度の抵抗を
有する抵抗体の両端の電位差を計測することで、その抵
抗体に流れる電流を検出する回路である。以下、このＨ
ＤＤ電流検出部３１により検出された動作電流Ｉｈの値
を動作電流値Ｉｈとする。
【００５３】図１１に示すように、ＡＳＩＣ３０には、
ＨＤＤ１２の動作電流値Ｉｈを記憶するＨＤＤ電流値レ
ジスタ３２が設けられている。このＨＤＤ電流値レジス
タ３２には、ＨＤＤ電流検出部３１により検出されたＣ
ＰＵ２の動作電流Ｉｈを示すアナログ値がＡ／Ｄ変換器
３３を介してデジタル値として記憶される。
ＨＤＤ１２の動作電流値Ｉｈを記憶するＨＤＤ電流値レ
ジスタ３２が設けられている。このＨＤＤ電流値レジス
タ３２には、ＨＤＤ電流検出部３１により検出されたＣ
ＰＵ２の動作電流Ｉｈを示すアナログ値がＡ／Ｄ変換器
３３を介してデジタル値として記憶される。
【００５４】このような構成において、フラッシュメモ
リ８に記憶されている動作モード変更プログラムに基づ
いて制御装置の動作を説明する。本実施の形態の動作モ
ード変更プログラムは、第一の実施の形態の動作モード
変更プログラムと略同じであるが、第一の実施の形態の
動作モード変更プログラムとの相違点は、性能アッププ
ログラムが異なることである。図１２は、本実施の形態
の性能アッププログラムの流れを示すフローチャートで
ある。
リ８に記憶されている動作モード変更プログラムに基づ
いて制御装置の動作を説明する。本実施の形態の動作モ
ード変更プログラムは、第一の実施の形態の動作モード
変更プログラムと略同じであるが、第一の実施の形態の
動作モード変更プログラムとの相違点は、性能アッププ
ログラムが異なることである。図１２は、本実施の形態
の性能アッププログラムの流れを示すフローチャートで
ある。
【００５５】ＣＰＵ２にタイマ割り込みが掛かると、Ｃ
ＰＵ２は性能アッププログラムを実行する。図１２に示
すように、タイマ割り込みルーチンに入り、ＣＰＵ電流
値レジスタ２２から動作電流値Ｉｃをリードし、図４に
基づいて、この動作電流値Ｉｃから現在の動作モードに
おけるＣＰＵ２の負荷率を求め（Ｓ１０）、ＣＰＵ２の
負荷率が９０％以上であるか否かを判断する（Ｓ１
１）。ここに、ＣＰＵ負荷判断手段の機能が実現され
る。
ＰＵ２は性能アッププログラムを実行する。図１２に示
すように、タイマ割り込みルーチンに入り、ＣＰＵ電流
値レジスタ２２から動作電流値Ｉｃをリードし、図４に
基づいて、この動作電流値Ｉｃから現在の動作モードに
おけるＣＰＵ２の負荷率を求め（Ｓ１０）、ＣＰＵ２の
負荷率が９０％以上であるか否かを判断する（Ｓ１
１）。ここに、ＣＰＵ負荷判断手段の機能が実現され
る。
【００５６】ＣＰＵ２の負荷率が９０％以上でなかった
場合には（Ｓ１１のＮ）、性能アップレジスタ２０をク
リアして（Ｓ１２）、プログラムを終了させる。ＣＰＵ
２の負荷率が９０％以上であった場合には（Ｓ１１の
Ｙ）、性能アップレジスタ２０に１を加え、性能ダウン
レジスタ２１をクリアする（Ｓ１３）。次に、性能アッ
プレジスタ２０の値が３であるか否かを判断する（Ｓ１
４）。
場合には（Ｓ１１のＮ）、性能アップレジスタ２０をク
リアして（Ｓ１２）、プログラムを終了させる。ＣＰＵ
２の負荷率が９０％以上であった場合には（Ｓ１１の
Ｙ）、性能アップレジスタ２０に１を加え、性能ダウン
レジスタ２１をクリアする（Ｓ１３）。次に、性能アッ
プレジスタ２０の値が３であるか否かを判断する（Ｓ１
４）。
【００５７】性能アップレジスタ２０の値が３でなかっ
た場合には（Ｓ１４のＮ）、３回連続して性能アップが
要求されていないのでプログラムを終了させる。性能ア
ップレジスタ２０の値が３であった場合には（Ｓ１４の
Ｙ）、３回連続して性能アップが要求されているので、
現在の動作モードが最高性能「９」であるか否かを判断
する（Ｓ１６）。
た場合には（Ｓ１４のＮ）、３回連続して性能アップが
要求されていないのでプログラムを終了させる。性能ア
ップレジスタ２０の値が３であった場合には（Ｓ１４の
Ｙ）、３回連続して性能アップが要求されているので、
現在の動作モードが最高性能「９」であるか否かを判断
する（Ｓ１６）。
【００５８】現在の動作モードが最高性能「９」であっ
た場合には（Ｓ１６のＹ）、動作モードの性能をこれ以
上アップさせることができないので、そのままプログラ
ムを終了させる。現在の動作モードが最高性能「９」で
なかった場合には（Ｓ１６のＮ）、ＨＤＤ電流値レジス
タ３２から動作電流値Ｉｈをリードする（Ｓ５０）。そ
して、この動作電流値ＩｈがＨＤＤ１２のスタンバイ時
の電流値であるか否かを判断する（Ｓ５１）。ここに、
デバイス動作判断手段の機能が実現される。
た場合には（Ｓ１６のＹ）、動作モードの性能をこれ以
上アップさせることができないので、そのままプログラ
ムを終了させる。現在の動作モードが最高性能「９」で
なかった場合には（Ｓ１６のＮ）、ＨＤＤ電流値レジス
タ３２から動作電流値Ｉｈをリードする（Ｓ５０）。そ
して、この動作電流値ＩｈがＨＤＤ１２のスタンバイ時
の電流値であるか否かを判断する（Ｓ５１）。ここに、
デバイス動作判断手段の機能が実現される。
【００５９】動作電流値ＩｈがＨＤＤ１２のスタンバイ
時の電流値でなかった場合には（Ｓ５１のＮ）、ＨＤＤ
１２が動作しているので、動作モードをアップさせずに
プログラムを終了させる。動作電流値ＩｈがＨＤＤ１２
のスタンバイ時の電流値であった場合には（Ｓ５１の
Ｙ）、性能アップレジスタ２０をクリアして（Ｓ１
５）、動作モードを１段階アップさせて（Ｓ１７）、プ
ログラムを終了させる。詳述すると、ＣＰＵ２の逓倍率
を１段階上げ、さらに、ＶＩＤコードを電源コントロー
ラ５に送信し、ＣＰＵ電源６の電圧を、図３に基づい
て、１段階アップさせられた動作モードの動作周波数と
組合せの最小動作電圧値に変更する。ここに、逓倍率変
更手段の機能と電源電圧変更手段の機能とが実現され
る。
時の電流値でなかった場合には（Ｓ５１のＮ）、ＨＤＤ
１２が動作しているので、動作モードをアップさせずに
プログラムを終了させる。動作電流値ＩｈがＨＤＤ１２
のスタンバイ時の電流値であった場合には（Ｓ５１の
Ｙ）、性能アップレジスタ２０をクリアして（Ｓ１
５）、動作モードを１段階アップさせて（Ｓ１７）、プ
ログラムを終了させる。詳述すると、ＣＰＵ２の逓倍率
を１段階上げ、さらに、ＶＩＤコードを電源コントロー
ラ５に送信し、ＣＰＵ電源６の電圧を、図３に基づい
て、１段階アップさせられた動作モードの動作周波数と
組合せの最小動作電圧値に変更する。ここに、逓倍率変
更手段の機能と電源電圧変更手段の機能とが実現され
る。
【００６０】このように本実施の形態によれば、第一の
実施の形態の効果に加え、ＨＤＤ１２の動作電流値Ｉｈ
を検出し、検出された動作電流値Ｉｈに基づいてＨＤＤ
１２の動作状態を判断して、ＨＤＤ１２が動作している
場合には、動作モードをアップさせないことによって、
ＨＤＤ１２による電力消費が大きいときに、ＣＰＵ２に
よる消費電力が抑えられるので、装置全体の消費電力を
抑えることができる。
実施の形態の効果に加え、ＨＤＤ１２の動作電流値Ｉｈ
を検出し、検出された動作電流値Ｉｈに基づいてＨＤＤ
１２の動作状態を判断して、ＨＤＤ１２が動作している
場合には、動作モードをアップさせないことによって、
ＨＤＤ１２による電力消費が大きいときに、ＣＰＵ２に
よる消費電力が抑えられるので、装置全体の消費電力を
抑えることができる。
【００６１】なお、各実施の形態においては、動作負荷
状態を負荷率が９０％以上で高負荷状態と判断し（Ｓ１
１）、負荷率が１０％以下で低負荷状態と判断している
が（Ｓ１２）、これに限るものではなく、例えば、負荷
率が８０％以上で高負荷状態と判断し、負荷率が２０％
以下で低負荷状態と判断しても良い。
状態を負荷率が９０％以上で高負荷状態と判断し（Ｓ１
１）、負荷率が１０％以下で低負荷状態と判断している
が（Ｓ１２）、これに限るものではなく、例えば、負荷
率が８０％以上で高負荷状態と判断し、負荷率が２０％
以下で低負荷状態と判断しても良い。
【００６２】また、各実施の形態においては、性能アッ
プレジスタ２０及び性能ダウンレジスタ２１の値が３で
あるか否かを判断しているが（Ｓ１４、Ｓ２４）、これ
に限るものではなく、例えば、その値が５であるか否か
を判断しても良い。さらに、その値はプリンタ動作、コ
ピー動作、ＦＡＸ動作毎に異なっていても良い。
プレジスタ２０及び性能ダウンレジスタ２１の値が３で
あるか否かを判断しているが（Ｓ１４、Ｓ２４）、これ
に限るものではなく、例えば、その値が５であるか否か
を判断しても良い。さらに、その値はプリンタ動作、コ
ピー動作、ＦＡＸ動作毎に異なっていても良い。
【００６３】また、第一の実施の形態及び第三の実施の
形態においては、動作モードを1段階毎にアップ又はダ
ウンさせているが、これに限るものではなく、例えば、
２段階毎にアップ又はダウンさせても良い。
形態においては、動作モードを1段階毎にアップ又はダ
ウンさせているが、これに限るものではなく、例えば、
２段階毎にアップ又はダウンさせても良い。
【００６４】また、第三の実施の形態においては、ＨＤ
Ｄ１２の動作電流を検出しているが、これに限るもので
はなく、例えば、他の周辺デバイスの動作電流を検出し
ても良い。
Ｄ１２の動作電流を検出しているが、これに限るもので
はなく、例えば、他の周辺デバイスの動作電流を検出し
ても良い。
【００６５】
【発明の効果】請求項１記載の発明によれば、動作用電
源であるＣＰＵ電源の電力により動作し、外部クロック
周波数に対する逓倍率を変更することができ、さらに、
前記ＣＰＵ電源の電圧を制御する電源コントローラによ
り前記ＣＰＵ電源の電圧を変更することができるＣＰＵ
を有し、このＣＰＵに複数の周辺デバイスを電気的に接
続することにより前記各周辺デバイスを制御する制御装
置において、前記ＣＰＵの動作電流を検出するＣＰＵ電
流検出部と、前記ＣＰＵ電流検出部により検出された動
作電流に基づいて前記ＣＰＵにより動作負荷状態を判断
するＣＰＵ負荷判断手段と、前記ＣＰＵ負荷判断手段に
より動作負荷状態が高負荷状態であると判断された場合
には、前記ＣＰＵにより逓倍率を上げ、前記ＣＰＵ負荷
判断手段により動作負荷状態が低負荷状態であると判断
された場合には、前記ＣＰＵにより逓倍率を下げる逓倍
率変更手段と、前記逓倍率変更手段により変更された逓
倍率で逓倍された動作周波数において前記ＣＰＵが動作
できる最小動作電圧値に、前記ＣＰＵ電源の電圧を前記
ＣＰＵにより変更する電源電圧変更手段と、を備えるこ
とから、ＣＰＵの動作負荷状態が高負荷状態になったと
きに、ＣＰＵの動作周波数（ＣＰＵの性能）が上げら
れ、ＣＰＵの動作負荷状態が低負荷状態になったとき
に、ＣＰＵの動作周波数（ＣＰＵの性能）が下げられる
ことによって、ＣＰＵによる電力消費を抑えながら確実
に高速な処理が行われ、さらに、変更された動作周波数
における最小動作電圧値でＣＰＵが動作することによっ
て、無駄な電力消費が抑えられるので、省電力及び高速
な処理を実現することができる。
源であるＣＰＵ電源の電力により動作し、外部クロック
周波数に対する逓倍率を変更することができ、さらに、
前記ＣＰＵ電源の電圧を制御する電源コントローラによ
り前記ＣＰＵ電源の電圧を変更することができるＣＰＵ
を有し、このＣＰＵに複数の周辺デバイスを電気的に接
続することにより前記各周辺デバイスを制御する制御装
置において、前記ＣＰＵの動作電流を検出するＣＰＵ電
流検出部と、前記ＣＰＵ電流検出部により検出された動
作電流に基づいて前記ＣＰＵにより動作負荷状態を判断
するＣＰＵ負荷判断手段と、前記ＣＰＵ負荷判断手段に
より動作負荷状態が高負荷状態であると判断された場合
には、前記ＣＰＵにより逓倍率を上げ、前記ＣＰＵ負荷
判断手段により動作負荷状態が低負荷状態であると判断
された場合には、前記ＣＰＵにより逓倍率を下げる逓倍
率変更手段と、前記逓倍率変更手段により変更された逓
倍率で逓倍された動作周波数において前記ＣＰＵが動作
できる最小動作電圧値に、前記ＣＰＵ電源の電圧を前記
ＣＰＵにより変更する電源電圧変更手段と、を備えるこ
とから、ＣＰＵの動作負荷状態が高負荷状態になったと
きに、ＣＰＵの動作周波数（ＣＰＵの性能）が上げら
れ、ＣＰＵの動作負荷状態が低負荷状態になったとき
に、ＣＰＵの動作周波数（ＣＰＵの性能）が下げられる
ことによって、ＣＰＵによる電力消費を抑えながら確実
に高速な処理が行われ、さらに、変更された動作周波数
における最小動作電圧値でＣＰＵが動作することによっ
て、無駄な電力消費が抑えられるので、省電力及び高速
な処理を実現することができる。
【００６６】請求項２記載の発明によれば、請求項１記
載の制御装置において、前記ＣＰＵの逓倍率は段階的に
変更可能で、前記逓倍率変更手段では、前記ＣＰＵによ
り逓倍率を上げるときに１段階毎に上げるようにしたこ
とから、細かく動作周波数が変更され、細かい制御が可
能となるので、無駄な電力消費を確実に抑えることがで
きる。
載の制御装置において、前記ＣＰＵの逓倍率は段階的に
変更可能で、前記逓倍率変更手段では、前記ＣＰＵによ
り逓倍率を上げるときに１段階毎に上げるようにしたこ
とから、細かく動作周波数が変更され、細かい制御が可
能となるので、無駄な電力消費を確実に抑えることがで
きる。
【００６７】請求項３記載の発明によれば、請求項１又
は２記載の制御装置において、前記ＣＰＵの逓倍率は段
階的に変更可能で、前記逓倍率変更手段では、前記ＣＰ
Ｕにより逓倍率を下げるときに１段階毎に下げるように
したことから、細かく動作周波数が変更され、細かい制
御が可能となるので、無駄な電力消費を確実に抑えるこ
とができる。
は２記載の制御装置において、前記ＣＰＵの逓倍率は段
階的に変更可能で、前記逓倍率変更手段では、前記ＣＰ
Ｕにより逓倍率を下げるときに１段階毎に下げるように
したことから、細かく動作周波数が変更され、細かい制
御が可能となるので、無駄な電力消費を確実に抑えるこ
とができる。
【００６８】請求項４記載の発明によれば、請求項１記
載の制御装置において、第１逓倍率と第１逓倍率より小
さい第２逓倍率との２種類の逓倍率が設定されており、
前記逓倍率変更手段では、前記ＣＰＵにより逓倍率を上
げるときに第１逓倍率に上げるようにして、前記ＣＰＵ
により逓倍率を下げるときに第２逓倍率に下げるように
したことから、ＣＰＵの動作周波数は２種類だけに変更
され、例えば、複合機に適用した場合には、ＣＰＵの動
作負荷状態がある程度予測できる単純コピー動作やＦＡ
Ｘ動作等の定型的な動作のときに、ＣＰＵの動作周波数
を必要とする２種類だけに変更することが可能であるの
で、効率良く、省電力及び高速な処理を実現することが
できる。
載の制御装置において、第１逓倍率と第１逓倍率より小
さい第２逓倍率との２種類の逓倍率が設定されており、
前記逓倍率変更手段では、前記ＣＰＵにより逓倍率を上
げるときに第１逓倍率に上げるようにして、前記ＣＰＵ
により逓倍率を下げるときに第２逓倍率に下げるように
したことから、ＣＰＵの動作周波数は２種類だけに変更
され、例えば、複合機に適用した場合には、ＣＰＵの動
作負荷状態がある程度予測できる単純コピー動作やＦＡ
Ｘ動作等の定型的な動作のときに、ＣＰＵの動作周波数
を必要とする２種類だけに変更することが可能であるの
で、効率良く、省電力及び高速な処理を実現することが
できる。
【００６９】請求項５記載の発明によれば、請求項１、
２、３又は４記載の制御装置において、動作用電源であ
るデバイス電源の電力により動作する前記周辺デバイス
の動作電流を検出するデバイス電流検出部と、前記デバ
イス電流検出部により検出された動作電流に基づいて前
記ＣＰＵにより前記周辺デバイスが動作しているか否か
を判断するデバイス動作判断手段と、を備え、前記デバ
イス動作判断手段により前記周辺デバイスが動作してい
ると判断された場合には、前記逓倍率変更手段で前記Ｃ
ＰＵにより逓倍率を上げないようにしたことから、周辺
デバイスによる電力消費が大きいときに、ＣＰＵによる
電力消費が抑えられるので、装置全体の消費電力を抑え
ることができる。
２、３又は４記載の制御装置において、動作用電源であ
るデバイス電源の電力により動作する前記周辺デバイス
の動作電流を検出するデバイス電流検出部と、前記デバ
イス電流検出部により検出された動作電流に基づいて前
記ＣＰＵにより前記周辺デバイスが動作しているか否か
を判断するデバイス動作判断手段と、を備え、前記デバ
イス動作判断手段により前記周辺デバイスが動作してい
ると判断された場合には、前記逓倍率変更手段で前記Ｃ
ＰＵにより逓倍率を上げないようにしたことから、周辺
デバイスによる電力消費が大きいときに、ＣＰＵによる
電力消費が抑えられるので、装置全体の消費電力を抑え
ることができる。
【００７０】請求項６記載の複合機の発明によれば、請
求項１ないし５のいずれか一記載の制御装置と、原稿の
画像を読み取る画像読取部と、この読み取った画像の画
像形成を行う画像形成部と、を備えることから、請求項
１ないし５のいずれか一記載の発明と同様の効果を複合
機において実現することができる。
求項１ないし５のいずれか一記載の制御装置と、原稿の
画像を読み取る画像読取部と、この読み取った画像の画
像形成を行う画像形成部と、を備えることから、請求項
１ないし５のいずれか一記載の発明と同様の効果を複合
機において実現することができる。
【図１】本発明の第一の実施の形態の複合機に備えられ
た各部の電気的接続を示すブロック図である。
た各部の電気的接続を示すブロック図である。
【図２】本発明の第一の実施の形態のＡＳＩＣの内部構
造を示すブロック図である。
造を示すブロック図である。
【図３】各動作モードにおけるＣＰＵ電源の電圧値とＣ
ＰＵの動作周波数との組合せを示すテーブルである。
ＰＵの動作周波数との組合せを示すテーブルである。
【図４】各動作モードにおけるＣＰＵの負荷率とＣＰＵ
の動作電流との関係を示すテーブルである。
の動作電流との関係を示すテーブルである。
【図５】本発明の第一の実施の形態の初期設定プログラ
ムの流れを示すフローチャートである。
ムの流れを示すフローチャートである。
【図６】本発明の第一の実施の形態の性能アッププログ
ラムの流れを示すフローチャートである。
ラムの流れを示すフローチャートである。
【図７】本発明の第一の実施の形態の性能ダウンプログ
ラムの流れを示すフローチャートである。
ラムの流れを示すフローチャートである。
【図８】本発明の第二の実施の形態の性能アッププログ
ラムの流れを示すフローチャートである。
ラムの流れを示すフローチャートである。
【図９】本発明の第二の実施の形態の性能ダウンプログ
ラムの流れを示すフローチャートである。
ラムの流れを示すフローチャートである。
【図１０】本発明の第三の実施の形態の複合機に備えら
れた各部の電気的接続を示すブロック図である。
れた各部の電気的接続を示すブロック図である。
【図１１】本発明の第三の実施の形態のＡＳＩＣの内部
構造を示すブロック図である。
構造を示すブロック図である。
【図１２】本発明の第三の実施の形態の性能アッププロ
グラムの流れを示すフローチャートである。
グラムの流れを示すフローチャートである。
１ 複合機
２ ＣＰＵ
４ ＣＰＵ電流検出部
５ 電源コントローラ
６ ＣＰＵ電源
９ 画像読取部
１０ 画像形成部
─────────────────────────────────────────────────────
フロントページの続き
Ｆターム(参考） 2C061 AP03 AP04 AP07 HH11 HK11
HT13
5B011 DB03 DC06 GG06 KK03 LL12
LL13
5B021 AA01 MM02
5B079 BA01 BC01 BC07
Claims (6)
- 【請求項１】 動作用電源であるＣＰＵ電源の電力によ
り動作し、外部クロック周波数に対する逓倍率を変更す
ることができ、さらに、前記ＣＰＵ電源の電圧を制御す
る電源コントローラにより前記ＣＰＵ電源の電圧を変更
することができるＣＰＵを有し、このＣＰＵに複数の周
辺デバイスを電気的に接続することにより前記各周辺デ
バイスを制御する制御装置において、 前記ＣＰＵの動作電流を検出するＣＰＵ電流検出部と、 前記ＣＰＵ電流検出部により検出された動作電流に基づ
いて前記ＣＰＵにより動作負荷状態を判断するＣＰＵ負
荷判断手段と、 前記ＣＰＵ負荷判断手段により動作負荷状態が高負荷状
態であると判断された場合には、前記ＣＰＵにより逓倍
率を上げ、前記ＣＰＵ負荷判断手段により動作負荷状態
が低負荷状態であると判断された場合には、前記ＣＰＵ
により逓倍率を下げる逓倍率変更手段と、 前記逓倍率変更手段により変更された逓倍率で逓倍され
た動作周波数において前記ＣＰＵが動作できる最小動作
電圧値に、前記ＣＰＵ電源の電圧を前記ＣＰＵにより変
更する電源電圧変更手段と、を備えることを特徴とする
制御装置。 - 【請求項２】 前記ＣＰＵの逓倍率は段階的に変更可能
で、前記逓倍率変更手段では、前記ＣＰＵにより逓倍率
を上げるときに１段階毎に上げるようにした請求項１記
載の制御装置。 - 【請求項３】 前記ＣＰＵの逓倍率は段階的に変更可能
で、前記逓倍率変更手段では、前記ＣＰＵにより逓倍率
を下げるときに１段階毎に下げるようにした請求項１又
は２記載の制御装置。 - 【請求項４】 第１逓倍率と第１逓倍率より小さい第２
逓倍率との２種類の逓倍率が設定されており、 前記逓倍率変更手段では、前記ＣＰＵにより逓倍率を上
げるときに第１逓倍率に上げるようにして、前記ＣＰＵ
により逓倍率を下げるときに第２逓倍率に下げるように
した請求項１記載の制御装置。 - 【請求項５】 動作用電源であるデバイス電源の電力に
より動作する前記周辺デバイスの動作電流を検出するデ
バイス電流検出部と、 前記デバイス電流検出部により検出された動作電流に基
づいて前記ＣＰＵにより前記周辺デバイスが動作してい
るか否かを判断するデバイス動作判断手段と、を備え、 前記デバイス動作判断手段により前記周辺デバイスが動
作していると判断された場合には、前記逓倍率変更手段
で前記ＣＰＵにより逓倍率を上げないようにした請求項
１、２、３又は４記載の制御装置。 - 【請求項６】 請求項１ないし５のいずれか一記載の制
御装置と、 原稿の画像を読み取る画像読取部と、 この読み取った画像の画像形成を行う画像形成部と、を
備える複合機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059417A JP2003256069A (ja) | 2002-03-05 | 2002-03-05 | 制御装置及び複合機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002059417A JP2003256069A (ja) | 2002-03-05 | 2002-03-05 | 制御装置及び複合機 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003256069A true JP2003256069A (ja) | 2003-09-10 |
Family
ID=28669122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002059417A Pending JP2003256069A (ja) | 2002-03-05 | 2002-03-05 | 制御装置及び複合機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003256069A (ja) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228335A (ja) * | 2004-02-12 | 2005-08-25 | Eitokui Sui Kagi Kofun Yugenkoshi | コンピュータシステムの電源管理のアーキテクチャおよび方法 |
| JP2005322144A (ja) * | 2004-05-11 | 2005-11-17 | Namco Ltd | 画像生成プログラム、情報記憶媒体及び画像生成システム |
| JP2006114034A (ja) * | 2004-10-15 | 2006-04-27 | Intel Corp | プロセッサ動作電圧の自動動的制御 |
| WO2007032119A1 (ja) * | 2005-09-13 | 2007-03-22 | Sony Computer Entertainment Inc. | 電源装置およびそれを用いた電子機器 |
| JP2007213412A (ja) * | 2006-02-10 | 2007-08-23 | Sony Computer Entertainment Inc | マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置 |
| JP2008503835A (ja) * | 2004-06-22 | 2008-02-07 | インテル コーポレイション | 低電力デバイスの待機電力制御 |
| JP2010081752A (ja) * | 2008-09-26 | 2010-04-08 | Fujitsu Ltd | 電源制御システム、および電源制御方法 |
| JP2010148239A (ja) * | 2008-12-18 | 2010-07-01 | Fujitsu Ltd | 情報処理装置、情報処理システム、プログラム及び制御装置 |
| JP2010160804A (ja) * | 2010-02-12 | 2010-07-22 | Namco Bandai Games Inc | 画像生成プログラム、情報記憶媒体及び画像生成システム |
| JP2010250856A (ja) * | 2004-08-19 | 2010-11-04 | Intel Corp | パワーデリバリシステム |
| JP2011165215A (ja) * | 2011-05-17 | 2011-08-25 | Sony Computer Entertainment Inc | 電源装置およびそれを用いた電子機器 |
| WO2012026024A1 (ja) * | 2010-08-26 | 2012-03-01 | ルネサスエレクトロニクス株式会社 | データ処理装置およびデータ処理システム |
| US8312310B2 (en) | 2007-05-01 | 2012-11-13 | Canon Kabushiki Kaisha | Apparatus and method for changing clock frequency and modulation method based on current state |
| JP2015008006A (ja) * | 2009-12-16 | 2015-01-15 | クアルコム，インコーポレイテッド | 保証された定常状態期限で中央処理装置電力を制御するためのシステムおよび方法 |
| US9483101B2 (en) | 2010-12-22 | 2016-11-01 | Fujitsu Limited | Multicore processor system and power control method |
| JP2019097018A (ja) * | 2017-11-22 | 2019-06-20 | 株式会社リコー | 通信装置、画像形成装置、通信制御方法およびプログラム |
| US10915257B2 (en) | 2017-02-07 | 2021-02-09 | Samsung Electronics Co., Ltd. | Semiconductor device and semiconductor system |
-
2002
- 2002-03-05 JP JP2002059417A patent/JP2003256069A/ja active Pending
Cited By (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005228335A (ja) * | 2004-02-12 | 2005-08-25 | Eitokui Sui Kagi Kofun Yugenkoshi | コンピュータシステムの電源管理のアーキテクチャおよび方法 |
| JP2005322144A (ja) * | 2004-05-11 | 2005-11-17 | Namco Ltd | 画像生成プログラム、情報記憶媒体及び画像生成システム |
| JP4528027B2 (ja) * | 2004-05-11 | 2010-08-18 | 株式会社バンダイナムコゲームス | 画像生成プログラム、情報記憶媒体及び画像生成システム |
| JP2008503835A (ja) * | 2004-06-22 | 2008-02-07 | インテル コーポレイション | 低電力デバイスの待機電力制御 |
| JP2010250856A (ja) * | 2004-08-19 | 2010-11-04 | Intel Corp | パワーデリバリシステム |
| JP2006114034A (ja) * | 2004-10-15 | 2006-04-27 | Intel Corp | プロセッサ動作電圧の自動動的制御 |
| US8051304B2 (en) | 2005-09-13 | 2011-11-01 | Sony Computer Entertainment Inc. | Power supply apparatus with system controller |
| WO2007032119A1 (ja) * | 2005-09-13 | 2007-03-22 | Sony Computer Entertainment Inc. | 電源装置およびそれを用いた電子機器 |
| JP2007079848A (ja) * | 2005-09-13 | 2007-03-29 | Sony Computer Entertainment Inc | 電源装置およびそれを用いた電子機器 |
| JP2007213412A (ja) * | 2006-02-10 | 2007-08-23 | Sony Computer Entertainment Inc | マイクロプロセッサの電源電圧設定方法、プログラムおよび演算処理装置 |
| US8069361B2 (en) | 2006-02-10 | 2011-11-29 | Sony Computer Entertainment Inc. | Method and program for setting microprocessor power supply voltage |
| US8312310B2 (en) | 2007-05-01 | 2012-11-13 | Canon Kabushiki Kaisha | Apparatus and method for changing clock frequency and modulation method based on current state |
| JP2010081752A (ja) * | 2008-09-26 | 2010-04-08 | Fujitsu Ltd | 電源制御システム、および電源制御方法 |
| US8954761B2 (en) | 2008-12-18 | 2015-02-10 | Fujitsu Limited | Method and system of controlling power supply of an information processing device including load information |
| JP2010148239A (ja) * | 2008-12-18 | 2010-07-01 | Fujitsu Ltd | 情報処理装置、情報処理システム、プログラム及び制御装置 |
| JP2015008006A (ja) * | 2009-12-16 | 2015-01-15 | クアルコム，インコーポレイテッド | 保証された定常状態期限で中央処理装置電力を制御するためのシステムおよび方法 |
| JP2010160804A (ja) * | 2010-02-12 | 2010-07-22 | Namco Bandai Games Inc | 画像生成プログラム、情報記憶媒体及び画像生成システム |
| JP5548775B2 (ja) * | 2010-08-26 | 2014-07-16 | ルネサスエレクトロニクス株式会社 | データ処理装置およびデータ処理システム |
| JPWO2012026024A1 (ja) * | 2010-08-26 | 2013-10-28 | ルネサスエレクトロニクス株式会社 | データ処理装置およびデータ処理システム |
| CN103069409A (zh) * | 2010-08-26 | 2013-04-24 | 瑞萨电子株式会社 | 数据处理装置和数据处理系统 |
| WO2012026024A1 (ja) * | 2010-08-26 | 2012-03-01 | ルネサスエレクトロニクス株式会社 | データ処理装置およびデータ処理システム |
| US9026823B2 (en) | 2010-08-26 | 2015-05-05 | Renesas Electronics Corporation | Data processing device and data processing system with wide voltage range operation mode |
| US9170637B2 (en) | 2010-08-26 | 2015-10-27 | Renesas Electronics Corporation | Data processing device and data processing system with wide voltage range operation mode |
| US9483101B2 (en) | 2010-12-22 | 2016-11-01 | Fujitsu Limited | Multicore processor system and power control method |
| JP2011165215A (ja) * | 2011-05-17 | 2011-08-25 | Sony Computer Entertainment Inc | 電源装置およびそれを用いた電子機器 |
| US10915257B2 (en) | 2017-02-07 | 2021-02-09 | Samsung Electronics Co., Ltd. | Semiconductor device and semiconductor system |
| JP2019097018A (ja) * | 2017-11-22 | 2019-06-20 | 株式会社リコー | 通信装置、画像形成装置、通信制御方法およびプログラム |
| JP7017069B2 (ja) | 2017-11-22 | 2022-02-08 | 株式会社リコー | 通信装置及び画像形成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003256069A (ja) | 制御装置及び複合機 | |
| JP5736120B2 (ja) | 電気機器、画像形成装置、電気機器制御方法及びプログラム | |
| US9513853B2 (en) | Data processing apparatus capable of controlling power supply, control method therefor, and storage medium | |
| US7565561B2 (en) | System for controlling voltage supplied to communication interface between energy-saving mode and normal mode through the used of a resistor upon whether external device is connected | |
| US9065953B2 (en) | Image forming apparatus, method for controlling the image forming apparatus, and program, with mode shifting based on duration required for shifting and amount of information to be stored | |
| US20140164805A1 (en) | Data processing apparatus, method for controlling data processing apparatus, and program | |
| JP2010191951A (ja) | 電子機器、その省電力制御方法、およびプログラム | |
| JP2011055080A (ja) | 画像処理装置、プログラムおよび画像処理システム | |
| US10033895B2 (en) | Printing apparatus having plurality of power states and control method therefor | |
| US9348295B2 (en) | Printing apparatus, method for controlling printing apparatus, and storage medium | |
| CN111541825B (zh) | 电子装置及其控制方法 | |
| JP2007026075A (ja) | データ処理装置及びデータ処理装置の制御方法 | |
| EP3349425B1 (en) | Information processing apparatus and control method of the information processing apparatus | |
| JP6842641B2 (ja) | 画像形成装置 | |
| JP4261453B2 (ja) | メモリ制御装置 | |
| US20180213103A1 (en) | Image processing apparatus, method of controlling the same, and storage medium | |
| US10782769B2 (en) | Communication device, communication controlling method, and non-transitory recording medium | |
| JP2009077301A (ja) | 画像処理装置およびその制御方法 | |
| JP2006240095A (ja) | 印刷装置 | |
| JP2013017117A (ja) | 画像形成装置、周波数制御方法 | |
| JP2011120040A (ja) | 画像処理装置 | |
| JP2003015785A (ja) | 情報処理装置、その制御方法、制御プログラム、および制御プログラムを記録したコンピュータ読み取り可能な記録媒体 | |
| JP5347915B2 (ja) | 画像処理装置 | |
| JP2007207167A (ja) | 電子機器および制御方法 | |
| JP2011023874A (ja) | 画像形成装置及び情報処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041005 |