JP2017084063A - メモリコントローラ、フラッシュメモリシステム及び電源電圧供給制御方法 - Google Patents

Abstract

【課題】フラッシュメモリに適切な電源電圧を供給でき且つメモリコントローラがフラッシュメモリのバージョンアップの頻度に耐えられるようにする。
【解決手段】フラッシュＩＤを記憶しているフラッシュメモリが採用される。電源電圧をフラッシュメモリに供給するフラッシュ電源手段が、設定された電源電圧値に従う電源電圧を供給するようになっている。フラッシュ電源手段とメモリコントローラとの間に、電圧設定制御信号ラインが設けられる。メモリコントローラが、複数のフラッシュＩＤにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報を記憶する。メモリコントローラが、フラッシュメモリからフラッシュＩＤを読み出し、読み出したフラッシュＩＤに対応付けられている電源電圧値を制御情報から特定し、特定した電源電圧値を、電圧設定制御信号ラインを介して、フラッシュ電源手段に設定する。
【選択図】図１

Description

本発明は、フラッシュメモリへの電源電圧の供給を制御するメモリコントローラ、フラッシュメモリシステム及び電源電圧供給制御方法に関する。

フラッシュメモリシステムでは、フラッシュメモリが負荷の一種である。フラッシュメモリに適切な電源電圧を供給することが望ましい。例えば、フラッシュメモリが必要とする電源電圧よりも高い電源電圧を供給しないようにすることが望ましい。

例えば、特許文献１によれば、負荷回路毎に固有の抵抗値の抵抗が設けられており、電源が、負荷回路から、その負荷回路の必要電圧が判る信号を受信し、その信号に応じた電圧を、負荷回路に出力する。

特開2000-99174号公報

特許文献１に開示の技術を、フラッシュメモリの電源電圧供給制御に転用することはできない。通常、フラッシュメモリは固有の抵抗値を有しないからである。

上述したように、フラッシュメモリに適切な電源電圧を供給することが望ましい。

更に、フラッシュメモリのバージョンアップ（例えば、同プロセスでダイが異なるフラッシュメモリの提供、又は、プロセスが移行したフラッシュメモリの提供）は、フラッシュメモリへのアクセスを制御するメモリコントローラのバージョンアップよりも多いので、フラッシュメモリがバージョンアップしてもメモリコントローラを継続して使用できることが望ましい。

本発明の目的は、フラッシュメモリに適切な電源電圧を供給でき且つフラッシュメモリがバージョンアップしてもメモリコントローラを継続して使用できるようにすることにある。

フラッシュＩＤを記憶しているフラッシュメモリが採用される。電源電圧をフラッシュメモリに供給するフラッシュ電源手段が、設定された電源電圧値に従う電源電圧を供給するようになっている。フラッシュ電源手段とメモリコントローラとの間に、電圧設定制御信号ラインが設けられる。メモリコントローラが、複数のフラッシュＩＤにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報を記憶する。メモリコントローラが、フラッシュメモリからフラッシュＩＤを読み出し、読み出したフラッシュＩＤに対応付けられている電源電圧値を制御情報から特定し、特定した電源電圧値を、電圧設定制御信号ラインを介して、フラッシュ電源手段に設定する。

本発明によれば、フラッシュ電源手段が、設定された電源電圧値に従う電源電圧を供給するようになっており、フラッシュ電源手段に、フラッシュメモリが記憶しているフラッシュＩＤに対応付けられた電源電圧値が設定される。これにより、フラッシュメモリに適切な電源電圧を供給できる。

また、本発明によれば、メモリコントローラが、複数のフラッシュＩＤにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報を記憶し、その制御情報から、読み出したフラッシュＩＤに対応付けられた電源電圧値を特定する。制御情報を更新すれば、新たなフラッシュＩＤに対応可能である。これにより、フラッシュメモリがバージョンアップしてもメモリコントローラを継続して使用できる。

実施例１に係るフラッシュメモリシステムの構成を示す。 実施例１に係る制御テーブルの構成を示す。 フォーマット処理のフローチャートである。 実施例２に係るフラッシュメモリシステムの構成を示す。 実施例３に係るフラッシュメモリシステムの構成を示す。 実施例３に係る制御テーブルの構成を示す。 電源遮断処理のフローチャートである。 実施例４に係るフラッシュメモリシステムの構成を示す。 実施例４に係る制御テーブルの構成を示す。

以下、本発明の幾つかの実施例を説明する。

図１は、実施例１に係るフラッシュメモリシステム１００の構成を示す。

フラッシュメモリシステム１００は、フラッシュメモリ１０１と、フラッシュメモリ１０１に電源電圧を供給するＤＣ／ＤＣコンバータ１０６と、フラッシュメモリ１０１へのアクセスを制御するメモリコントローラ１０２とを備える。ホストシステム１１２（例えば、計算機又は計算機内のプロセッサ）は、フラッシュメモリシステム１００のメモリコントローラ１０２に接続される。

フラッシュメモリ１０１は、例えば、ブロックよりも小さい単位であるページ単位でデータが入出力されるフラッシュメモリ、典型的にはＮＡＮＤ型のフラッシュメモリである。しかし、フラッシュメモリ１０１は、ＮＡＮＤ型のフラッシュメモリに限られない。フラッシュメモリ１０１は、フラッシュＩＤを記憶している。フラッシュＩＤは、フラッシュメモリ１０１のタイプに固有のＩＤであり、例えば、型番である。言い換えると、フラッシュＩＤは、フラッシュメモリ１０１のタイプをメモリコントローラ１０２が認識できるようにするためのコードである。バージョンアップ後のフラッシュメモリとバージョンアップ前のフラッシュメモリがそれぞれ記憶するフラッシュＩＤは異なる。フラッシュＩＤは、フラッシュメモリ１０１における所定の記憶領域に記憶される。

ＤＣ／ＤＣコンバータ１０６は、フラッシュ電源手段の一例である。ＤＣ／ＤＣコンバータ１０６は、ホストシステム１１２から電源電圧の供給を受け、フラッシュメモリ１０１に基づいた所望の電源電圧をフラッシュメモリ１０１へ供給する。ＤＣ／ＤＣコンバータ１０６は、フラッシュ電源手段の一例である。ホストシステム１１２は、電源ライン１１４を介して、ＤＣ／ＤＣコンバータ１０６に電源電圧を供給する。ＤＣ／ＤＣコンバータ１０６は、電源電圧値が設定される電圧値記憶部１０７（例えばレジスタ）を有する。ＤＣ／ＤＣコンバータ１０６は、設定された電源電圧値に従う電源電圧をフラッシュメモリ１０１に供給する。ＤＣ／ＤＣコンバータ１０６は、メモリコントローラ１０２に対するインターフェース１１３、例えばＩ２Ｃインターフェースを有する。ＤＣ／ＤＣコンバータ１０６は、電圧設定制御信号ライン１２１を介して、メモリコントローラ１０２に接続される。インターフェース１１３には、電圧設定制御信号ライン１２１が接続される。

メモリコントローラ１０２は、記憶部１０３と制御部１０５とを有する。

記憶部１０３は、例えばＤＲＡＭ（Dynamic Random Access Memory）のようなメモリであり、記憶手段の一例である。記憶部１０３は、複数のフラッシュＩＤと複数のフラッシュＩＤにそれぞれ対応した複数の電源電圧値とを含んだ制御テーブル１０４を記憶する。制御テーブル１０４は、制御情報の一例であり、制御テーブル１０４の少なくとも一部が、フラッシュメモリ１０１に格納されてもよい。

制御部１０５は、制御手段の一例である。制御部１０５は、例えばプロセッサ（図示せず）を含み、ホストシステム１１２に対するインターフェース１１１と、フラッシュメモリ１０１に対するインターフェース１０９とを有する。また、制御部１０５は、ＤＣ／ＤＣコンバータ１０６に対するインターフェース１１０、例えばＩ２Ｃインターフェースを有する。制御部１０５は、フラッシュメモリ１０１からフラッシュＩＤを読み出し、読み出したフラッシュＩＤに対応付けられている電源電圧値を制御テーブル１０４から特定する。制御部１０５は、特定した電源電圧値を、電圧設定制御信号ライン１２１を介して、ＤＣ／ＤＣコンバータ１０６の電圧値記憶部１０７（例えばレジスタ）に設定する。具体的には、例えば、制御部１０５は、特定した電源電圧値を指定した電圧設定制御信号を、電圧設定制御信号ライン１２１を介して、ＤＣ／ＤＣコンバータ１０６に出力する。

図２は、制御テーブル１０４の構成を示す。

制御テーブル１０４は、フラッシュＩＤ毎にレコードを含む。各レコードが、フラッシュＩＤと、電源電圧値（ＶＣＣ）と、１以上の制御パラメータ値とを含む。１以上の制御パラメータ値の各々は、メモリコントローラ１０２が行う処理の際に参照されるパラメータ値である。制御パラメータ値は、フラッシュメモリ１０１の構造的な仕様の情報と電圧仕様の情報とのうちの少なくとも一方でよい。制御パラメータ値として、例えば、リード時に使用されるリードリトライのシーケンス情報、ブロックサイズ、ページサイズである。

図２に示す通り、フラッシュＩＤによって、電源電圧値が異なっていることがある。言い換えれば、フラッシュＩＤに対応付けられている電源電圧値は、そのフラッシュＩＤを記憶しているフラッシュメモリ１０１に適切な電源電圧値である。この電源電圧値は、事前に実験等により決定された値でよい。また、電源電圧値は、後述の初期電圧値以下であり、最低電圧値（ＭＩＮ）以上でよい。最低電圧値は、初期電圧値以下、典型的には、初期電圧値未満である。電源電圧値も、初期電圧値以下、典型的には、初期電圧値未満である。

図３は、フォーマット処理のフローチャートである。

フォーマット処理は、フラッシュメモリ１０１のフォーマット時に行われる処理である。この処理の完了後に、フラッシュメモリシステム１００が一製品として出荷されてよい。

制御部１０５は、初期電圧値（ＴＹＰ）を、電圧設定制御信号ライン１２１を介して、ＤＣ／ＤＣコンバータ１０６の電圧値記憶部１０７に設定する（Ｓ３０１）。初期電圧値は、異なるタイプの複数のフラッシュメモリ１０１に共通の値、言い換えれば、フラッシュメモリ１０１のフラッシュＩＤに依存しない値でよい。初期電圧値が設定されたＤＣ／ＤＣコンバータ１０６は、その初期電圧値に従う電源電圧をフラッシュメモリ１０１に供給する。これにより、フラッシュメモリ１０１からフラッシュＩＤの読出しが可能な状態になる。

制御部１０５は、フラッシュメモリ１０１からフラッシュＩＤを読み出す（Ｓ３０２及びＳ３０３）。具体的には、例えば、制御部１０５は、Read ID Operationコマンドをフラッシュメモリ１０１に送信し（Ｓ３０２）、そのコマンドの応答として、フラッシュＩＤを含んだ応答をフラッシュメモリ１０１から受信する（Ｓ３０３）。

制御部１０５は、受信した応答内のフラッシュＩＤをキーに制御テーブル１０４を参照し、そのフラッシュＩＤが問題有りか否かを判定する（Ｓ３０４）。問題有りとは、例えば、そのフラッシュＩＤの桁数が所定桁数を超えている、又は、そのフラッシュＩＤが制御テーブル１０４に未登録である、である。問題無しとは、例えば、そのフラッシュＩＤに対応付けられている電源電圧値（ＶＣＣ）及び制御パラメータ値を制御テーブル１０４から特定できた、である。

問題有りの場合（Ｓ３０４：Ｙｅｓ）、制御部１０５は、ホストシステム１１２にエラーを通知する（Ｓ３０５）。更に、制御部１０５は、上述の初期電圧値を、電圧設定制御信号ライン１２１を介して、ＤＣ／ＤＣコンバータ１０６に設定してもよい。

問題無しの場合（Ｓ３０４：Ｎｏ）、制御部１０５は、Ｓ３０４で特定された電源電圧値（読み出されたフラッシュＩＤに対応付けられている電源電圧値（ＶＣＣ））を、電圧設定制御信号ライン１２１を介して、ＤＣ／ＤＣコンバータ１０６に設定し、且つ、Ｓ３０４で特定された制御パラメータ値（読み出されたフラッシュＩＤに対応付けられている制御パラメータ値）を、その制御パラメータ値が設定されるべき記憶領域に設定する（Ｓ３０６）。その記憶領域は、記憶部１０３における領域でもよいし、制御部１０５内のレジスタ（図示せず）であってもよい。

電源電圧値（ＶＣＣ）が設定されたＤＣ／ＤＣコンバータ１０６は、その電源電圧値に従う電源電圧をフラッシュメモリ１０１に供給する（Ｓ３０７）。

以上、実施例１によれば、ＤＣ／ＤＣコンバータ１０６が、電圧値記憶部１０７を有し、その電圧値記憶部１０７に、フラッシュメモリ１０１が記憶しているフラッシュＩＤに対応付けられた電源電圧値が自動的に設定される。これにより、フラッシュメモリ１０１に適切な電源電圧を供給できる。

また、実施例１によれば、メモリコントローラ１０２が、複数のフラッシュＩＤにそれぞれ対応付けられた複数の電源電圧値を含んだ制御テーブル１０４を記憶する。制御テーブル１０４を更新すれば、新たなフラッシュＩＤに対応可能である。これにより、フラッシュメモリ１０１として、バージョンアップされたフラッシュメモリ１０１が搭載されても、バージョンアップ前のフラッシュメモリ１０１のメモリコントローラ１０２と同一のメモリコントローラ１０２を使用できる。

また、実施例１によれば、制御部１０５は、メモリコントローラ１０２自身が使う制御パラメータ値だけでなく、メモリコントローラ１０２自身が使わない値（すなわち、メモリコントローラ１０２外部のＤＣ／ＤＣコンバータ１０６が使用する電源電圧値）を同じ処理の中で決定することができる。効率的な処理が実現されている。

以下、実施例２を説明する。その際、実施例１との相違点を主に説明し、実施例１との共通点については説明を省略或いは簡略する。

図４は、実施例２に係るフラッシュメモリシステムの構成を示す。

メモリコントローラ４０２の制御部４０５は、S.M.A.R.T.（Self-Monitoring & Analysis Reporting Technology）機能を有する。制御部４０５は、S.M.A.R.T.機能を実行することにより、所定の自己診断を実行し、自己診断結果を表す情報を含んだS.M.A.R.T.情報をホストシステム４１２に出力する。S.M.A.R.T.情報が、特定された電源電圧値（読み出されたフラッシュＩＤに対応付けられている電源電圧値）を含む。

ホストシステム４１２は、メモリコントローラ４０２からのS.M.A.R.T.情報の少なくとも一部、例えば電源電圧値を表示する。

実施例２によれば、フラッシュメモリ１０１に供給される電源電圧の値を、S.M.A.R.T.機能により、ユーザ（ホストシステム４１２のユーザ）が確認できる。具体的には、例えば、フラッシュメモリシステム４００の製品検査時において、設定された電源電圧値に従う電源電圧がフラッシュメモリ１０１に供給されているか否かを、チェッカー（人間）が、製品検査の際に確認できる。

以下、実施例３を説明する。その際、実施例１及び２との相違点を主に説明し、実施例１及び２との共通点については説明を省略或いは簡略する。

図５は、実施例３に係るフラッシュメモリシステムの構成を示す。

フラッシュメモリシステム５００は、更に、電圧検知器５５６及び大容量コンデンサ５５７を有する。

電圧検知器５５６は、電圧検知手段の一例である。電圧検知器５５６は、電源ライン１１４を流れる電圧（ＤＣ／ＤＣコンバータ１０６へ供給される電源電圧）を監視する。電圧検知器５５６は、ＤＣ／ＤＣコンバータ１０６へ供給される電源電圧の供給が遮断された場合、その遮断を検知し、遮断を示す信号である遮断信号をメモリコントローラ５０２に出力する。

大容量コンデンサ５５７は、充電手段の一例である。大容量コンデンサ５５７は、ＤＣ／ＤＣコンバータ１０６へ供給される電源電圧（入力電圧）によって充電される。大容量コンデンサ５５７は、その電源電圧の供給が遮断された場合に、充電された電圧を、ＤＣ／ＤＣコンバータ１０６へ供給する。

図６は、実施例３に係る制御テーブルの構成を示す。

制御テーブル５０４が有する各レコードは、更に、遮断電圧値が設定される。遮断電圧値は、ＤＣ／ＤＣコンバータ１０６へ供給される電源電圧が遮断された場合にフラッシュメモリ１０１へ供給する電源電圧の値である。遮断電圧値は、フラッシュＩＤに依存するが、典型的には、電源電圧値（ＶＣＣ）（フォーマット時に設定される電源電圧値）未満である。遮断電圧値も、実験等に基づいて決定された電圧値でよい。

図７は、電源遮断処理のフローチャートである。

電源遮断処理は、フォーマット処理後の稼働時において（例えば、製品出荷されたフラッシュメモリシステム５００において）行われる処理である。

ホストシステム１１２からの電源電圧の供給が遮断され（Ｓ７０１）、電圧検知器５５６が、その遮断を検知し、遮断信号をメモリコントローラ５０２に出力する（Ｓ７０２）。

メモリコントローラ５０２が遮断信号を受信し、制御部５０５が、フラッシュＩＤに対応した遮断電圧値を、電圧設定制御信号ライン１２１を介して、ＤＣ／ＤＣコンバータ１０６に設定する（Ｓ７０３）。Ｓ７０３では、具体的には、例えば、制御部５０５が、フラッシュメモリ１０１からフラッシュＩＤを読み出し、読み出したフラッシュＩＤに対応した遮断電圧値を制御テーブル５０４から特定し、特定した遮断電圧値をＤＣ／ＤＣコンバータ１０６に設定（例えば上書き）する。なお、フラッシュＩＤは、フラッシュメモリ１０１から読み出すことに代えて、フォーマット処理においてフラッシュメモリ１０１から読み出されフラッシュメモリ１０１以外の所定の記憶領域に格納されたフラッシュＩＤであってもよい。また、遮断電圧値は、フォーマット処理において特定され所定の記憶領域に格納された値であってもよい。

ＤＣ／ＤＣコンバータ１０６は、設定された遮断電圧値に従う電源電圧をフラッシュメモリ１０１に供給する（Ｓ７０４）。

ホストシステム１１２からの電源が遮断されると、フラッシュメモリシステム５００の少なくとも１つの機能の少なくとも一部が停止し、大容量コンデンサ５５７からＤＣ／ＤＣコンバータ１０６への給電が開始される。このため、通常よりも、フラッシュメモリ１０１の負荷又は負荷変動が低下し、ＤＣ／ＤＣコンバータ１０６の負荷応答特性が良好になる傾向にある。実施例３によれば、ホストシステム１１２からの電源遮断時に、ＤＣ／ＤＣコンバータ１０６から供給される電源電圧の値を低下させることができる。通常の電源電圧値（ＶＣＣ）よりも低い遮断電圧値がＤＣ／ＤＣコンバータ１０６に設定されるためである。また、このように、遮断電圧値は通常の電源電圧値よりも低いので（低消費電流化が実現されるので）、大容量コンデンサ５５７の必要容量を低下できる。

また、実施例３によれば、製品出荷前のフォーマット処理において適切な電源電圧値を設定できるだけでなく、製品出荷後にエンドユーザ側のフラッシュメモリシステム５００で行われる処理において、フレキシブルに電源電圧値を変更できる。

なお、実施例３において、電源供給が回復した場合（遮断が終了した場合）、ＤＣ／ＤＣコンバータ１０６に設定される値は、遮断電圧値から電源電圧値（ＶＣＣ）に戻されてよい。具体的には、例えば電圧検知器は、ＤＣ／ＤＣコンバータ１０６への電源電圧供給が再開されたことを検知した場合、給電を示す信号である給電信号をメモリコントローラ５０２に出力してもよい。メモリコントローラ５０２の制御部５０５は、給電信号を受信した場合、フラッシュメモリ１０１のフラッシュＩＤに対応した電源電圧値（ＶＣＣ）を、電圧設定制御信号ライン１２１を介して、ＤＣ／ＤＣコンバータ１０６に設定してよい。そのフラッシュＩＤは、給電信号を受信した場合に、制御部５０５によりフラッシュメモリ１０１から読み出されてよい。その電源電圧値は、その読み出されたフラッシュＩＤをキーに制御テーブル５０４から特定されてよい。

以下、実施例４を説明する。その際、実施例１〜３との相違点を主に説明し、実施例１〜３との共通点については説明を省略或いは簡略する。

図８は、実施例４に係るフラッシュメモリシステムの構成を示す。図９は、実施例４に係る制御テーブルの構成を示す。

図８に示すように、フラッシュメモリシステム８００は、複数のフラッシュメモリ１０１を備えている。それら複数のフラッシュメモリ１０１は、それぞれ同じフラッシュＩＤを記憶している。

メモリコントローラ８０２の制御部８０５は、設定されたモードに従い複数のフラッシュメモリ１０１へアクセスする。設定され得るモードとしては、並列モードと単独モードがある。並列モードによれば、複数のフラッシュメモリ１０１に対して並列にアクセスが行われる（同時アクセス可能）。一方、単独モードによれば、複数のフラッシュメモリ１０１に対してシリアルアクセスが行われる（同時アクセス不可）。

図９に示すように、制御テーブル８０４の各レコードは、電源電圧値（フォーマット処理において設定される電源電圧値）として、並列電圧値と単独電圧値がある。並列電圧値は、並列モードが採用された場合の電源電圧値である。単独電圧値は、単独モードが採用された場合の電源電圧値である。単独電圧値は、例えば、並列電圧値以下（典型的には未満）である。

メモリコントローラ８０２の制御部８０５が、フォーマット処理において、並列モードと単独モードのうちのどちらのモードが設定されるかに応じて、読み出したフラッシュＩＤに対応付けられている電源電圧値として、並列電圧値及び単独電圧値のうちのいずれかを制御テーブル８０４から特定する。そして、制御部８０５は、特定された電源電圧値（並列電圧値及び単独電圧値のいずれか）を、ＤＣ／ＤＣコンバータ８０６の電圧値記憶部８０７に設定する。

並列モードと単独モードでは、必要とされる電源電圧の大きさが異なる。実施例４によれば、フラッシュメモリ１０１だけでなくモードにも適した電源電圧をフラッシュメモリ１０１に供給できる。例えば、並列モードの方が高負荷となることから定格電圧のマージンをみて設定電圧値を高めに、逆に、低負荷にある単独モードにおいては設定電圧値を低めに設定できる。

以上、本発明の幾つかの実施例を説明したが、これらは、本発明の説明のための例示であって、本発明の範囲をこれらの実施例にのみ限定する趣旨ではない。すなわち、本発明は、他の種々の形態でも実施する事が可能である。

例えば、上述の説明では、ＤＣ／ＤＣコンバータの制御のためのインターフェースとしてＩ２Ｃが使用されているが、ＳＰＩやＧＰＩＯといった他のインターフェースが採用されてもよい。

また、例えば、実施例１〜３の少なくとも１つでも、フラッシュメモリシステムに複数のフラッシュメモリが存在してもよい。そして、複数のフラッシュメモリは、異なるフラッシュＩＤをそれぞれ記憶していてよい。ＤＣ／ＤＣコンバータには、フラッシュメモリ毎に、そのフラッシュメモリのフラッシュＩＤに対応付けられている電源電圧値が設定されてよい。ＤＣ／ＤＣコンバータは、フラッシュメモリ毎に、そのフラッシュメモリについて設定された電源電圧値に従う電源電圧を供給してもよい。

１００、４００、５００、８００：フラッシュメモリシステム

Claims (8)

1. フラッシュＩＤを記憶しているフラッシュメモリと、
   前記フラッシュメモリに対するアクセスを制御するメモリコントローラと、
   設定された電源電圧値に従う電源電圧を前記フラッシュメモリに供給するフラッシュ電源手段と、
   前記メモリコントローラと前記フラッシュ電源手段とを結ぶ電圧設定制御信号ラインと
   を備え、
   前記メモリコントローラは、複数の前記フラッシュＩＤにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報を記憶し、
   前記メモリコントローラが、
   （Ａ）前記フラッシュメモリから前記フラッシュＩＤを読み出し、
   （Ｂ）前記読み出した前記フラッシュＩＤに対応付けられている前記電源電圧値を前記制御情報から特定し、
   （Ｃ）前記特定した前記電源電圧値を、前記電圧設定制御信号ラインを介して、前記フラッシュ電源手段に設定する、
   フラッシュメモリシステム。
2. 前記制御情報は、前記複数のフラッシュＩＤの各々について、前記電源電圧値に加えて、前記メモリコントローラが行う処理の際に参照されるパラメータ値である制御パラメータ値を含み、
   前記メモリコントローラが、
   前記（Ｂ）で、前記読み出したフラッシュＩＤに対応付けられている電源電圧値に加えて、前記読み出したフラッシュＩＤに対応付けられている制御パラメータ値を、前記制御情報から特定し、
   前記（Ｃ）で、前記特定した電源電圧値を、前記電圧設定制御信号ラインを介して、前記フラッシュ電源手段に設定することに加えて、前記特定した前記制御パラメータ値を設定する、
   請求項１記載のフラッシュメモリシステム。
3. 前記メモリコントローラに、ホストシステムが接続されており、
   前記メモリコントローラは、S.M.A.R.T.（Self-Monitoring & Analysis Reporting Technology）情報を前記ホストシステムに出力し、
   前記S.M.A.R.T情報は、前記（Ｂ）で特定された前記電源電圧値を含む、
   請求項１又は２記載のフラッシュメモリシステム。
4. 前記フラッシュ電源手段へ供給される前記電源電圧の供給が遮断された場合、その遮断を検知し遮断を示す信号である遮断信号を前記メモリコントローラに出力する電圧検知手段と、
   前記フラッシュ電源手段へ供給される前記電源電圧によって充電され、その電源電圧の供給が遮断された場合に、充電された電圧を前記フラッシュ電源手段へ供給する充電手段と
   を更に備え、
   前記制御情報は、前記複数のフラッシュＩＤの各々について、前記電源電圧値に加えて、前記フラッシュ電源手段へ供給される電源電圧が遮断された場合に前記フラッシュメモリへ供給する電源電圧の値である遮断電圧値を含み、
   前記メモリコントローラは、前記（Ａ）乃至前記（Ｃ）を実行した後において、前記遮断信号を受信した場合、
   前記フラッシュメモリの前記フラッシュＩＤに対応した前記遮断電圧値を、前記電圧設定制御信号ラインを介して、前記フラッシュ電源手段に設定する、
   請求項１乃至３のうちのいずれか１項に記載のフラッシュメモリシステム。
5. 前記電圧検知手段は、前記フラッシュ電源手段への電源電圧供給が再開されたことを検知した場合、給電を示す信号である給電信号を前記メモリコントローラに出力し、
   前記メモリコントローラは、前記給電信号を受信した場合、前記フラッシュメモリの前記フラッシュＩＤに対応した前記電源電圧値を、前記電圧設定制御信号ラインを介して、前記フラッシュ電源手段に設定する、
   請求項４記載のフラッシュメモリシステム。
6. 同一の前記フラッシュＩＤをそれぞれ記憶した複数の前記フラッシュメモリを備え、
   前記制御情報は、前記複数のフラッシュＩＤの各々について、前記電源電圧値として、前記複数のフラッシュメモリに対して並列アクセスが行われる並列モードが採用された場合の電源電圧値である並列電圧値と、前記複数のフラッシュメモリに対してシリアルアクセスが行われる単独モードが採用された場合の電源電圧値である単独電圧値とを含み、
   前記メモリコントローラは、前記（Ｂ）で、前記並列モードと前記単独モードのうちのどちらが採用されるかに応じて、前記読み出したフラッシュＩＤに対応付けられている並列電圧値及び単独電圧値のうちのいずれかを特定する、
   請求項１乃至５のうちのいずれか１項に記載のフラッシュメモリシステム。
7. フラッシュメモリへの電源電圧の供給を制御する電源電圧供給制御方法であって、
   （Ａ）フラッシュＩＤを記憶しているフラッシュメモリから前記フラッシュＩＤを読み出し、
   （Ｂ）前記読み出したフラッシュＩＤに対応付けられている電源電圧値を、複数のフラッシュＩＤにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報から特定し、
   （Ｃ）設定された電源電圧値に従う電源電圧を前記フラッシュメモリに供給するフラッシュ電源手段への電圧設定制御信号ラインを介して、前記特定した電源電圧値を前記フラッシュ電源手段に設定する、
   電源電圧供給制御方法。
8. フラッシュＩＤを記憶しているフラッシュメモリに対するアクセスを制御するメモリコントローラであって、
   複数のフラッシュＩＤにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報を記憶した記憶手段と、
   前記フラッシュ電源手段への電圧設定制御信号ラインと、前記フラッシュメモリとに接続された制御手段と
   を備え、
   前記制御手段は、
   （Ａ）前記フラッシュメモリから前記フラッシュＩＤを読み出し、
   （Ｂ）前記読み出したフラッシュＩＤに対応付けられている電源電圧値を前記制御情報から特定し、
   （Ｃ）前記特定した電源電圧値を、前記電圧設定制御信号ラインを介して、前記フラッシュ電源手段に設定する、
   メモリコントローラ。

Images