JP2017084063A - メモリコントローラ、フラッシュメモリシステム及び電源電圧供給制御方法 - Google Patents
メモリコントローラ、フラッシュメモリシステム及び電源電圧供給制御方法 Download PDFInfo
- Publication number
- JP2017084063A JP2017084063A JP2015211067A JP2015211067A JP2017084063A JP 2017084063 A JP2017084063 A JP 2017084063A JP 2015211067 A JP2015211067 A JP 2015211067A JP 2015211067 A JP2015211067 A JP 2015211067A JP 2017084063 A JP2017084063 A JP 2017084063A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- flash
- supply voltage
- voltage value
- flash memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Memory System (AREA)
Abstract
【課題】フラッシュメモリに適切な電源電圧を供給でき且つメモリコントローラがフラッシュメモリのバージョンアップの頻度に耐えられるようにする。
【解決手段】フラッシュIDを記憶しているフラッシュメモリが採用される。電源電圧をフラッシュメモリに供給するフラッシュ電源手段が、設定された電源電圧値に従う電源電圧を供給するようになっている。フラッシュ電源手段とメモリコントローラとの間に、電圧設定制御信号ラインが設けられる。メモリコントローラが、複数のフラッシュIDにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報を記憶する。メモリコントローラが、フラッシュメモリからフラッシュIDを読み出し、読み出したフラッシュIDに対応付けられている電源電圧値を制御情報から特定し、特定した電源電圧値を、電圧設定制御信号ラインを介して、フラッシュ電源手段に設定する。
【選択図】図1
【解決手段】フラッシュIDを記憶しているフラッシュメモリが採用される。電源電圧をフラッシュメモリに供給するフラッシュ電源手段が、設定された電源電圧値に従う電源電圧を供給するようになっている。フラッシュ電源手段とメモリコントローラとの間に、電圧設定制御信号ラインが設けられる。メモリコントローラが、複数のフラッシュIDにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報を記憶する。メモリコントローラが、フラッシュメモリからフラッシュIDを読み出し、読み出したフラッシュIDに対応付けられている電源電圧値を制御情報から特定し、特定した電源電圧値を、電圧設定制御信号ラインを介して、フラッシュ電源手段に設定する。
【選択図】図1
Description
本発明は、フラッシュメモリへの電源電圧の供給を制御するメモリコントローラ、フラッシュメモリシステム及び電源電圧供給制御方法に関する。
フラッシュメモリシステムでは、フラッシュメモリが負荷の一種である。フラッシュメモリに適切な電源電圧を供給することが望ましい。例えば、フラッシュメモリが必要とする電源電圧よりも高い電源電圧を供給しないようにすることが望ましい。
例えば、特許文献1によれば、負荷回路毎に固有の抵抗値の抵抗が設けられており、電源が、負荷回路から、その負荷回路の必要電圧が判る信号を受信し、その信号に応じた電圧を、負荷回路に出力する。
特許文献1に開示の技術を、フラッシュメモリの電源電圧供給制御に転用することはできない。通常、フラッシュメモリは固有の抵抗値を有しないからである。
上述したように、フラッシュメモリに適切な電源電圧を供給することが望ましい。
更に、フラッシュメモリのバージョンアップ(例えば、同プロセスでダイが異なるフラッシュメモリの提供、又は、プロセスが移行したフラッシュメモリの提供)は、フラッシュメモリへのアクセスを制御するメモリコントローラのバージョンアップよりも多いので、フラッシュメモリがバージョンアップしてもメモリコントローラを継続して使用できることが望ましい。
本発明の目的は、フラッシュメモリに適切な電源電圧を供給でき且つフラッシュメモリがバージョンアップしてもメモリコントローラを継続して使用できるようにすることにある。
フラッシュIDを記憶しているフラッシュメモリが採用される。電源電圧をフラッシュメモリに供給するフラッシュ電源手段が、設定された電源電圧値に従う電源電圧を供給するようになっている。フラッシュ電源手段とメモリコントローラとの間に、電圧設定制御信号ラインが設けられる。メモリコントローラが、複数のフラッシュIDにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報を記憶する。メモリコントローラが、フラッシュメモリからフラッシュIDを読み出し、読み出したフラッシュIDに対応付けられている電源電圧値を制御情報から特定し、特定した電源電圧値を、電圧設定制御信号ラインを介して、フラッシュ電源手段に設定する。
本発明によれば、フラッシュ電源手段が、設定された電源電圧値に従う電源電圧を供給するようになっており、フラッシュ電源手段に、フラッシュメモリが記憶しているフラッシュIDに対応付けられた電源電圧値が設定される。これにより、フラッシュメモリに適切な電源電圧を供給できる。
また、本発明によれば、メモリコントローラが、複数のフラッシュIDにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報を記憶し、その制御情報から、読み出したフラッシュIDに対応付けられた電源電圧値を特定する。制御情報を更新すれば、新たなフラッシュIDに対応可能である。これにより、フラッシュメモリがバージョンアップしてもメモリコントローラを継続して使用できる。
以下、本発明の幾つかの実施例を説明する。
図1は、実施例1に係るフラッシュメモリシステム100の構成を示す。
フラッシュメモリシステム100は、フラッシュメモリ101と、フラッシュメモリ101に電源電圧を供給するDC/DCコンバータ106と、フラッシュメモリ101へのアクセスを制御するメモリコントローラ102とを備える。ホストシステム112(例えば、計算機又は計算機内のプロセッサ)は、フラッシュメモリシステム100のメモリコントローラ102に接続される。
フラッシュメモリ101は、例えば、ブロックよりも小さい単位であるページ単位でデータが入出力されるフラッシュメモリ、典型的にはNAND型のフラッシュメモリである。しかし、フラッシュメモリ101は、NAND型のフラッシュメモリに限られない。フラッシュメモリ101は、フラッシュIDを記憶している。フラッシュIDは、フラッシュメモリ101のタイプに固有のIDであり、例えば、型番である。言い換えると、フラッシュIDは、フラッシュメモリ101のタイプをメモリコントローラ102が認識できるようにするためのコードである。バージョンアップ後のフラッシュメモリとバージョンアップ前のフラッシュメモリがそれぞれ記憶するフラッシュIDは異なる。フラッシュIDは、フラッシュメモリ101における所定の記憶領域に記憶される。
DC/DCコンバータ106は、フラッシュ電源手段の一例である。DC/DCコンバータ106は、ホストシステム112から電源電圧の供給を受け、フラッシュメモリ101に基づいた所望の電源電圧をフラッシュメモリ101へ供給する。DC/DCコンバータ106は、フラッシュ電源手段の一例である。ホストシステム112は、電源ライン114を介して、DC/DCコンバータ106に電源電圧を供給する。DC/DCコンバータ106は、電源電圧値が設定される電圧値記憶部107(例えばレジスタ)を有する。DC/DCコンバータ106は、設定された電源電圧値に従う電源電圧をフラッシュメモリ101に供給する。DC/DCコンバータ106は、メモリコントローラ102に対するインターフェース113、例えばI2Cインターフェースを有する。DC/DCコンバータ106は、電圧設定制御信号ライン121を介して、メモリコントローラ102に接続される。インターフェース113には、電圧設定制御信号ライン121が接続される。
メモリコントローラ102は、記憶部103と制御部105とを有する。
記憶部103は、例えばDRAM(Dynamic Random Access Memory)のようなメモリであり、記憶手段の一例である。記憶部103は、複数のフラッシュIDと複数のフラッシュIDにそれぞれ対応した複数の電源電圧値とを含んだ制御テーブル104を記憶する。制御テーブル104は、制御情報の一例であり、制御テーブル104の少なくとも一部が、フラッシュメモリ101に格納されてもよい。
制御部105は、制御手段の一例である。制御部105は、例えばプロセッサ(図示せず)を含み、ホストシステム112に対するインターフェース111と、フラッシュメモリ101に対するインターフェース109とを有する。また、制御部105は、DC/DCコンバータ106に対するインターフェース110、例えばI2Cインターフェースを有する。制御部105は、フラッシュメモリ101からフラッシュIDを読み出し、読み出したフラッシュIDに対応付けられている電源電圧値を制御テーブル104から特定する。制御部105は、特定した電源電圧値を、電圧設定制御信号ライン121を介して、DC/DCコンバータ106の電圧値記憶部107(例えばレジスタ)に設定する。具体的には、例えば、制御部105は、特定した電源電圧値を指定した電圧設定制御信号を、電圧設定制御信号ライン121を介して、DC/DCコンバータ106に出力する。
図2は、制御テーブル104の構成を示す。
制御テーブル104は、フラッシュID毎にレコードを含む。各レコードが、フラッシュIDと、電源電圧値(VCC)と、1以上の制御パラメータ値とを含む。1以上の制御パラメータ値の各々は、メモリコントローラ102が行う処理の際に参照されるパラメータ値である。制御パラメータ値は、フラッシュメモリ101の構造的な仕様の情報と電圧仕様の情報とのうちの少なくとも一方でよい。制御パラメータ値として、例えば、リード時に使用されるリードリトライのシーケンス情報、ブロックサイズ、ページサイズである。
図2に示す通り、フラッシュIDによって、電源電圧値が異なっていることがある。言い換えれば、フラッシュIDに対応付けられている電源電圧値は、そのフラッシュIDを記憶しているフラッシュメモリ101に適切な電源電圧値である。この電源電圧値は、事前に実験等により決定された値でよい。また、電源電圧値は、後述の初期電圧値以下であり、最低電圧値(MIN)以上でよい。最低電圧値は、初期電圧値以下、典型的には、初期電圧値未満である。電源電圧値も、初期電圧値以下、典型的には、初期電圧値未満である。
図3は、フォーマット処理のフローチャートである。
フォーマット処理は、フラッシュメモリ101のフォーマット時に行われる処理である。この処理の完了後に、フラッシュメモリシステム100が一製品として出荷されてよい。
制御部105は、初期電圧値(TYP)を、電圧設定制御信号ライン121を介して、DC/DCコンバータ106の電圧値記憶部107に設定する(S301)。初期電圧値は、異なるタイプの複数のフラッシュメモリ101に共通の値、言い換えれば、フラッシュメモリ101のフラッシュIDに依存しない値でよい。初期電圧値が設定されたDC/DCコンバータ106は、その初期電圧値に従う電源電圧をフラッシュメモリ101に供給する。これにより、フラッシュメモリ101からフラッシュIDの読出しが可能な状態になる。
制御部105は、フラッシュメモリ101からフラッシュIDを読み出す(S302及びS303)。具体的には、例えば、制御部105は、Read ID Operationコマンドをフラッシュメモリ101に送信し(S302)、そのコマンドの応答として、フラッシュIDを含んだ応答をフラッシュメモリ101から受信する(S303)。
制御部105は、受信した応答内のフラッシュIDをキーに制御テーブル104を参照し、そのフラッシュIDが問題有りか否かを判定する(S304)。問題有りとは、例えば、そのフラッシュIDの桁数が所定桁数を超えている、又は、そのフラッシュIDが制御テーブル104に未登録である、である。問題無しとは、例えば、そのフラッシュIDに対応付けられている電源電圧値(VCC)及び制御パラメータ値を制御テーブル104から特定できた、である。
問題有りの場合(S304:Yes)、制御部105は、ホストシステム112にエラーを通知する(S305)。更に、制御部105は、上述の初期電圧値を、電圧設定制御信号ライン121を介して、DC/DCコンバータ106に設定してもよい。
問題無しの場合(S304:No)、制御部105は、S304で特定された電源電圧値(読み出されたフラッシュIDに対応付けられている電源電圧値(VCC))を、電圧設定制御信号ライン121を介して、DC/DCコンバータ106に設定し、且つ、S304で特定された制御パラメータ値(読み出されたフラッシュIDに対応付けられている制御パラメータ値)を、その制御パラメータ値が設定されるべき記憶領域に設定する(S306)。その記憶領域は、記憶部103における領域でもよいし、制御部105内のレジスタ(図示せず)であってもよい。
電源電圧値(VCC)が設定されたDC/DCコンバータ106は、その電源電圧値に従う電源電圧をフラッシュメモリ101に供給する(S307)。
以上、実施例1によれば、DC/DCコンバータ106が、電圧値記憶部107を有し、その電圧値記憶部107に、フラッシュメモリ101が記憶しているフラッシュIDに対応付けられた電源電圧値が自動的に設定される。これにより、フラッシュメモリ101に適切な電源電圧を供給できる。
また、実施例1によれば、メモリコントローラ102が、複数のフラッシュIDにそれぞれ対応付けられた複数の電源電圧値を含んだ制御テーブル104を記憶する。制御テーブル104を更新すれば、新たなフラッシュIDに対応可能である。これにより、フラッシュメモリ101として、バージョンアップされたフラッシュメモリ101が搭載されても、バージョンアップ前のフラッシュメモリ101のメモリコントローラ102と同一のメモリコントローラ102を使用できる。
また、実施例1によれば、制御部105は、メモリコントローラ102自身が使う制御パラメータ値だけでなく、メモリコントローラ102自身が使わない値(すなわち、メモリコントローラ102外部のDC/DCコンバータ106が使用する電源電圧値)を同じ処理の中で決定することができる。効率的な処理が実現されている。
以下、実施例2を説明する。その際、実施例1との相違点を主に説明し、実施例1との共通点については説明を省略或いは簡略する。
図4は、実施例2に係るフラッシュメモリシステムの構成を示す。
メモリコントローラ402の制御部405は、S.M.A.R.T.(Self-Monitoring & Analysis Reporting Technology)機能を有する。制御部405は、S.M.A.R.T.機能を実行することにより、所定の自己診断を実行し、自己診断結果を表す情報を含んだS.M.A.R.T.情報をホストシステム412に出力する。S.M.A.R.T.情報が、特定された電源電圧値(読み出されたフラッシュIDに対応付けられている電源電圧値)を含む。
ホストシステム412は、メモリコントローラ402からのS.M.A.R.T.情報の少なくとも一部、例えば電源電圧値を表示する。
実施例2によれば、フラッシュメモリ101に供給される電源電圧の値を、S.M.A.R.T.機能により、ユーザ(ホストシステム412のユーザ)が確認できる。具体的には、例えば、フラッシュメモリシステム400の製品検査時において、設定された電源電圧値に従う電源電圧がフラッシュメモリ101に供給されているか否かを、チェッカー(人間)が、製品検査の際に確認できる。
以下、実施例3を説明する。その際、実施例1及び2との相違点を主に説明し、実施例1及び2との共通点については説明を省略或いは簡略する。
図5は、実施例3に係るフラッシュメモリシステムの構成を示す。
フラッシュメモリシステム500は、更に、電圧検知器556及び大容量コンデンサ557を有する。
電圧検知器556は、電圧検知手段の一例である。電圧検知器556は、電源ライン114を流れる電圧(DC/DCコンバータ106へ供給される電源電圧)を監視する。電圧検知器556は、DC/DCコンバータ106へ供給される電源電圧の供給が遮断された場合、その遮断を検知し、遮断を示す信号である遮断信号をメモリコントローラ502に出力する。
大容量コンデンサ557は、充電手段の一例である。大容量コンデンサ557は、DC/DCコンバータ106へ供給される電源電圧(入力電圧)によって充電される。大容量コンデンサ557は、その電源電圧の供給が遮断された場合に、充電された電圧を、DC/DCコンバータ106へ供給する。
図6は、実施例3に係る制御テーブルの構成を示す。
制御テーブル504が有する各レコードは、更に、遮断電圧値が設定される。遮断電圧値は、DC/DCコンバータ106へ供給される電源電圧が遮断された場合にフラッシュメモリ101へ供給する電源電圧の値である。遮断電圧値は、フラッシュIDに依存するが、典型的には、電源電圧値(VCC)(フォーマット時に設定される電源電圧値)未満である。遮断電圧値も、実験等に基づいて決定された電圧値でよい。
図7は、電源遮断処理のフローチャートである。
電源遮断処理は、フォーマット処理後の稼働時において(例えば、製品出荷されたフラッシュメモリシステム500において)行われる処理である。
ホストシステム112からの電源電圧の供給が遮断され(S701)、電圧検知器556が、その遮断を検知し、遮断信号をメモリコントローラ502に出力する(S702)。
メモリコントローラ502が遮断信号を受信し、制御部505が、フラッシュIDに対応した遮断電圧値を、電圧設定制御信号ライン121を介して、DC/DCコンバータ106に設定する(S703)。S703では、具体的には、例えば、制御部505が、フラッシュメモリ101からフラッシュIDを読み出し、読み出したフラッシュIDに対応した遮断電圧値を制御テーブル504から特定し、特定した遮断電圧値をDC/DCコンバータ106に設定(例えば上書き)する。なお、フラッシュIDは、フラッシュメモリ101から読み出すことに代えて、フォーマット処理においてフラッシュメモリ101から読み出されフラッシュメモリ101以外の所定の記憶領域に格納されたフラッシュIDであってもよい。また、遮断電圧値は、フォーマット処理において特定され所定の記憶領域に格納された値であってもよい。
DC/DCコンバータ106は、設定された遮断電圧値に従う電源電圧をフラッシュメモリ101に供給する(S704)。
ホストシステム112からの電源が遮断されると、フラッシュメモリシステム500の少なくとも1つの機能の少なくとも一部が停止し、大容量コンデンサ557からDC/DCコンバータ106への給電が開始される。このため、通常よりも、フラッシュメモリ101の負荷又は負荷変動が低下し、DC/DCコンバータ106の負荷応答特性が良好になる傾向にある。実施例3によれば、ホストシステム112からの電源遮断時に、DC/DCコンバータ106から供給される電源電圧の値を低下させることができる。通常の電源電圧値(VCC)よりも低い遮断電圧値がDC/DCコンバータ106に設定されるためである。また、このように、遮断電圧値は通常の電源電圧値よりも低いので(低消費電流化が実現されるので)、大容量コンデンサ557の必要容量を低下できる。
また、実施例3によれば、製品出荷前のフォーマット処理において適切な電源電圧値を設定できるだけでなく、製品出荷後にエンドユーザ側のフラッシュメモリシステム500で行われる処理において、フレキシブルに電源電圧値を変更できる。
なお、実施例3において、電源供給が回復した場合(遮断が終了した場合)、DC/DCコンバータ106に設定される値は、遮断電圧値から電源電圧値(VCC)に戻されてよい。具体的には、例えば電圧検知器は、DC/DCコンバータ106への電源電圧供給が再開されたことを検知した場合、給電を示す信号である給電信号をメモリコントローラ502に出力してもよい。メモリコントローラ502の制御部505は、給電信号を受信した場合、フラッシュメモリ101のフラッシュIDに対応した電源電圧値(VCC)を、電圧設定制御信号ライン121を介して、DC/DCコンバータ106に設定してよい。そのフラッシュIDは、給電信号を受信した場合に、制御部505によりフラッシュメモリ101から読み出されてよい。その電源電圧値は、その読み出されたフラッシュIDをキーに制御テーブル504から特定されてよい。
以下、実施例4を説明する。その際、実施例1〜3との相違点を主に説明し、実施例1〜3との共通点については説明を省略或いは簡略する。
図8は、実施例4に係るフラッシュメモリシステムの構成を示す。図9は、実施例4に係る制御テーブルの構成を示す。
図8に示すように、フラッシュメモリシステム800は、複数のフラッシュメモリ101を備えている。それら複数のフラッシュメモリ101は、それぞれ同じフラッシュIDを記憶している。
メモリコントローラ802の制御部805は、設定されたモードに従い複数のフラッシュメモリ101へアクセスする。設定され得るモードとしては、並列モードと単独モードがある。並列モードによれば、複数のフラッシュメモリ101に対して並列にアクセスが行われる(同時アクセス可能)。一方、単独モードによれば、複数のフラッシュメモリ101に対してシリアルアクセスが行われる(同時アクセス不可)。
図9に示すように、制御テーブル804の各レコードは、電源電圧値(フォーマット処理において設定される電源電圧値)として、並列電圧値と単独電圧値がある。並列電圧値は、並列モードが採用された場合の電源電圧値である。単独電圧値は、単独モードが採用された場合の電源電圧値である。単独電圧値は、例えば、並列電圧値以下(典型的には未満)である。
メモリコントローラ802の制御部805が、フォーマット処理において、並列モードと単独モードのうちのどちらのモードが設定されるかに応じて、読み出したフラッシュIDに対応付けられている電源電圧値として、並列電圧値及び単独電圧値のうちのいずれかを制御テーブル804から特定する。そして、制御部805は、特定された電源電圧値(並列電圧値及び単独電圧値のいずれか)を、DC/DCコンバータ806の電圧値記憶部807に設定する。
並列モードと単独モードでは、必要とされる電源電圧の大きさが異なる。実施例4によれば、フラッシュメモリ101だけでなくモードにも適した電源電圧をフラッシュメモリ101に供給できる。例えば、並列モードの方が高負荷となることから定格電圧のマージンをみて設定電圧値を高めに、逆に、低負荷にある単独モードにおいては設定電圧値を低めに設定できる。
以上、本発明の幾つかの実施例を説明したが、これらは、本発明の説明のための例示であって、本発明の範囲をこれらの実施例にのみ限定する趣旨ではない。すなわち、本発明は、他の種々の形態でも実施する事が可能である。
例えば、上述の説明では、DC/DCコンバータの制御のためのインターフェースとしてI2Cが使用されているが、SPIやGPIOといった他のインターフェースが採用されてもよい。
また、例えば、実施例1〜3の少なくとも1つでも、フラッシュメモリシステムに複数のフラッシュメモリが存在してもよい。そして、複数のフラッシュメモリは、異なるフラッシュIDをそれぞれ記憶していてよい。DC/DCコンバータには、フラッシュメモリ毎に、そのフラッシュメモリのフラッシュIDに対応付けられている電源電圧値が設定されてよい。DC/DCコンバータは、フラッシュメモリ毎に、そのフラッシュメモリについて設定された電源電圧値に従う電源電圧を供給してもよい。
100、400、500、800:フラッシュメモリシステム
Claims (8)
- フラッシュIDを記憶しているフラッシュメモリと、
前記フラッシュメモリに対するアクセスを制御するメモリコントローラと、
設定された電源電圧値に従う電源電圧を前記フラッシュメモリに供給するフラッシュ電源手段と、
前記メモリコントローラと前記フラッシュ電源手段とを結ぶ電圧設定制御信号ラインと
を備え、
前記メモリコントローラは、複数の前記フラッシュIDにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報を記憶し、
前記メモリコントローラが、
(A)前記フラッシュメモリから前記フラッシュIDを読み出し、
(B)前記読み出した前記フラッシュIDに対応付けられている前記電源電圧値を前記制御情報から特定し、
(C)前記特定した前記電源電圧値を、前記電圧設定制御信号ラインを介して、前記フラッシュ電源手段に設定する、
フラッシュメモリシステム。 - 前記制御情報は、前記複数のフラッシュIDの各々について、前記電源電圧値に加えて、前記メモリコントローラが行う処理の際に参照されるパラメータ値である制御パラメータ値を含み、
前記メモリコントローラが、
前記(B)で、前記読み出したフラッシュIDに対応付けられている電源電圧値に加えて、前記読み出したフラッシュIDに対応付けられている制御パラメータ値を、前記制御情報から特定し、
前記(C)で、前記特定した電源電圧値を、前記電圧設定制御信号ラインを介して、前記フラッシュ電源手段に設定することに加えて、前記特定した前記制御パラメータ値を設定する、
請求項1記載のフラッシュメモリシステム。 - 前記メモリコントローラに、ホストシステムが接続されており、
前記メモリコントローラは、S.M.A.R.T.(Self-Monitoring & Analysis Reporting Technology)情報を前記ホストシステムに出力し、
前記S.M.A.R.T情報は、前記(B)で特定された前記電源電圧値を含む、
請求項1又は2記載のフラッシュメモリシステム。 - 前記フラッシュ電源手段へ供給される前記電源電圧の供給が遮断された場合、その遮断を検知し遮断を示す信号である遮断信号を前記メモリコントローラに出力する電圧検知手段と、
前記フラッシュ電源手段へ供給される前記電源電圧によって充電され、その電源電圧の供給が遮断された場合に、充電された電圧を前記フラッシュ電源手段へ供給する充電手段と
を更に備え、
前記制御情報は、前記複数のフラッシュIDの各々について、前記電源電圧値に加えて、前記フラッシュ電源手段へ供給される電源電圧が遮断された場合に前記フラッシュメモリへ供給する電源電圧の値である遮断電圧値を含み、
前記メモリコントローラは、前記(A)乃至前記(C)を実行した後において、前記遮断信号を受信した場合、
前記フラッシュメモリの前記フラッシュIDに対応した前記遮断電圧値を、前記電圧設定制御信号ラインを介して、前記フラッシュ電源手段に設定する、
請求項1乃至3のうちのいずれか1項に記載のフラッシュメモリシステム。 - 前記電圧検知手段は、前記フラッシュ電源手段への電源電圧供給が再開されたことを検知した場合、給電を示す信号である給電信号を前記メモリコントローラに出力し、
前記メモリコントローラは、前記給電信号を受信した場合、前記フラッシュメモリの前記フラッシュIDに対応した前記電源電圧値を、前記電圧設定制御信号ラインを介して、前記フラッシュ電源手段に設定する、
請求項4記載のフラッシュメモリシステム。 - 同一の前記フラッシュIDをそれぞれ記憶した複数の前記フラッシュメモリを備え、
前記制御情報は、前記複数のフラッシュIDの各々について、前記電源電圧値として、前記複数のフラッシュメモリに対して並列アクセスが行われる並列モードが採用された場合の電源電圧値である並列電圧値と、前記複数のフラッシュメモリに対してシリアルアクセスが行われる単独モードが採用された場合の電源電圧値である単独電圧値とを含み、
前記メモリコントローラは、前記(B)で、前記並列モードと前記単独モードのうちのどちらが採用されるかに応じて、前記読み出したフラッシュIDに対応付けられている並列電圧値及び単独電圧値のうちのいずれかを特定する、
請求項1乃至5のうちのいずれか1項に記載のフラッシュメモリシステム。 - フラッシュメモリへの電源電圧の供給を制御する電源電圧供給制御方法であって、
(A)フラッシュIDを記憶しているフラッシュメモリから前記フラッシュIDを読み出し、
(B)前記読み出したフラッシュIDに対応付けられている電源電圧値を、複数のフラッシュIDにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報から特定し、
(C)設定された電源電圧値に従う電源電圧を前記フラッシュメモリに供給するフラッシュ電源手段への電圧設定制御信号ラインを介して、前記特定した電源電圧値を前記フラッシュ電源手段に設定する、
電源電圧供給制御方法。 - フラッシュIDを記憶しているフラッシュメモリに対するアクセスを制御するメモリコントローラであって、
複数のフラッシュIDにそれぞれ対応付けられた複数の電源電圧値を含んだ制御情報を記憶した記憶手段と、
前記フラッシュ電源手段への電圧設定制御信号ラインと、前記フラッシュメモリとに接続された制御手段と
を備え、
前記制御手段は、
(A)前記フラッシュメモリから前記フラッシュIDを読み出し、
(B)前記読み出したフラッシュIDに対応付けられている電源電圧値を前記制御情報から特定し、
(C)前記特定した電源電圧値を、前記電圧設定制御信号ラインを介して、前記フラッシュ電源手段に設定する、
メモリコントローラ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015211067A JP2017084063A (ja) | 2015-10-27 | 2015-10-27 | メモリコントローラ、フラッシュメモリシステム及び電源電圧供給制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015211067A JP2017084063A (ja) | 2015-10-27 | 2015-10-27 | メモリコントローラ、フラッシュメモリシステム及び電源電圧供給制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2017084063A true JP2017084063A (ja) | 2017-05-18 |
Family
ID=58714254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015211067A Pending JP2017084063A (ja) | 2015-10-27 | 2015-10-27 | メモリコントローラ、フラッシュメモリシステム及び電源電圧供給制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2017084063A (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005301831A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 不揮発性記憶装置、半導体記憶装置及び記憶システム |
JP2006099676A (ja) * | 2004-09-30 | 2006-04-13 | Kyocera Mita Corp | メモリ制御装置 |
JP2008046728A (ja) * | 2006-08-11 | 2008-02-28 | Tdk Corp | 電源回路、フラッシュメモリシステム及び電源供給方法 |
WO2010117877A1 (en) * | 2009-04-08 | 2010-10-14 | Google Inc. | Data storage device |
-
2015
- 2015-10-27 JP JP2015211067A patent/JP2017084063A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005301831A (ja) * | 2004-04-14 | 2005-10-27 | Renesas Technology Corp | 不揮発性記憶装置、半導体記憶装置及び記憶システム |
JP2006099676A (ja) * | 2004-09-30 | 2006-04-13 | Kyocera Mita Corp | メモリ制御装置 |
JP2008046728A (ja) * | 2006-08-11 | 2008-02-28 | Tdk Corp | 電源回路、フラッシュメモリシステム及び電源供給方法 |
WO2010117877A1 (en) * | 2009-04-08 | 2010-10-14 | Google Inc. | Data storage device |
US20100262759A1 (en) * | 2009-04-08 | 2010-10-14 | Google Inc. | Data storage device |
JP2012523618A (ja) * | 2009-04-08 | 2012-10-04 | グーグル インコーポレイテッド | データストレージデバイス |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20240020024A1 (en) | Non-volatile memory storage for multi-channel memory system | |
US9026863B2 (en) | Replacement of storage responsive to remaining life parameter | |
US8661306B2 (en) | Baseboard management controller and memory error detection method of computing device utilized thereby | |
US8458524B2 (en) | Firmware recovery system and method | |
CN107480086B (zh) | 终端及其控制方法 | |
US8489833B2 (en) | Data backup method for flash memory module and solid state drive | |
US9275527B2 (en) | Controller | |
US20120271983A1 (en) | Computing device and data synchronization method | |
US10747287B2 (en) | Backup power supply based configuration data application | |
US10387361B2 (en) | Serial device with configuration mode for changing device behavior | |
CN103578513A (zh) | 信息处理装置及其控制方法 | |
US20120005441A1 (en) | Copying apparatus, copying method, memory medium, and program | |
US10042712B2 (en) | Numerical controller | |
JP2017084063A (ja) | メモリコントローラ、フラッシュメモリシステム及び電源電圧供給制御方法 | |
JPS5855591B2 (ja) | バブルメモリ・ユニット用電源装置 | |
US8826056B2 (en) | Circuit protection system and method | |
JP2019175003A (ja) | サーバ、サーバによる制御方法及びプログラム | |
US20120290861A1 (en) | Power Saving Method and Apparatus thereof | |
US8627157B2 (en) | Storing apparatus | |
JP5807495B2 (ja) | 通信データロガー装置 | |
US20070106859A1 (en) | Memory device | |
US12092667B2 (en) | USB slave device and power quality testing method thereof | |
CN118034591A (zh) | 数据处理方法、装置、电子设备及存储介质 | |
JPS583015A (ja) | マイクロプログラム格納方式 | |
TWI569199B (zh) | 資料處理方法及其控制系統 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190205 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20190730 |