JP2008046728A - 電源回路、フラッシュメモリシステム及び電源供給方法 - Google Patents

Abstract

【課題】フラッシュメモリシステムが誤動作してしまうことを確実に防止する。
【解決手段】電圧調整回路１１は、外部から供給される電源電圧（Ｖｉｎ）とこの電源電圧（Ｖｉｎ）によってコンデンサＣ２に充電される充電電圧（Ｃ２電圧）のいずれか高い方の電圧をフラッシュメモリシステムに供給する動作電圧に調整して出力する。電圧検出回路１２は、充電電圧が第１の設定値より低くなったときに、充電電圧が第１の設定値より低くなったことをメモリコントローラに通知する警告信号（ＤＥＴ＿ＶＤＤ）を出力する。電圧検出回路１３は、充電電圧が第１の設定値より小さい第２の設定値より低くなったときに、トランジスタＱ１をオンさせる信号を出力する。トランジスタＱ１がオンすると、コンデンサＣ２に充電されている電荷の放電が開始され、コンデンサＣ２の充電電圧は負荷変動の影響を受けることなく降下する。
【選択図】図２

Description

本発明は、フラッシュメモリと該フラッシュメモリに対するアクセスを制御するメモリコントローラに動作電圧を供給する電源回路、フラッシュメモリシステム及び電源供給方法に係り、特に、外部電源の遮断等による不具合解消に適した電源回路、フラッシュメモリシステム及び電源供給方法に関するものである。

データを記憶する記憶装置として、フラッシュメモリを備えたフラッシュメモリシステムがある。このフラッシュメモリシステムは、ホストシステムから与えられるコマンド等に従って、ホストシステムから与えられるデータをフラッシュメモリに書き込んだり、フラッシュメモリからデータを読み出したりする。

また、フラッシュメモリシステムは、ホストシステムに接続されて使用される場合が多く、このような場合にはホストシステムから供給される電源電圧によって動作する。このようなフラッシュメモリシステムの使用形態では、フラッシュメモリシステムの動作中にホストシステムから供給される電源電圧が急激に降下することがある。フラッシュメモリにデータを書き込んでいるときに電源電圧が急激に降下した場合、フラッシュメモリに記憶されているデータが破壊されてしまうという問題が生じる。

このような問題を解消するため、特許文献１では、フラッシュメモリにデータを書き込んでいるときにバッテリの出力電圧が所定電圧以下に低下した場合、処理を続行すべきか否かを判断し、続行すべきと判断したときは、書き込み処理を続行し、処理を続行すべきでないと判断したときは、書き込み処理を中断している。ここで、書き込み処理を続行した場合には、コンデンサの充電電圧によりフラッシュメモリ等は動作する。つまり、コンデンサの充電電圧により動作することができる期間内に書き込み処理が完了する場合は、書き込み処理を続行し、書き込み処理が完了しない場合は、書き込み処理を中断する。

しかし、一般的なフラッシュメモリシステムでは、コンデンサの充電電圧により動作することができる期間内に書き込み処理が完了するか否かを的確に判断することは困難なため、電源電圧が低下したときは、フラッシュメモリに新たな動作指示を与えずに処理を中断することが好ましい。ただし、フラッシュメモリ内で処理が行われているときに、それを中断するのは好ましくないので、フラッシュメモリのビジー信号（処理が行われていることを示す信号）が解除されたときに処理を中断するようにしている。

また、電源がオンされたときは（ホストシステムから電源電圧の供給が開始されたときは）、メモリコントローラに供給される電圧が所定の電圧値以上になったときにメモリコントローラが動作を開始する。

つまり、一般的なフラッシュメモリシステムの電源回路は、図４に示したように、電圧変換回路１から出力される電圧が所定の電圧値以上になったことを検出する検出回路２ａと、ホストシステムから供給される電源電圧（Ｖｉｎ）が所定の電圧値より低くなったことを検出する検出回路２ｂとを備えている。さらに、この電源回路３は、電源電圧（Ｖｉｎ）が急激に降下したときに電圧変換回路１から出力される電圧が急激に降下することを回避するため、電源電圧（Ｖｉｎ）によって充電されるコンデンサＣ１を備えている。

このコンデンサＣ１については、容量が大きい方がその充電電圧により動作することができる期間が長くなるが、充電時間も長くなる。従って、電源電圧（Ｖｉｎ）が所定の電圧値以上になるまでの時間が、このコンデンサＣ１の充電時間の影響を受けるのを回避するため、この電源回路３では、電源電圧（Ｖｉｎ）とコンデンサＣ１の充電電圧のいずれか高い方の電圧が電圧変換回路１に供給される。電圧変換回路１は入力された電圧を所定の電圧値に変換して出力する。

たとえば、電圧変換回路１は、入力される電圧が３．３Ｖ以下のときは、入力された電圧とほぼ等しい電圧を出力し、入力される電圧が３．３Ｖより高いときは、３．３Ｖを出力するように設定する。検出回路２ａは、電圧変換回路１が出力する電圧が２．７Ｖ以上になったときにリセット状態の解除を指示する信号（以下、リセット解除信号という）を出力するように設定する。検出回路２ｂは、電圧変換回路１に入力される電圧が３．３Ｖより低くなったときに、入力されている電圧が低下したことを通知する信号（以下、警告信号という）を出力するように設定する。このように設定した場合、電圧が２．７Ｖに達するまで、検出回路２ａはリセット状態の維持を指示する信号（以下、リセット信号という）を出力し、電圧変換回路１が出力する電圧が２．７Ｖ以上になったときに検出回路２ａはリセット解除信号を出力する。メモリコントローラは、このリセット解除信号を受信した後に動作を開始する。

また、メモリコントローラが動作を開始した後に、電圧変換回路１に入力される電圧が３．３Ｖより低くなったときは、検出回路２ｂが警告信号を出力する。メモリコントローラは、この警告信号を受信すると処理を中断する。以下、この処理を中断する制御を、処理停止制御という。

特開２００５−３２７２１０号公報

ところで、図４に示した電源回路３の負荷ＲＬに対応するフラッシュメモリシステムの消費電力は、フラッシュメモリシステムが処理を停止すると減少するため、検出回路２ｂが警告信号を出力してフラッシュメモリシステムが処理を停止した後は、電源回路３の負荷ＲＬが急激に軽くなる。負荷ＲＬが軽くなるとコンデンサＣ１から供給される電流が減少するため、コンデンサＣ１の充電電圧が降下から上昇に転じ、電圧変換回路１から出力される電圧も降下から上昇に転じる。このように電圧変換回路１の出力電圧が降下から上昇に転じた場合、検出回路２ａからリセット信号とリセット解除信号が連続的に出力されてしまうことがあった。

この現象を、図５を参照して説明する。図５（ａ）は、ホストシステムから供給される電源電圧（Ｖｉｎ）からダイオードＤ１での電圧降下（Ｖｄ）を差し引いた電圧（Ｖｉｎ−Ｖｄ）と、コンデンサＣ１の充電電圧（Ｃ１電圧）からダイオードＤ３での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ１電圧−Ｖｄ）を示している。図５（ｂ）は、リセット状態の維持若しくは解除を指示する信号（ＲＥＳ）を示し、図５（ｃ）は、警告信号（ＤＥＴ＿ＶＤＤ）を示している。

ホストシステムから電源電圧（Ｖｉｎ）の供給が開始されると、ダイオードＤ１を介して電圧変換回路１に入力される電圧（Ｖｉｎ−Ｖｄ）が上昇すると共に、コンデンサＣ１の充電電圧も上昇する。ここで、電源電圧（Ｖｉｎ）がコンデンサＣ１の充電電圧（Ｃ１電圧）より高いときは、電源電圧（Ｖｉｎ）からダイオードＤ１での電圧降下（Ｖｄ）を差し引いた電圧（Ｖｉｎ−Ｖｄ）が電圧変換回路１に入力される。電源電圧（Ｖｉｎ）がコンデンサＣ１の充電電圧（Ｃ１電圧）より低いときは、コンデンサＣ１の充電電圧（Ｃ１電圧）からダイオードＤ３での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ１電圧−Ｖｄ）が電圧変換回路１に入力される。なお、電圧変換回路１は、入力電圧が３．３Ｖ以下のときは、入力電圧とほぼ等しい出力電圧を出力し、入力電圧が３．３Ｖより高いときは、３．３Ｖを出力するものとする。

電源電圧（Ｖｉｎ）からダイオードＤ１での電圧降下（Ｖｄ）を差し引いた電圧（Ｖｉｎ−Ｖｄ）が２．７Ｖに達したとき（点ａ）、検出回路２ａから出力される信号（ＲＥＳ）がローレベル（リセット信号）からハイレベル（リセット解除信号）に遷移し、３．３Ｖに達したとき（点ｂ）、検出回路２ｂから出力される信号（ＤＥＴ＿ＶＤＤ）がローレベルからハイレベルに遷移する。

電源電圧（Ｖｉｎ）の降下が始まり（点Ａ）、電源電圧（Ｖｉｎ）がコンデンサＣ１の充電電圧（Ｃ１電圧）より低くなると（点Ｂ）、電圧変換回路１には、コンデンサＣ１の充電電圧（Ｃ１電圧）からダイオードＤ３での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ１電圧−Ｖｄ）が入力され、コンデンサＣ１の充電電圧（Ｃ１電圧）も降下する。コンデンサＣ１の充電電圧（Ｃ１電圧）からダイオードＤ３での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ１電圧−Ｖｄ）が３．３Ｖより低くなったとき（点ｃ）、検出回路２ｂから出力される信号（ＤＥＴ＿ＶＤＤ）がハイレベルからローレベルに遷移する。このローレベルの信号（ＤＥＴ＿ＶＤＤ）である警告信号を受信したメモリコントローラは処理停止制御を行い、フラッシュメモリシステムで実行されていた処理を停止させる。

コンデンサＣ１の充電電圧（Ｃ１電圧）からダイオードＤ３での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ１電圧−Ｖｄ）は、３．３Ｖより低くなった後も降下を続けるが、フラッシュメモリシステムで実行されていた処理が停止し、コンデンサＣ１から電圧変換回路１に供給される電流が減少すると、降下していたコンデンサＣ１の充電電圧（Ｃ１電圧）が上昇に転じる。電圧変換回路１は、入力電圧が３．３Ｖ以下のときは、入力電圧とほぼ等しい出力電圧を出力するので、コンデンサＣ１の充電電圧（Ｃ１電圧）からダイオードＤ３での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ１電圧−Ｖｄ）が２．７Ｖより低くなった後、２．７Ｖ以上に上昇すると（点ｄ、点ｅ）、検出回路２ａからリセット信号とリセット解除信号が出力されてしまう。

リセット信号の後にリセット解除信号が与えられたメモリコントローラは動作を開始するため、コンデンサＣ１から電圧変換回路１に供給される電流が増加し、上昇していたコンデンサＣ１の充電電圧（Ｃ１電圧）が降下に転じる。この後、コンデンサＣ１の充電電圧（Ｃ１電圧）からダイオードＤ３での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ１電圧−Ｖｄ）が２．７Ｖより低くなると、検出回路２ａからリセット信号が出力される。リセット信号が与えられたメモリコントローラは動作を停止するため、降下していたコンデンサＣ１の充電電圧（Ｃ１電圧）が上昇に転じ、コンデンサＣ１の充電電圧（Ｃ１電圧）からダイオードＤ３での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ１電圧−Ｖｄ）が２．７Ｖ以上になると検出回路２ａからリセット解除信号が出力される。このようなリセット信号とリセット解除信号が連続的に与えられた場合、フラッシュメモリシステムが誤動作してしまう。

本発明は、このような状況に鑑みてなされたものであり、上記問題点を解決することができる電源回路、フラッシュメモリシステム及び電源供給方法を提供することを目的とする。

本発明の電源回路は、フラッシュメモリと該フラッシュメモリに対するアクセスを制御するメモリコントローラに動作電圧を供給する電源回路であって、外部から供給される入力電圧によって充電される充電手段と、前記入力電圧と前記充電手段の充電電圧のいずれか高い方の電圧を前記動作電圧に調整して出力する電圧調整手段と、前記入力電圧と前記充電電圧のいずれか高い方の電圧が第１の設定値より低くなったときに、該電圧が第１の設定値より低くなったことを前記メモリコントローラに通知する信号を出力する第１の検出手段と、前記入力電圧と前記充電電圧のいずれか高い方の電圧が前記第１の設定値より小さい第２の設定値より低くなったときに、前記充電手段に充電されている電荷を放電させる放電手段とを備えることを特徴とする。
また、前記第１の設定値及び第２の設定値が、前記メモリントローラが起動処理を開始する電圧値よりも高いようにすることが好ましい。
また、前記電圧調整手段が出力する電圧の電圧値が前記第１の設定値及び第２の設定値より小さい第３の設定値まで上昇したときに、前記メモリントローラに起動処理の開始を指示する信号を出力する第２の検出手段を備えるようにすることができる。
本発明のフラッシュメモリシステムは、上記いずれかの電源回路と、該電源回路から動作電圧を供給されるフラッシュメモリとメモリコントローラを備えたことを特徴とする。
本発明の電源供給方法は、フラッシュメモリと該フラッシュメモリに対し対するアクセスを制御するメモリコントローラに動作電圧を供給する電源供給方法であって、外部から供給される入力電圧と該入力電圧によって充電手段に充電される充電電圧のいずれか高い方の電圧を前記動作電圧に調整して出力するステップと、前記入力電圧と前記充電電圧のいずれか高い方の電圧が第１の設定値より低くなったときに、該電圧が第１の設定値より低くなったことを前記メモリコントローラに通知する信号を出力するステップと、前記入力電圧と前記充電電圧のいずれか高い方の電圧が前記第１の設定値より小さい第２の設定値より低くなったときに、前記充電手段に充電されている電荷を放電させるステップとを有することを特徴とする。
また、前記第１の設定値及び第２の設定値が、前記メモリントローラが起動処理を開始する電圧値よりも高いようにすることが好ましい。
また、前記調整して出力される動作電圧の電圧値が前記第１の設定値及び第２の設定値より小さい第３の設定値まで上昇したときに、前記メモリントローラに起動処理の開始を指示する信号を出力するステップを有するようにすることができる。
本発明の電源回路、フラッシュメモリシステム及び電源供給方法では、外部から供給される入力電圧と該入力電圧によって充電手段に充電される充電電圧のいずれか高い方の電圧を動作電圧に調整して出力し、入力電圧と充電電圧のいずれか高い方の電圧が第１の設定値より低くなったときに、該電圧が第１の設定値より低くなったことをメモリコントローラに通知する信号を出力し、入力電圧と充電電圧のいずれか高い方の電圧が第１の設定値より小さい第２の設定値より低くなったことを検出したときに、充電手段に充電されている電荷を放電させる。
これにより、メモリコントローラは、入力電圧と充電電圧のいずれか高い方の電圧が第１の設定値より低くなったときに、処理停止制御を行い、フラッシュメモリシステムで実行されていた処理を停止させることができる。また、入力電圧と充電電圧のいずれか高い方の電圧が第１の設定値より小さい第２の設定値より低くなったときに、充電手段に充電されている電荷が放電されるので、フラッシュメモリシステムで実行されていた処理が停止されることに伴い、充電電圧が上昇に転じてしまうことがなくなる。

本発明の電源回路、フラッシュメモリシステム及び電源供給方法によれば、入力電圧と充電電圧のいずれか高い方の電圧が第１の設定値より低くなったときに、メモリコントローラによる処理停止制御によってフラッシュメモリシステムで実行されていた処理が停止される。その後、入力電圧と充電電圧のいずれか高い方の電圧が第１の設定値より小さい第２の設定値より低くなったときに、充電手段に充電されている電荷が放電されるので、フラッシュメモリシステムで実行されていた処理が停止されることに伴い、充電電圧が上昇に転じてしまうことがなくなる。従って、充電電圧の降下と上昇に伴い、リセット状態の維持と解除を指示する信号が、フラッシュメモリシステムに対して連続的に与えられることがなくなり、フラッシュメモリシステムが誤動作してしまうことを確実に防止することができる。

本実施形態では、外部から供給される入力電圧（電源電圧）と該入力電圧（電源電圧）によって充電手段に充電される充電電圧のいずれか高い方の電圧を動作電圧に調整して出力する。入力電圧（電源電圧）と充電電圧のいずれか高い方の電圧が第１の設定値より低くなったときに、該電圧が第１の設定値より低くなったことをメモリコントローラに通知する信号を出力する。入力電圧（電源電圧）と充電電圧のいずれか高い方の電圧が第１の設定値より小さい第２の設定値より低くなったときに、充電手段に充電されている電荷を放電させる。

これにより、メモリコントローラは、入力電圧（電源電圧）と充電電圧のいずれか高い方の電圧が第１の設定値より低くなったときに、処理停止制御を行い、フラッシュメモリシステムで実行されていた処理を停止させることができる。また、入力電圧（電源電圧）と充電電圧のいずれか高い方の電圧が第１の設定値より小さい第２の設定値より低くなったときに、充電手段に充電されている電荷が放電されるので、フラッシュメモリシステムで実行されていた処理が停止されることに伴い、充電電圧が降下から上昇に転じてしまうことがなくなる。

そして、充電電圧が降下と上昇を繰り返すことがなくなるため、メモリコントローラに対してリセット状態を維持させる信号（リセット信号）とリセット状態の維持を解除させる信号（リセット解除信号）が連続的に出力されることがなくなり、フラッシュメモリシステムが誤動作してしまうことを確実に防止することができる。

以下、本発明の詳細を図面に基づいて説明する。図１は、本発明の電源回路が適用されるフラッシュメモリシステムの概要を説明するための図である。

同図に示すフラッシュメモリシステムは、たとえば図示しないホストシステムにＩＤＥ（Ｉｎｔｅｇｒａｔｅｄ Ｄｒｉｖｅ Ｅｌｅｃｔｒｏｎｉｃｓ）インターフェース２３を介して接続されて使用される場合を示している。このラッシュメモリシステムは、ブロック単位で記憶データの消去が行われるフラッシュメモリ２１と、このフラッシュメモリ２１に対するアクセスを制御するメモリコントローラ２２と、これらのフラッシュメモリ２１及びメモリコントローラ２２に動作電圧を供給する電源回路１０とを有している。

電源回路１０は、ホストシステム側の電源供給回路２０から供給される電源電圧（Ｖｉｎ）を動作電圧（たとえば３．３Ｖ）に調整し、調整した動作電圧をフラッシュメモリ２１及びメモリコントローラ２２に供給する。

図２は、電源回路１０の詳細を示す回路図である。同図に示すように、電源回路１０は、主として、コンデンサＣ２、電圧調整回路１１、電圧検出回路１２〜１４、トランジスタＱ１を備えている。

充電手段としてのコンデンサＣ２は、電源電圧（Ｖｉｎ）によって充電されるものであり、電源電圧（Ｖｉｎ）が急激に降下した場合に、メモリコントローラ２２及びフラッシュメモリ２１に供給される動作電圧が急激に降下することを回避するために設けられているものである。すなわち、このコンデンサＣ２は、メモリコントローラ２２がフラッシュメモリ２１に対して書き込み処理又は読み込み処理を行っている最中に電源電圧（Ｖｉｎ）が急激に降下しても、それらの処理を中断する制御（以下、処理停止制御という）が終了するまで、メモリコントローラ２２及びフラッシュメモリ２１に所定の動作電圧を供給することができる容量に設定する。

電圧調整手段としての電圧調整回路１１は、ダイオードＤ１を介して供給される電源電圧（Ｖｉｎ）とダイオードＤ２を介して供給されるコンデンサＣ２の充電電圧（Ｃ２電圧）のいずれか高い方の電圧を動作電圧に調整してフラッシュメモリ２１及びメモリコントローラ２２に出力する。

すなわち、電源供給回路２０から供給される電源電圧（Ｖｉｎ）がコンデンサＣ２の充電電圧（Ｃ２電圧）より高いときは、電源電圧（Ｖｉｎ）がダイオードＤ１を介して電圧調整回路１１に供給される。一方、電源電圧（Ｖｉｎ）がコンデンサＣ２の充電電圧（Ｃ２電圧）より低いときは、コンデンサＣ２の充電電圧（Ｃ２電圧）がダイオードＤ２を介して電圧調整回路１１に供給される。なお、電圧調整回路１１は、入力される電圧が３．３Ｖ以下のときは、入力された電圧とほぼ等しい電圧を出力し、入力される電圧が３．３Ｖより高いときは、３．３Ｖを出力するものとする。

第１の検出手段としての電圧検出回路１２は、電圧調整回路１１に入力される電圧が第１の設定値より低くなったときに、電圧調整回路１１に入力される電圧が第１の設定値より低くなったことをメモリコントローラ２２に通知するための警告信号（ＤＥＴ＿ＶＤＤ）を出力する。ここで、電圧調整回路１１に入力される電圧は、電源供給回路２０から供給される電源電圧（Ｖｉｎ）からダイオードＤ１での電圧降下（Ｖｄ）を差し引いた電圧（Ｖｉｎ−Ｖｄ）と、コンデンサＣ１の充電電圧（Ｃ１電圧）からダイオードＤ２での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ１電圧−Ｖｄ）のいずれか高い方の電圧に対応する（ダイオードＤ１及びダイオードＤ２での電圧降下（Ｖｄ）を無視すれば、電源電圧（Ｖｉｎ）と充電電圧（Ｃ１電圧）のいずれか高い方の電圧に対応する）。なお、第１の設定値の値は適宜設定することができるが、本実施例では、３．３Ｖに設定する。

放電手段は、電圧検出回路１３と充電手段であるコンデンサＣ２に充電されている電荷を放電するための放電回路で構成されている。コンデンサＣ２に充電されている電荷を放電するための放電回路は、電圧調整回路１１に入力される電圧が第２の設定値より低くなったときにオンするＰＮＰ型のトランジスタＱ１を備えている。トランジスタＱ１のベースは、抵抗Ｒ４を介して電圧検出回路１３の出力端子（ＯＵＴ）に接続されている。電圧検出回路１３は、電圧調整回路１１に供給される電圧が第２の設定値より低くなったとき、出力端子から（ＯＵＴ）ローレベルの信号を出力する。トランジスタＱ１は、このローレベルの信号がベースに入力されるとオンしてコンデンサＣ２に充電されている電荷を放電する。つまり、コンデンサＣ２に充電されている電荷は、トランジスタＱ１及びトランジスタＱ１のコレクタに接続されている抵抗Ｒ５を介して放電される。尚、第２の設定値は、第１の設定値より小さい値に適宜設定する。本実施例では、第２の設定値を３．０Ｖに設定する。トランジスタＱ１はＭＯＳトランジスタ等の他のスイッチング素子であってもよい。

第２の検出手段としての電圧検出回路１４は、メモリコントローラ２２に対して、電圧調整回路１１が出力する電圧（動作電圧）が、第３の設定値より低いときには、リセット状態の維持を指示する信号（以下、リセット信号という）を出力し、第３の設定値以上のときには、メモリコントローラ２２に起動処理の開始を指示するリセット解除信号を出力する。なお、第３の設定値は、第１の設定値及び第２の設定値より小さい値に適宜設定する。本実施例では、第３の設定値を、２．７Ｖに設定する。

次に、電源回路１０の動作を、図２及び図３を参照して説明する。図３（ａ）は、電源供給回路２０から供給される電源電圧（Ｖｉｎ）からダイオードＤ１での電圧降下（Ｖｄ）を差し引いた電圧（Ｖｉｎ−Ｖｄ）と、コンデンサＣ１の充電電圧（Ｃ１電圧）からダイオードＤ２での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ１電圧−Ｖｄ）を示している。図７（ｂ）は、リセット状態の維持若しくは解除を指示する信号（ＲＥＳ）を示し、図７（ｃ）は、警告信号（ＤＥＴ＿ＶＤＤ）を示している。

まず、電源供給回路２０がオンすると、電源供給回路２０から供給される電源電圧（Ｖｉｎ）が上昇する。この電源電圧（Ｖｉｎ）は、ダイオードＤ１を介して電圧調整回路１１に供給されると共に、ダイオードＤ３を介してコンデンサＣ２に供給されるため、コンデンサＣ２の充電電圧（Ｃ１電圧）も上昇する。ここで、電源電圧（Ｖｉｎ）がコンデンサＣ２の充電電圧（Ｃ２電圧）より高いときは、電源電圧（Ｖｉｎ）がダイオードＤ１を介して電圧調整回路１１に入力される。電源電圧（Ｖｉｎ）がコンデンサＣ２の充電電圧（Ｃ２電圧）より低いときは、コンデンサＣ２の充電電圧（Ｃ２電圧）がダイオードＤ２を介して電圧調整回路１１に入力される。

電源供給回路２０がオンして、電源電圧（Ｖｉｎ）とコンデンサＣ２の充電電圧（Ｃ２電圧）上昇しているときは、コンデンサＣ２の充電電圧（Ｃ２電圧）より、電源電圧（Ｖｉｎ）の方が高いため、電源電圧（Ｖｉｎ）からダイオードＤ１での電圧降下（Ｖｄ）を差し引いた電圧（Ｖｉｎ−Ｖｄ）が電圧調整回路１１に入力される。この電圧（Ｖｉｎ−Ｖｄ）が３．３Ｖに達するまで、電圧調整回路１１は、入力された電圧とほぼ等しい電圧を出力する。

電源電圧（Ｖｉｎ）からダイオードＤ１での電圧降下（Ｖｄ）を差し引いた電圧（Ｖｉｎ−Ｖｄ）が２．７Ｖに達したとき（点ａ）、電圧調整回路１１から出力される電圧も第３の設定値である２．７Ｖに達するので、電圧検出回路１４から出力される信号（ＲＥＳ）がローレベル（リセット信号）からハイレベル（リセット解除信号）に遷移する。ここで、メモリコントローラ２２は、電圧検出回路１４から与えられるリセット解除信号に応答して起動処理を開始する。

電源電圧（Ｖｉｎ）からダイオードＤ１での電圧降下（Ｖｄ）を差し引いた電圧（Ｖｉｎ−Ｖｄ）は、２．７Ｖに達した後も上昇し続け、第１の設定値である３．３Ｖに達したとき（点ｂ）、電圧検出回路１２から出力される警告信号（ＤＥＴ＿ＶＤＤ）がローレベルからハイレベルに遷移する。この後、電源供給回路２０から供給される電源電圧（Ｖｉｎ）は、５Ｖに達するまで上昇し続ける。一方、コンデンサＣ２の充電電圧（Ｃ２電圧）は、充電が完了するまで上昇し続ける。

電源供給回路２０がオフすると（点Ａ）、電源電圧（Ｖｉｎ）が降下し、コンデンサＣ２の充電電圧（Ｃ２電圧）より電源電圧（Ｖｉｎ）の方が低くなる（点Ｂ）。コンデンサＣ２の充電電圧（Ｃ２電圧）より電源電圧（Ｖｉｎ）の方が低くなると、コンデンサＣ２の充電電圧（Ｃ２電圧）からダイオードＤ２での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ２電圧−Ｖｄ）が電圧調整回路１１に入力される。

コンデンサＣ２の充電電圧（Ｃ２電圧）からダイオードＤ２での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ２電圧−Ｖｄ）が、第１の設定値である３．３Ｖより低くなったとき（点ｃ）、電圧検出回路１２から出力される警告信号（ＤＥＴ＿ＶＤＤ）がハイレベルからローレベルに遷移する。メモリコントローラ２２は、電圧検出回路１２から与えられる警告信号（ＤＥＴ＿ＶＤＤ）がハイレベルからローレベルに遷移したことに応答して処理停止制御を行い、フラッシュメモリシステムで実行されていた処理を停止させる。

この処理停止制御では、たとえばフラッシュメモリ２１に書き込むデータをフラッシュメモリ２１内のレジスタに送信しているときに、警告信号（ＤＥＴ＿ＶＤＤ）がハイレベルからローレベルに遷移した場合、フラッシュメモリ２１内のレジスタへのデータの送信が終了しても、メモリコントローラ２２はレジスタからメモリセルアレイへの書き込み（複写）を指示するコマンドをフラッシュメモリ２１に与えずに停止する。

コンデンサＣ２の充電電圧（Ｃ２電圧）が更に降下し、コンデンサＣ２の充電電圧（Ｃ２電圧）からダイオードＤ２での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ２電圧−Ｖｄ）が、第２の設定値である３．０Ｖより低くなったとき（点ｄ）、電圧検出回路１３の出力端子（ＯＵＴ）から出力される信号がハイレベルからローレベルに遷移する。トランジスタＱ１は、このローレベルの信号がベースに入力されるとオンしてコンデンサＣ２に充電されている電荷を放電する。

コンデンサＣ２に充電されている電荷の放電が開始されると、コンデンサＣ２の充電電圧（Ｃ２電圧）からダイオードＤ２での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ２電圧−Ｖｄ）は、２．７Ｖより低くなった後も降下し続け、フラッシュメモリシステムで実行されていた処理が停止しても、２．７Ｖ以上に上昇することはない。つまり、コンデンサＣ２の充電電圧（Ｃ２電圧）からダイオードＤ２での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ２電圧−Ｖｄ）が、第２の設定値である３．０Ｖより低くなった後は、トランジスタＱ１がオンしてコンデンサＣ２に充電されている電荷を放電するため、フラッシュメモリシステムで実行されていた処理が停止しても、コンデンサＣ２の充電電圧（Ｃ２電圧）が上昇することはない。

ここで、入力される電圧が３．３Ｖ以下のとき、電圧調整回路１１は入力された電圧とほぼ等しい電圧を出力するので、電圧調整回路１１から出力される電圧も、第３の設定値である２．７Ｖより低くなった後、再度２．７Ｖ以上に上昇することはない。従って、電圧検出回路１４から出力される信号（ＲＥＳ）は、コンデンサＣ２の充電電圧（Ｃ２電圧）からダイオードＤ２での電圧降下（Ｖｄ）を差し引いた電圧（Ｃ２電圧−Ｖｄ）が２．７Ｖより低くなったとき（点ｅ）、ハイレベル（リセット解除信号）からローレベル（リセット信号）に遷移し、その後、再度ハイレベル（リセット解除信号）に遷移することはない。つまり、メモリコントローラに対してリセット信号とリセット解除信号が連続的に出力されることはない。

なお、電圧検出回路１２〜１４は、電源端子（ＶＤＤ）に供給される電圧が１Ｖ程度に低下すると出力端子（ＯＵＴ）がハイインピーダンス状態になるが、上述した電源回路１０の動作における影響は無視することができる。

また、本実施例では、電源回路１０の電圧検出回路１４によって第３の設定値が検出されたとき、リセット状態の維持若しくは解除を指示する信号（ＲＥＳ）が出力される場合について説明したが、この例に限らず、メモリコントローラ２２自体が第３の設定値を検知してリセット状態を維持するか若しくは解除するようにしてもよい。この場合、電源回路１０の電圧検出回路１４を省くことができる。

本発明の電源回路が適用されるフラッシュメモリシステムの概要を説明するための図である。 図１の電源回路の詳細を示す回路図である。 図２の電源回路の動作を説明するための波形図である。 従来の電源回路の一例を示す回路図である。 図４の電源回路の動作を説明するための波形図である。

符号の説明

１ 電圧変換回路
２ａ 検出回路
２ｂ 検出回路
３ 電源回路
１０ 電源回路
１１ 電圧調整回路（電圧調整手段）
１２ 電圧検出回路（第１の検出手段）
１３ 電圧検出回路（放電手段）
１４ 電圧検出回路（第２の検出手段）
２０ 電源供給回路
２１ フラッシュメモリ
２２ メモリコントローラ
２３ ＩＤＥインターフェース
Ｃ１ コンデンサ
Ｃ２ コンデンサ（充電手段）
Ｄ１ ダイオード
Ｄ２ ダイオード
Ｄ３ ダイオード
Ｑ１ トランジスタ（放電手段）
Ｒ５ 抵抗
ＲＬ 負荷

Claims (7)

1. フラッシュメモリと該フラッシュメモリに対するアクセスを制御するメモリコントローラに動作電圧を供給する電源回路であって、
   外部から供給される入力電圧によって充電される充電手段と、
   前記入力電圧と前記充電手段の充電電圧のいずれか高い方の電圧を前記動作電圧に調整して出力する電圧調整手段と、
   前記入力電圧と前記充電電圧のいずれか高い方の電圧が第１の設定値より低くなったときに、該電圧が第１の設定値より低くなったことを前記メモリコントローラに通知する信号を出力する第１の検出手段と、
   前記入力電圧と前記充電電圧のいずれか高い方の電圧が前記第１の設定値より小さい第２の設定値より低くなったときに、前記充電手段に充電されている電荷を放電させる放電手段とを備える
   ことを特徴とする電源回路。
2. 前記第１の設定値及び第２の設定値が、前記メモリントローラが起動処理を開始する電圧値よりも高いことを特徴とする請求項１に記載の電源回路。
3. 前記電圧調整手段が出力する電圧の電圧値が前記第１の設定値及び第２の設定値より小さい第３の設定値まで上昇したときに、前記メモリントローラに起動処理の開始を指示する信号を出力する第２の検出手段を備えることを特徴とする請求項１又は２に記載の電源回路。
4. 請求項１〜３のいずれか１項に記載の電源回路と、該電源回路から動作電圧を供給されるフラッシュメモリとメモリコントローラを備えたことを特徴とするフラッシュメモリシステム。
5. フラッシュメモリと該フラッシュメモリに対し対するアクセスを制御するメモリコントローラに動作電圧を供給する電源供給方法であって、
   外部から供給される入力電圧と該入力電圧によって充電手段に充電される充電電圧のいずれか高い方の電圧を前記動作電圧に調整して出力するステップと、
   前記入力電圧と前記充電電圧のいずれか高い方の電圧が第１の設定値より低くなったときに、該電圧が第１の設定値より低くなったことを前記メモリコントローラに通知する信号を出力するステップと、
   前記入力電圧と前記充電電圧のいずれか高い方の電圧が前記第１の設定値より小さい第２の設定値より低くなったときに、前記充電手段に充電されている電荷を放電させるステップとを有する
   ことを特徴とする電源供給方法。
6. 前記第１の設定値及び第２の設定値が、前記メモリントローラが起動処理を開始する電圧値よりも高いことを特徴とする請求項５に記載の電源供給方法。
7. 前記調整して出力される動作電圧の電圧値が前記第１の設定値及び第２の設定値より小さい第３の設定値まで上昇したときに、前記メモリントローラに起動処理の開始を指示する信号を出力するステップを有することを特徴とする請求項５又は６に記載の電源供給方法。
   

Images