JPS583015A - マイクロプログラム格納方式 - Google Patents
マイクロプログラム格納方式Info
- Publication number
- JPS583015A JPS583015A JP56101889A JP10188981A JPS583015A JP S583015 A JPS583015 A JP S583015A JP 56101889 A JP56101889 A JP 56101889A JP 10188981 A JP10188981 A JP 10188981A JP S583015 A JPS583015 A JP S583015A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- input
- loader
- ioc
- stored
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
- G06F9/24—Loading of the microprogram
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、入出力制御装置に係ｎ、＊にマイクロプログ
ラム制御の入出力制御装置の格納方式の改良に関するも
のである。
ラム制御の入出力制御装置の格納方式の改良に関するも
のである。
従来の！イクログロダラム制御証の入出力制御装置（Ｉ
ＯＣ）２ｕ、第１図に示す如くその被制御入出力装置（
１０）に応じて、異なる種類のマイクロプログラムをプ
ログラム・ローダ−１（普通。
ＯＣ）２ｕ、第１図に示す如くその被制御入出力装置（
１０）に応じて、異なる種類のマイクロプログラムをプ
ログラム・ローダ−１（普通。
フロッピィ・ディスクや磁気ドラム等が使用される。）
からローダ制御回路３を経由して読み出してコントロー
ルメモリ４に格納してから実行する〇異なる種類のマイ
クロプログラムは、別々の媒体上（例えばフロッピィ・
ディスク）に記録されているので、異なるマイ、クロプ
ログラムを必要とする時Ｆｉ〜そＱ声ひに媒体を交換し
なければならない・また、複数のＩＯＣに対して単一の
プログラム０゜ローダーが接続され、このローダーよ広
告ＩＯＣで必要なマイクログログツムを読み出す際に１
各ＩＯＣで異なるマイクロプログラムを使用する時には
、その毎−媒体を入れ替えなければならないし、また鯖
操作も生じゃすい・ 本発明の目的は、単一のマイクログログツム・ローダー
を使用して複数のｌ０ＣＫそのＩＯＣで必要なマイクロ
プログラムを人手介入せずに１格納することができるよ
うにすることにるる。この様にすると、従来一台のＩＯ
Ｃに一台必要だったローダ−を複数台のＩＯＣに一台の
ローダーで済むし、人手介ｌ入に伴う誤操作を防ぐこと
が可能になる◇ 本発明は、電源投入時Ｋ ＩＯＣに必要なマイクロプロ
グ２ムの種類を判定し、そのマイクロプログラムの格納
されている媒体上の位置をマイクロ・プログラム−ロー
ダーに通知することＫより、複数のＩＯＣに、それぞれ
で必要とするマイクロプログラムを格納するようにした
ことを善黴とする・次に図面によｐ本発明の詳細な説明
する。
からローダ制御回路３を経由して読み出してコントロー
ルメモリ４に格納してから実行する〇異なる種類のマイ
クロプログラムは、別々の媒体上（例えばフロッピィ・
ディスク）に記録されているので、異なるマイ、クロプ
ログラムを必要とする時Ｆｉ〜そＱ声ひに媒体を交換し
なければならない・また、複数のＩＯＣに対して単一の
プログラム０゜ローダーが接続され、このローダーよ広
告ＩＯＣで必要なマイクログログツムを読み出す際に１
各ＩＯＣで異なるマイクロプログラムを使用する時には
、その毎−媒体を入れ替えなければならないし、また鯖
操作も生じゃすい・ 本発明の目的は、単一のマイクログログツム・ローダー
を使用して複数のｌ０ＣＫそのＩＯＣで必要なマイクロ
プログラムを人手介入せずに１格納することができるよ
うにすることにるる。この様にすると、従来一台のＩＯ
Ｃに一台必要だったローダ−を複数台のＩＯＣに一台の
ローダーで済むし、人手介ｌ入に伴う誤操作を防ぐこと
が可能になる◇ 本発明は、電源投入時Ｋ ＩＯＣに必要なマイクロプロ
グ２ムの種類を判定し、そのマイクロプログラムの格納
されている媒体上の位置をマイクロ・プログラム−ロー
ダーに通知することＫより、複数のＩＯＣに、それぞれ
で必要とするマイクロプログラムを格納するようにした
ことを善黴とする・次に図面によｐ本発明の詳細な説明
する。
第２図に本発明の実施例の構成を示す＠ことではＩＯＣ
は、二台でマイクロプログラム・格納装置（ローダ−）
１は一台である。二台のｌ０Ｃ２の電源が投入された後
、マイクロプログラムの格納までの処理を次に説明する
。
は、二台でマイクロプログラム・格納装置（ローダ−）
１は一台である。二台のｌ０Ｃ２の電源が投入された後
、マイクロプログラムの格納までの処理を次に説明する
。
■ 電源投入直後、ハードウェアによりイニシャル診断
プログラムが各ＩＯＣのコントロール−メモＵ（Ｃ８）
４に格納され実行される。（通■ イニシャル診断が終
了すると各ＩＯＣに必要な！イクロ７゛ログンムの種類
が決定はれる。これは設定されたものでも、外部からの
大刀でも良い０この後の処理は第５図の７０チヤートに
示す。
プログラムが各ＩＯＣのコントロール−メモＵ（Ｃ８）
４に格納され実行される。（通■ イニシャル診断が終
了すると各ＩＯＣに必要な！イクロ７゛ログンムの種類
が決定はれる。これは設定されたものでも、外部からの
大刀でも良い０この後の処理は第５図の７０チヤートに
示す。
■ 片方のＩＯＣがマイクロプログラムをイニシャル診
断プログラム中のローディング・ルーチンを使用してロ
ーディング中、他方のｌ０ＣＫは、ローダ−・ピアーが
応答されるので、他７ＩＯＣは、規定時間ローダ−が使
用できるのを待つ。
断プログラム中のローディング・ルーチンを使用してロ
ーディング中、他方のｌ０ＣＫは、ローダ−・ピアーが
応答されるので、他７ＩＯＣは、規定時間ローダ−が使
用できるのを待つ。
■ ＊ａ’ｃａ−ダーに起動をかけて選択し九ＩＯＣは
自身の必要とするマイクログログラムの、媒体上のアド
レスを、例え＃ｉ第３図のようなテーブルを用いて決定
してローダ−にそのアドレスを送出して、必要なマイク
ロプログラムを自身の０８に格納する。
自身の必要とするマイクログログラムの、媒体上のアド
レスを、例え＃ｉ第３図のようなテーブルを用いて決定
してローダ−にそのアドレスを送出して、必要なマイク
ロプログラムを自身の０８に格納する。
■ 必要なマイクロプログラムの格納が終了すると、ロ
ーダ−を切夛離す。
ーダ−を切夛離す。
■ 他方のＩＯＣは、ローダーがビジーではなくなると
、同様に自身の設定等により、必要なマイクロプログラ
ムの媒体上のアドレスを決定してマイクロプログラムを
格納する。
、同様に自身の設定等により、必要なマイクロプログラ
ムの媒体上のアドレスを決定してマイクロプログラムを
格納する。
以上のように、同一媒体上に必要とする全てのマイクロ
グログラムを書き込んでおくことくより、単一のローダ
−から、複数のｌ０ＣＫ対して必要なマイクロプログラ
ムを格納することが可能になる。
グログラムを書き込んでおくことくより、単一のローダ
−から、複数のｌ０ＣＫ対して必要なマイクロプログラ
ムを格納することが可能になる。
第４図は入出力制御装置２とローダ１間のインタフェー
ス例で入出力制御装置２からローダＩＫ対するタグ線５
と、両方向性のバス＠６と、ローダ１から入出力装置２
に対するレスポンス線７およびビジー線８から構成され
ている。
ス例で入出力制御装置２からローダＩＫ対するタグ線５
と、両方向性のバス＠６と、ローダ１から入出力装置２
に対するレスポンス線７およびビジー線８から構成され
ている。
以上説明したように本発明によれば、従来ＩＯＣ毎に必
要であ゛っ九ローダ−が複数のＩＯＣに対して一台で済
み、また媒体の入れ替え等におと９や１すい操作誤りを
少なくすることが可能であ）、安価で信頼性の高い入出
力サブシステムを形成することが可能となる。
要であ゛っ九ローダ−が複数のＩＯＣに対して一台で済
み、また媒体の入れ替え等におと９や１すい操作誤りを
少なくすることが可能であ）、安価で信頼性の高い入出
力サブシステムを形成することが可能となる。
第１図は従来の入出力制御装置構成図、縞２１１は本発
明の実施例による入出力制御装置構成図、第３図はマイ
クロプログラムローディングテーブル例、第４図は入出
力制御装置とローダ−関のインタフェース例、第５図は
マイクロプロゲラ！格納処理フローチャートを示す。図
において１にローダ−１２は入出力制御装置、３はロー
ダ−制御回路、４はコントロールメモリ、５はタグ線、
６はバス線、７はレスポンス線、８はビジー線を示すＯ
明の実施例による入出力制御装置構成図、第３図はマイ
クロプログラムローディングテーブル例、第４図は入出
力制御装置とローダ−関のインタフェース例、第５図は
マイクロプロゲラ！格納処理フローチャートを示す。図
において１にローダ−１２は入出力制御装置、３はロー
ダ−制御回路、４はコントロールメモリ、５はタグ線、
６はバス線、７はレスポンス線、８はビジー線を示すＯ
Claims (1)
- マイク四プログラム制御の入出力制御装置と、複数台の
この入出力制御装−に対して、一台の１４りｔｌプログ
ラム格納装置が接続されてお９、各入出力制御装置は、
制御する入出力装置に応じて、異なるマイクロプログラ
ムを格納し、実行する方式のとき、マイクロプログラム
格納装置には、全て（Ｑ−ｒイクロプログラムを書き込
んだ媒体を用意しておき、電源投入時に、各入出力制御
装置の設定により、！イクロプログラム格納装置より必
要とするマイクログログツムを、読み出すようにしたこ
−とを特徴とする入出力制御装置のマイクロプログラム
格納方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101889A JPS583015A (ja) | 1981-06-30 | 1981-06-30 | マイクロプログラム格納方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56101889A JPS583015A (ja) | 1981-06-30 | 1981-06-30 | マイクロプログラム格納方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS583015A true JPS583015A (ja) | 1983-01-08 |
| JPS6116102B2 JPS6116102B2 (ja) | 1986-04-28 |
Family
ID=14312492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56101889A Granted JPS583015A (ja) | 1981-06-30 | 1981-06-30 | マイクロプログラム格納方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS583015A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4884195A (en) * | 1985-08-30 | 1989-11-28 | Hitachi, Ltd. | Multiprocessor system for loading microprograms into a RAM control store of a bus controller |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6131404U (ja) * | 1984-07-30 | 1986-02-25 | 初井 良太郎 | 簡易省力型，身長座高連続測定装置 |
| JPS6136606U (ja) * | 1984-08-08 | 1986-03-06 | 初井 良太郎 | 身長計測機台で同時に座高測定を連続省力的に行うアタツチメント式変位座板装置 |
-
1981
- 1981-06-30 JP JP56101889A patent/JPS583015A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4884195A (en) * | 1985-08-30 | 1989-11-28 | Hitachi, Ltd. | Multiprocessor system for loading microprograms into a RAM control store of a bus controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6116102B2 (ja) | 1986-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02227763A (ja) | データ転送制御システム | |
| WO2005086007A1 (en) | Data copy device | |
| JPS583015A (ja) | マイクロプログラム格納方式 | |
| JPH0793101A (ja) | データバックアップ装置 | |
| JPS6329861A (ja) | Ｉｐｌ制御方式 | |
| JPS62269256A (ja) | 半導体フアイルのデ−タ保存方式 | |
| JPH01180620A (ja) | ディスク制御装置 | |
| JPH0429088B2 (ja) | ||
| JPS6329301B2 (ja) | ||
| JPS5985559A (ja) | フアイル制御システム | |
| JPS6126085B2 (ja) | ||
| JPH02183330A (ja) | データ処理装置 | |
| JPH04160636A (ja) | 駆動情報のロード制御方式 | |
| JPS62271163A (ja) | 半導体フアイル装置 | |
| JPS5875229A (ja) | デ−タ処理装置のプ−トロ−ド方式 | |
| JPH04167015A (ja) | コンピュータシステム | |
| JPH0291716A (ja) | ファイルサーバ | |
| JPS61251926A (ja) | 外部記憶装置切替方法 | |
| JP2017084063A (ja) | メモリコントローラ、フラッシュメモリシステム及び電源電圧供給制御方法 | |
| JPS60193049A (ja) | マイクロプログラムロ−ド方式 | |
| JPS6089256A (ja) | フアイル制御装置 | |
| JPS63208960A (ja) | 周辺制御装置 | |
| JPH0380471A (ja) | 不良トラック代替方式 | |
| JPH02268363A (ja) | マルチプロセッサシステムにおけるプログラムロード方式 | |
| JPS61109143A (ja) | 動作モ−ド設定方式 |