JPS5875229A - デ−タ処理装置のプ−トロ−ド方式 - Google Patents
デ−タ処理装置のプ−トロ−ド方式Info
- Publication number
- JPS5875229A JPS5875229A JP56172251A JP17225181A JPS5875229A JP S5875229 A JPS5875229 A JP S5875229A JP 56172251 A JP56172251 A JP 56172251A JP 17225181 A JP17225181 A JP 17225181A JP S5875229 A JPS5875229 A JP S5875229A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- memory
- address
- main memory
- bootstrap loading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/4401—Bootstrapping
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はデータ処理装置のプートロード方式に関する。
従来のプートロード方式は読出し専用メモリ内ニ格納さ
れているプートロードプログラムを直接中央処理装置（
以下ＣＰＵと称す）が命令として読出し実行してきた。
れているプートロードプログラムを直接中央処理装置（
以下ＣＰＵと称す）が命令として読出し実行してきた。
そのため、プログラムの読出しと、主記憶装置に対する
データの読出し、書込みは命令、データの経路をアクセ
ス毎に判断し。
データの読出し、書込みは命令、データの経路をアクセ
ス毎に判断し。
切替えねばならなかった。
このような経路の切替え方法として２種類アク、第一の
方法はアクセスするアドレス値によって切替える方法で
ある。予めプートロード中は主記憶装置の指定された範
囲を読出し専用メモリ側とし、その範囲に於て指定した
アドレスは全て上記読出し専用メモリの内容を読出丁よ
うにしておく。前記範囲外のアドレス指定は、主記憶装
置を選ぶようにすることによって、ＣＰＵはプートロー
ドプログラムを専用メモリから読出すことができる。
方法はアクセスするアドレス値によって切替える方法で
ある。予めプートロード中は主記憶装置の指定された範
囲を読出し専用メモリ側とし、その範囲に於て指定した
アドレスは全て上記読出し専用メモリの内容を読出丁よ
うにしておく。前記範囲外のアドレス指定は、主記憶装
置を選ぶようにすることによって、ＣＰＵはプートロー
ドプログラムを専用メモリから読出すことができる。
第二の方法は、命令の中のアドレスシラブルと呼ばれる
アドレス算出の手段を記述した部分に対し、その手段側
に主記憶装置と、続出し専用メモリ一対するアクセス経
路の指定を予め定めておくことによって１両経路を切替
える方式である。
アドレス算出の手段を記述した部分に対し、その手段側
に主記憶装置と、続出し専用メモリ一対するアクセス経
路の指定を予め定めておくことによって１両経路を切替
える方式である。
上記の２つの方法は、プートロードプログラムの格納装
置としてＦＲＯＭ等の素子を使用しなければならず、磁
気テープ、磁気ディスク等の格納装置からの読出しはで
きないという欠点があった。
置としてＦＲＯＭ等の素子を使用しなければならず、磁
気テープ、磁気ディスク等の格納装置からの読出しはで
きないという欠点があった。
又、アドレス範囲、アドレス算出手段によって切替える
という判断回路が必要であった。
という判断回路が必要であった。
本発明の目的は、読出し専用メモリに格納されているプ
ートロードプログラムを主記憶装置に移送し、ＣＰＵが
実行するプートプログラムを主記憶装置から読出丁こと
によ＃）、アドレスの範囲により主記憶装置と、読出し
専用メモリの切替えをなくり、ＣＰＵは単に通常の命令
を実行するようにして、プートロードプログラムが実行
できるようにすることにある。更に本発明の他の目的は
プートロードプログラムの格納用としてＲＡＭ、ＲＯＭ
等の素子だけではなく、磁気テープ、磁気ディスク等の
ファイル系媒体の使用も可能にすることにある。
ートロードプログラムを主記憶装置に移送し、ＣＰＵが
実行するプートプログラムを主記憶装置から読出丁こと
によ＃）、アドレスの範囲により主記憶装置と、読出し
専用メモリの切替えをなくり、ＣＰＵは単に通常の命令
を実行するようにして、プートロードプログラムが実行
できるようにすることにある。更に本発明の他の目的は
プートロードプログラムの格納用としてＲＡＭ、ＲＯＭ
等の素子だけではなく、磁気テープ、磁気ディスク等の
ファイル系媒体の使用も可能にすることにある。
本発明によるとプートロードプログラムが格納されてい
る読出し専用メモリと、該続出し専用メモリの内容を主
記憶装置の予め定められたアドレスに移送する手段とを
有し、ＣＰＵが前記主記憶装置に移送されたプートロー
ドプログラムを実行することを特徴とするデータ処理装
置のプートロード方式が得られる。
る読出し専用メモリと、該続出し専用メモリの内容を主
記憶装置の予め定められたアドレスに移送する手段とを
有し、ＣＰＵが前記主記憶装置に移送されたプートロー
ドプログラムを実行することを特徴とするデータ処理装
置のプートロード方式が得られる。
以下本発明を図面について詳細に説明する。第１図は１
本発明の一実施例のブロック図を示す。
本発明の一実施例のブロック図を示す。
図に於いて１はＣＰＵ、２は主記憶装置、３は読出し専
用メモリ、４はデータセレクト回路、５はアドレスセレ
クト回路、１０はプートロード指示信号、１１は読出し
専用メモリ出力データ信号。
用メモリ、４はデータセレクト回路、５はアドレスセレ
クト回路、１０はプートロード指示信号、１１は読出し
専用メモリ出力データ信号。
１２は読出し専用メモリ出力アドレス信号、１３はＣＰ
Ｕ書込みデータ信号、１４はＣＰＵアドレス出力信号、
１５はＣＰＵ読出しデータ信号。
Ｕ書込みデータ信号、１４はＣＰＵアドレス出力信号、
１５はＣＰＵ読出しデータ信号。
用メモリ回路３は、主記憶装置２のメモリアドレス信号
１２と、格納されるデータ信号１１を出力する。プート
ロード指示信号１０はまた。データセレクト回路４に対
し、読出し専用メモリ出力データ信号１１を、主記憶装
置２の入力データ信号□（１ １６とし、アドレスセレクト回路５に於いては。
１２と、格納されるデータ信号１１を出力する。プート
ロード指示信号１０はまた。データセレクト回路４に対
し、読出し専用メモリ出力データ信号１１を、主記憶装
置２の入力データ信号□（１ １６とし、アドレスセレクト回路５に於いては。
読出し専用メモリ出力アドレス信号１２ｆ、主記憶装置
内のメモリアドレス信号１７とするように選択する。上
記データ及びアドレス信号経路が定まり、読出し専用メ
モリに格納されているプートロードプログラムは 主記
憶装置２内に移送される。
内のメモリアドレス信号１７とするように選択する。上
記データ及びアドレス信号経路が定まり、読出し専用メ
モリに格納されているプートロードプログラムは 主記
憶装置２内に移送される。
プートロードプログラムの移送が完了し、プートロード
指示信号１０がイナクティブとなると。
指示信号１０がイナクティブとなると。
主記憶装置２の入力のデータ信号１６及びアドレス信号
１７が、それぞれＣＰＵ １の書込みデータ信号１３と
ＣＰＵアドレス信号１４となるようにデータセレクト回
路４およびアドレスセレクト回路５が切替わる。ＣＰＵ
１は１通常の命令実行と同様に、読出しデータ信号１
５全通して、ＣＰＵアドレス信号１４で指定したプート
ロードプログラムを読出してプログラムの実行を行なう
。
１７が、それぞれＣＰＵ １の書込みデータ信号１３と
ＣＰＵアドレス信号１４となるようにデータセレクト回
路４およびアドレスセレクト回路５が切替わる。ＣＰＵ
１は１通常の命令実行と同様に、読出しデータ信号１
５全通して、ＣＰＵアドレス信号１４で指定したプート
ロードプログラムを読出してプログラムの実行を行なう
。
本発明は、以上説明したように、読出し専用メモリ内の
プートロードプログラムを主記憶装置に移送する手段を
設けることにより、ＣＰＵは 通常の命令と全く同じに
プートロードプログラムを実行できる。まだ、プート
ロードプログラムの格納手段として素子以外の磁気ファ
イル媒体も使５− 用できる。
プートロードプログラムを主記憶装置に移送する手段を
設けることにより、ＣＰＵは 通常の命令と全く同じに
プートロードプログラムを実行できる。まだ、プート
ロードプログラムの格納手段として素子以外の磁気ファ
イル媒体も使５− 用できる。
第１図は本発明の一実施例のブロック図である。
１・・・・・・ＣＰＵ、２・・・・・主記憶装置、３・
・・・・・読出し専用メモ１ハ ４・・・・・データセ
レクト回路、５・・・・・・アドレスセレクト回路、１
０・・・・・・プートロード指示信号、１１・・・・・
・読出し専用メモリ出力データ信号、１２ ・・・読出
し専用メモリ出力アドレス信号、１３・・・・・・ＣＰ
Ｕ書込みデータ信号、１４・・・・ＣＰＵアドレス出力
信号、１５・・・・・ＣＰＵ読出しデータ信号、１６・
・・・・・主記憶データ入力信号、１７・・・・・・主
記憶アドレス信号っ−６＝
・・・・・読出し専用メモ１ハ ４・・・・・データセ
レクト回路、５・・・・・・アドレスセレクト回路、１
０・・・・・・プートロード指示信号、１１・・・・・
・読出し専用メモリ出力データ信号、１２ ・・・読出
し専用メモリ出力アドレス信号、１３・・・・・・ＣＰ
Ｕ書込みデータ信号、１４・・・・ＣＰＵアドレス出力
信号、１５・・・・・ＣＰＵ読出しデータ信号、１６・
・・・・・主記憶データ入力信号、１７・・・・・・主
記憶アドレス信号っ−６＝
Claims (1)
- プートロードプログラムが格納されている読出し専用メ
モリと、該続出し専用メモリの内容を主記憶装置の予め
定められたアドレスに移送する手段とを有し、中央処理
装置が前記主記憶装置に移
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56172251A JPS5875229A (ja) | 1981-10-28 | 1981-10-28 | デ−タ処理装置のプ−トロ−ド方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56172251A JPS5875229A (ja) | 1981-10-28 | 1981-10-28 | デ−タ処理装置のプ−トロ−ド方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5875229A true JPS5875229A (ja) | 1983-05-06 |
Family
ID=15938420
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56172251A Pending JPS5875229A (ja) | 1981-10-28 | 1981-10-28 | デ−タ処理装置のプ−トロ−ド方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5875229A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100634436B1 (ko) | 2004-09-23 | 2006-10-16 | 삼성전자주식회사 | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5472642A (en) * | 1977-11-22 | 1979-06-11 | Toyoda Machine Works Ltd | Program writer for computer |
| JPS55147716A (en) * | 1979-05-04 | 1980-11-17 | Sanyo Electric Co Ltd | Electronic computer |
-
1981
- 1981-10-28 JP JP56172251A patent/JPS5875229A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5472642A (en) * | 1977-11-22 | 1979-06-11 | Toyoda Machine Works Ltd | Program writer for computer |
| JPS55147716A (en) * | 1979-05-04 | 1980-11-17 | Sanyo Electric Co Ltd | Electronic computer |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100634436B1 (ko) | 2004-09-23 | 2006-10-16 | 삼성전자주식회사 | 멀티 칩 시스템 및 그것의 부트코드 페치 방법 |
| US7533253B2 (en) | 2004-09-23 | 2009-05-12 | Samsung Electronics Co., Ltd. | System and method for fetching a boot code |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6319058A (ja) | メモリ装置 | |
| JPS5875229A (ja) | デ−タ処理装置のプ−トロ−ド方式 | |
| JPH01261758A (ja) | コンピュータ装置 | |
| JP2600376B2 (ja) | メモリ制御装置 | |
| JPS58154043A (ja) | 情報処理装置 | |
| JPS6020769B2 (ja) | マイクロプログラム制御方式 | |
| JPS6112579B2 (ja) | ||
| JPS5842487B2 (ja) | プログラムのロ−デイング方式 | |
| JP2716563B2 (ja) | データ書込み制御方式 | |
| JPS59186048A (ja) | マイクロプログラム制御方式 | |
| JPS59139199A (ja) | 記憶保護方式 | |
| JPS59231651A (ja) | マイクロプログラム制御型デ−タ処理装置 | |
| JPS599755A (ja) | マイクロプログラム読出し制御方式 | |
| JPS5899840A (ja) | 制御記憶装置 | |
| JPS60176144A (ja) | レジスタフアイル装置 | |
| JPS5860496A (ja) | 主記憶装置の裏番地のアクセス方式 | |
| JPS6046747B2 (ja) | 初期プログラム読込方式 | |
| JPS61147358A (ja) | 初期プログラムロ−デイング回路 | |
| JPH03189726A (ja) | データ処理装置 | |
| JPS63317857A (ja) | メモリアクセス回路 | |
| JPH04160636A (ja) | 駆動情報のロード制御方式 | |
| JPS62236037A (ja) | マイクロプログラム制御式デ−タ処理装置 | |
| JPS6029841A (ja) | 演算制御装置 | |
| JPH0470929A (ja) | プログラムファイル読み込み方式 | |
| JPH0287227A (ja) | データ処理装置 |