JPS5860496A - 主記憶装置の裏番地のアクセス方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、計算機の主記憶装置における通常は論理的に
アクセスできない領域へのアクセス方式％式％ 計算機のＲＡＬＵのレジスタ、すなわちレジスタノ・ア
ンド・アリスメティック・ロジック・ユニット（ＲＡＬ
Ｕ）におけるＡレジスタ、インデックス・レジスタ、一
時記憶レジスタ等を、論理的に主記憶空間の一部に含め
てプログラムによってアクセスできるようにすると、物
理的な主記憶装置においてはＲＡＬＵのレジスタの陰に
なってプログラムではアクセスできない領域（以下これ
を実番地という）が生じる。

主記憶装置の有効利用をｔｅｌかる見地から、実番地に
故障診断用情報を記憶させるようにしたものがある。そ
の場合、故障診断用情報は、システム異常時に専用のハ
ードウェアで実番地に１４込まれ、計算機の故障時にオ
ペレータによって読出されて、故障診断に利用される。

実番地は通常のプログラムによってはアクセスできない
ので、実番地な読出すために専用のハードウェアか、物
理的主記憶空間アクセスＯモードを可能にする特別のソ
フトウェア体系が必要になる。

本発明の目的は、論理的主記憶空間アクセス用のプログ
ラムを共用して実番地がアクセスできる主記憶装置のア
クセス方式を提供することにある。

本発明は、論理的主記憶空間アクセス時のアドレスを所
定の境界アドレスと比較して、実効的なアクセス先がＲ
ＡＬＵのレジスタと主記憶装置のいずれであるかを判定
してアクセスするとともに、裏番地アクセス時には、予
め境界アドレスを切換えておくようにしたものである。

以下、図面によって、本発明の詳細な説明する。

第１図は、本発明を実施する計算機の要部の概念的構成
図である。第１図において、１はプロセッサで、ＲＡＬ
Ｕ　１１　、リードオンリー・メモリ（ＲＯＭ）　１２
　、入・出力レジスタ１３．１４　、内部パス１５、お
よびそれらを相互接続する信号線を有するものである。

ＲＡＬＵ　１１における１１１がレジスタ群であって、
アドレスと名称との対応を表形式で示す。

レジスタ群１１１は、例えばランダムアクセス・メモリ
（ＲＡＭ　）からなる１６個のレジスタとする。２は主
記憶装置、３は主記憶パスである。主記憶装置２のアド
レスと記憶セルの対応を表形式で示す。

主記憶装置２の容量は例えば３２ＫＷとする。主記憶装
置２における＃０ＯＯＯ〜＃０ＯＯＤが裏番地である。

これらはＲＡＬＵのレジスタ群１１１のうちの〃０〜〃
Ｄ番地のものに対応する。

このような引算機において、プログラムを実行して論理
的主記憶空間をアクセスする場合、アクセス用のアドレ
スが〃Ｏ〜〃Ｄであるときは、ｒｔＡＬＵのレジスタ群
１１１にアクセスし、〃Ｅ以上であるときは主記憶装置
２にアクセスする。このような実効的々アクセスの切換
えは、ＲＡＬＵのレジスタ群１１１の中の１つのレジス
タＭＦＪｉに保持されている境界アドレスを利用するこ
とによって行われる。

具体的には、レジスタＭＥＭには、裏番地の上限＃ρの
１つ上のアドレス〃εが境界アドレスとして保持されて
おり、論理的主記憶空間アクセスのたびに、アクセス用
のアドレスＸと〃Ｅとが比較され、Ｘ＜＃ＥのときＲＡ
ＬＵのレジスタ／ｌｊ　１．１１にアクセスされ、Ｘ≧
〃Ｅのとき主記憶袋Ｎ２にアクセスされる。

境界アドレス〃Ｅは、ｒｔＯＭ１２に格納されており、
引算機のイニシャル・リセット時等に、専用のマイクロ
プログラムによってＲＡＬＵのレジスタＭＥＭにセット
される。

論理的主記憶空間アクセス時の計１１−機動作のシ蔓 一ケンスを第２図（ａ）　、　（ｂ）フローチャー１・
に示す。

このシーケンスはマイクロプログラムによって実現され
る。論理的主記憶空間からその内容を読出す動作として
は、プログラム・ロケーション佛レジスタＰＬＲが示す
アドレスにしたがって読出す［ＲＥＡＤ　Ｊ動作と、命
令に含まれているオペランド・アドレスにしたがって読
出す［ＬＯＡＤ　ｊ動作とがあり、それらのシーケンス
が、それぞれ第２図（、）および（ｂ）である。

第２図（ａ）の「ＲＥＡＤ　ｊ動作は次のようになる。

段階１で動作の種類を調べ、「ＲＥＡＤ」と判定すると
、段階２において、プログラム・ロケーション・レジス
タＰＬＲの内容から、レジスタＭＥＭの内容を引算し、
段階３において、引算の答の符号を判別する。プログラ
ム・ロケーション・レジスタＰＬＲの内容が〃０〜＃Ｄ
の範囲の値であるときは、答の符号は負すなわち答の２
進数のサインビットが１となり、ＰＬＲの内容が＃Ｅ以
上の値であるときは、サインビットが０となる。

サインビットが１のときは、段階４に分岐して、ＲＡＬ
Ｕのレジスタ群１１１の中の、ＰＬＲの内容に該当する
アドレスのものからデータを読み出し、テンポラリ・レ
ジスタＩＴＲにセットする。

Ω サインビット０のときは、段階５に分岐して、ＰＬＲの
内容を出力レジスタ１４　（ＭｏＲ）にセットする。

出力レジスタ１４にセットされた値は、主記憶バス３を
通じて、主記憶装置２にアドレスとして与えられ、この
アドレスにあるデータが読出されて、主記憶バス３を通
じて、入力レジスタ１．３　（ＭＩＲ）　Ｋセットされ
る。そこで段階６で、入力レジスタ１３の内容をテンポ
ラリ・レジスタＩＴｎにセットする。

第２図（ｂ）の「ＬＯＡＤ」動作も、ＰＬＲＯ代わりに
テンポラリ・レジスタＩＴＲの内容が用いられる他は、
（、）の場合と同様である。ただし、ＰＬＲの内容の更
新は行わない。「ＬＯＡＤ」動作は、オンラインでプロ
グラムによって論理的主記憶空間を読出すときに利用さ
れる。

このような［ＲＥＡＤ　Ｊ　、　ｒ　ＬＯＡＤ　Ｊによ
って主記憶空間を読出すとき、実効的なアク−１−スは
、アドレスが〃Ｏ〜〃ＤのときはＲＡＬＵのレジスタ群
に対して行われ、アドレスが〃Ｅ以上のときけ主記憶袋
ｊｆｔ　２に対して行われる。

このような論理的主記憶空間読出し手順を利用して実番
地を読出すために、２つの命令が定められる。その１つ
はＷＤＥ命令であり、もう１つはｗＤＯ命令である。ま
たこれら命令に対応して、それぞれマイクロプログラム
が定められる。

ＸＶＴ）Ｅ命令は、データ〃Ｅを、ＲＡＬＵノＬ’ジス
タＭＥＭにセットする命令であり、ＷＤＯ命令は、デー
タ＃０を同じ（ＲＡＬＵのレジスタＭＥＭにセットする
命令である。データ〃Ｅと〃０はＲＯＭ　１２に格納さ
れているものを用いる。これらの命令に対応するマイク
ロプログラムは、前述したようなイニシャル・リセット
時の境界アドレスセット用マイクロプログラムに做って
容易に構成することができる。

これらの命令は、次のように使用される。ＷＤＯ命令は
、故障診断時などに実番地の読出しが始捷る前にこの命
令が実行されるように、プログラムの適宜の位置に挿入
され、ｗＤＥ命令は所望の実番地の読出しが終った後で
実行されるように、プログラムの適宜の位置に挿入され
る。このように両命令を使用すると、実番地の読出しに
先立ってレジスタＭＥＭの境界アドレスが〃０に書替え
られるので、この境界アドレスを用いた、第２図のよう
な［ＲＥＡＤ　Ｊおよび［ＬＯＡＤ　Ｊは、サインビッ
トが１になることがないから、常に主記憶装置ｉｔ　２
に対して行われ、したがって実番地＃０ＯＯＯ〜＃０Ｏ
ＯＤの内容が読出せることになる。そして、所望の実番
地の読出しが終った後に、ＷＤＥ命令によって、レジス
タＭＥＭの境界アドレスは〃Ｅに戻されるので、元の論
理的主記憶空間が回復される。

以上のように、本発明は、論理的主記憶空間アクセス時
のアドレスを所定の境界アドレスと比較して、実効的な
アクセス先がＲＡＬＵのレジスタと主記憶装置のいずれ
であるかを判定してアクセスするとともに、実番地アク
セス時には、予め境界アドレスを切換えておくようにし
た。

このため、本発明によれば、論理的主記憶空間アクセス
用のプログラムを共用して実番地がアクセスできる。主
記憶装置のアクセス方式が実現できる。

【図面の簡単な説明】

第１図は、本発明実施例の概念的構成図、第２図は、論
理的主記憶空間読出し動作のフローチャートである。 １・・・プロセッサ、１１・・・ＲＡＬＵ　、　　１１
１・・・レジスタ群、１２・・・ＲＯＭ　、　１３・・
・入力レジスタ、１４・・・出力レジスタ、１５・・・
内部バス、２・・・主記憶装置、５・・・主記憶バス。

Claims (1)

【特許請求の範囲】
1. 論理的主記憶空間アクセス時のアドレスを所定の境界ア
   ドレスと比較して実効的なアクセス先をレジスタ・アン
   ド・アリスメティック・ロジック・ユニットまたは主記
   憶装置のいずれかに定めるとともに、主記憶装置の実番
   地をアクセスするときは予め境界アドレスを論理的主記
   憶空間の児頭のアドレスに切換えるようにした主記憶装
   置の実番地のアクセス方式。