JPS588018B2 - 多重プロセッサシステム - Google Patents
多重プロセッサシステムInfo
- Publication number
- JPS588018B2 JPS588018B2 JP53113937A JP11393778A JPS588018B2 JP S588018 B2 JPS588018 B2 JP S588018B2 JP 53113937 A JP53113937 A JP 53113937A JP 11393778 A JP11393778 A JP 11393778A JP S588018 B2 JPS588018 B2 JP S588018B2
- Authority
- JP
- Japan
- Prior art keywords
- usage status
- word
- register
- status indicator
- usage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/52—Program synchronisation; Mutual exclusion, e.g. by means of semaphores
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Memory System (AREA)
Description
【発明の詳細な説明】
本発明は多重プロセッサシステムに関する。
最近、処理装置システムの性能および信頼性の向上の要
求が高まり、複数台の処理装置を組込む多重処理システ
ムの必要性が生じてきている。
求が高まり、複数台の処理装置を組込む多重処理システ
ムの必要性が生じてきている。
この種の多重プロセッサシステムの従来のハードウエア
構成を第１図に示す。
構成を第１図に示す。
第１図において、処理装置１，２および３は互いに関連
のある処理を実行するため主記憶装置４を共有している
。
のある処理を実行するため主記憶装置４を共有している
。
一般に、このような多重処理装置システムにおけるシス
テム内の共用資源の排他的使用を実現するために主記憶
装置４内に共用資源の排他的使用の可否を示す使用状態
表示語５を記憶し、各処理装置は共用資源を使用する前
に該使用状態表示語を読み出し、該語が共用資源の使用
可能であることを示していれば、これを使用不可能表示
にして記憶する。
テム内の共用資源の排他的使用を実現するために主記憶
装置４内に共用資源の排他的使用の可否を示す使用状態
表示語５を記憶し、各処理装置は共用資源を使用する前
に該使用状態表示語を読み出し、該語が共用資源の使用
可能であることを示していれば、これを使用不可能表示
にして記憶する。
また、該使用状態表示語が使用不可能表示値ならば共有
資源の使用中であるので、共有資源を使用する動作の実
行の待ち合わせまたは実行回避をすることになる。
資源の使用中であるので、共有資源を使用する動作の実
行の待ち合わせまたは実行回避をすることになる。
上述のような制御を行なう多重プロセッサシステムでは
共有資源を使用中の処理装置が動作不能となったとき、
使用状態語を使用可能状態にすることができず、後に該
共有資源を他処理装置が必要としたとき他の処理装置す
なわちデッドロックとなり、システムダウンを引起こす
という欠点がある。
共有資源を使用中の処理装置が動作不能となったとき、
使用状態語を使用可能状態にすることができず、後に該
共有資源を他処理装置が必要としたとき他の処理装置す
なわちデッドロックとなり、システムダウンを引起こす
という欠点がある。
本発明の目的はある処理装置が動作不能となった際に発
生するデッドロックを防止できるようにした多重プロセ
ッサシステムを提供することにある。
生するデッドロックを防止できるようにした多重プロセ
ッサシステムを提供することにある。
本発明のシステムは、複数の処理装置により主記憶装置
内の共用資源である少なくとも１つの記憶内容を排他的
使用するために前記共用資源対応に設けられ排他的使用
の可否を示す使用状態表示語を読み出し該使用状態表示
語が使用可能状態を表示しているときには前記処理装置
が前記使用不可能状態表示語が使用不可能状態に書き換
え前記主記憶装置に記憶された対応する使用状態表示語
が使用不可能状態を表示しているときには他の前記処理
装置が前記共用装置を使用しないように動作する構成の
多重プロセッサシステムにおいて、前記１つの処理装置
が 前記共用装置資源を使用する際に前記使用状態表示語の
対応する１つを使用不可能状態に書き換える書換え手段
と、 この書換え手段により書き換え動作に応答して前記処理
装置を表示する装置表示情報を前記対応する１つの使用
状態表示語領域に記憶する記憶手段と、前記処理装置が
動作不能となったことを他の処理装置に報告する報告手
段と、 この報告手段からの動作不能信号に応答して前記動作不
能を生じた処理装置を表示する装置表示情報を生成する
生成手段と、 この比較手段で一致に応答して使用状態表示語を使用状
態にする手段とを含んだことを特徴とする。
内の共用資源である少なくとも１つの記憶内容を排他的
使用するために前記共用資源対応に設けられ排他的使用
の可否を示す使用状態表示語を読み出し該使用状態表示
語が使用可能状態を表示しているときには前記処理装置
が前記使用不可能状態表示語が使用不可能状態に書き換
え前記主記憶装置に記憶された対応する使用状態表示語
が使用不可能状態を表示しているときには他の前記処理
装置が前記共用装置を使用しないように動作する構成の
多重プロセッサシステムにおいて、前記１つの処理装置
が 前記共用装置資源を使用する際に前記使用状態表示語の
対応する１つを使用不可能状態に書き換える書換え手段
と、 この書換え手段により書き換え動作に応答して前記処理
装置を表示する装置表示情報を前記対応する１つの使用
状態表示語領域に記憶する記憶手段と、前記処理装置が
動作不能となったことを他の処理装置に報告する報告手
段と、 この報告手段からの動作不能信号に応答して前記動作不
能を生じた処理装置を表示する装置表示情報を生成する
生成手段と、 この比較手段で一致に応答して使用状態表示語を使用状
態にする手段とを含んだことを特徴とする。
次に本発明について図面を参照して詳細に説明する。
第２図は使用状態表示語の主記憶上の配置を示している
。
。
第２図において主記憶上の固定番地には使用状態表示語
のアドレスと使用状態表示語の個数とを示す使用状態表
示語ポインタ６が記憶されている。
のアドレスと使用状態表示語の個数とを示す使用状態表
示語ポインタ６が記憶されている。
この形式を第３図に示す。第３図において参照番号８は
使用状態表示語の個数を示すフィールドである。
使用状態表示語の個数を示すフィールドである。
（使用状態表示語の個数がｎである場合、このフィール
ドの値はｎとされる。
ドの値はｎとされる。
）参照番号９は主記憶上の連続した番地に置かれている
使用状態表示語群の最初の番地を示すフイールドである
。
使用状態表示語群の最初の番地を示すフイールドである
。
前述したように使用状態表示語７は複数個ありそれぞれ
異なるシステム内の共用資源と対応する。
異なるシステム内の共用資源と対応する。
それぞれの使用状態表示語の各ビットはシステム内の処
理装置に重複なく一義的に割当られている処理装置番号
と対応している。
理装置に重複なく一義的に割当られている処理装置番号
と対応している。
（ビツトｎは処理装置番号ｎを持つ処理装置に対応する
。
。
）ある使用状態表示語中のビツトｎがセットされている
ことは該使用状態表示語に対応するシステム内の共用資
源が使用中状態であり、使用可能状態とすべき処理装置
は処理装置番号ｎを有する処理装置であることを意味す
る該使用状態表示語に対応するシステム内の共用資源が
使用可能状態のとき該使用状態表示語は全てのビットが
論理“０”である 以上、本発明に係る多重処理装置システムにおける使用
状態表示語の概要を説明してきたが、次に本発明の動作
について詳細に説明する。
ことは該使用状態表示語に対応するシステム内の共用資
源が使用中状態であり、使用可能状態とすべき処理装置
は処理装置番号ｎを有する処理装置であることを意味す
る該使用状態表示語に対応するシステム内の共用資源が
使用可能状態のとき該使用状態表示語は全てのビットが
論理“０”である 以上、本発明に係る多重処理装置システムにおける使用
状態表示語の概要を説明してきたが、次に本発明の動作
について詳細に説明する。
第４図は本発明の一実施例の要部を示す図である。
本発明のシステムは複数台の処理装置１（第４図では各
処理装置は同じ構成を有している）とこれら処理装置で
共用される主記憶４とから構成されている。
処理装置は同じ構成を有している）とこれら処理装置で
共用される主記憶４とから構成されている。
処理装置１がシステム内のある共用資源を使用するとき
にはその使用に先立ち、以下に示すように共用資源が使
用可能であるかどうかが調べられる。
にはその使用に先立ち、以下に示すように共用資源が使
用可能であるかどうかが調べられる。
使用状態表示語制復回路１０では使用状態表示語ポイン
タの主記憶上のアドレスが作成されデータ線１００を介
して第１のレジスタ１２に設定される。
タの主記憶上のアドレスが作成されデータ線１００を介
して第１のレジスタ１２に設定される。
また値“０″が前記制御回路１０からデータ線１０２を
介して第２のレジスタ１４に設定される。
介して第２のレジスタ１４に設定される。
これらの値はデータ線１０４および１０６を介して与え
られた演算回路１６において加算された加算結果がアド
レスレジスタ１８に設定される。
られた演算回路１６において加算された加算結果がアド
レスレジスタ１８に設定される。
同時に制御線２００を介してリクエストレジスタ２２に
読出し要求が設定される。
読出し要求が設定される。
設定された加算結果および読出し要求はデータ線１０８
および制御線２０２を介して主記憶４へ送出される。
および制御線２０２を介して主記憶４へ送出される。
主記憶４における読出し動作が完了すると応答信号が制
御線２０４を介し、また読出しテータがデータ線１１０
を介してそれぞれ応答レジスタ２６および読出しデータ
レジスタ２４に設定される。
御線２０４を介し、また読出しテータがデータ線１１０
を介してそれぞれ応答レジスタ２６および読出しデータ
レジスタ２４に設定される。
この後制御線２０６を介して応答信号が使用状態表示語
制御回路に報告されると、データ線１１２を介して使用
状態表示語ポインタの内容のうち第２図のフイード９の
内容が第１のレジスタ１２に設定される。
制御回路に報告されると、データ線１１２を介して使用
状態表示語ポインタの内容のうち第２図のフイード９の
内容が第１のレジスタ１２に設定される。
次にデータ線１０２を介し必要とする共用資源に対応す
る使用状態表示語の最初の使用状態表示語からの変位が
第２のレジスタ１４に設定される。
る使用状態表示語の最初の使用状態表示語からの変位が
第２のレジスタ１４に設定される。
次にデータ線１０４および１０６を介して与えられるデ
ータの演算回路１６での加算結果がデータ線１２４を介
しアドレスレジスタ１８に設定される。
ータの演算回路１６での加算結果がデータ線１２４を介
しアドレスレジスタ１８に設定される。
また、共用資源を使用可能状態に戻すべき処理装置を示
すデータが前述した形式で作成データ線１００を介して
第１のレジスタ１２に設定される。
すデータが前述した形式で作成データ線１００を介して
第１のレジスタ１２に設定される。
次に第１のレジスタ１２の内容がデータ線１１８を介し
書込みデータレジスタ２０に設定されると同時に制御線
２００を介してリクエストレジスタ２２にテストアンド
セット要求が設定される。
書込みデータレジスタ２０に設定されると同時に制御線
２００を介してリクエストレジスタ２２にテストアンド
セット要求が設定される。
その後演算結果である書込みアドレスや書込みデータお
よびテストアンドセット要求がそれぞれデータ線１０８
や１１４および制御線２０２を介して主記憶４へ送出さ
れる。
よびテストアンドセット要求がそれぞれデータ線１０８
や１１４および制御線２０２を介して主記憶４へ送出さ
れる。
主配憶４ではデータ線１０８で示されたアドレスに対応
する主記憶の内容が読み出されその値が“０”であれば
データ線１１４を介して与えられた書込みデータがデー
タ線１０８で示されたアドレスに書き込まれる。
する主記憶の内容が読み出されその値が“０”であれば
データ線１１４を介して与えられた書込みデータがデー
タ線１０８で示されたアドレスに書き込まれる。
読み出された値が“０”でなければ上記書込み動作が行
なわれない。
なわれない。
主記憶装置４におけるテストアンドセット動作が完了す
ると応答信号が制御線２０４を介し、応答レジスタ２６
に設定される。
ると応答信号が制御線２０４を介し、応答レジスタ２６
に設定される。
設定後、制御線２０６を介して使用状態表示語制御回路
１０に報告されると、使用状態表示語制御回路１０では
制御線２０６を介して与えられる使用状態表示語の元の
値を示す制御線の値が調べられ、元の値が“０″であれ
ば共用資源を使用する動作の実行が行なわれ、“０″で
なければその動作の実行の待合わせまたは実行回避が行
なわれる。
１０に報告されると、使用状態表示語制御回路１０では
制御線２０６を介して与えられる使用状態表示語の元の
値を示す制御線の値が調べられ、元の値が“０″であれ
ば共用資源を使用する動作の実行が行なわれ、“０″で
なければその動作の実行の待合わせまたは実行回避が行
なわれる。
以上が使用状態表示語中に使用可能状態にすべき処理装
置を示しかつ排他的７ステム資源の使用を行なうための
使用状態表示語の制御の概要である。
置を示しかつ排他的７ステム資源の使用を行なうための
使用状態表示語の制御の概要である。
上記の説明は１つの使用状態表示語に対応するシステム
資源の排他的使用を行なう場合についてのものであるが
、複数個の使用状態表示語に対応するシステム資源の排
他的使用を行なう場合も同様である 次に、使用状態表示語を使用可能状態にすべき処理装置
が動作不能となったときの動作について説明する。
資源の排他的使用を行なう場合についてのものであるが
、複数個の使用状態表示語に対応するシステム資源の排
他的使用を行なう場合も同様である 次に、使用状態表示語を使用可能状態にすべき処理装置
が動作不能となったときの動作について説明する。
障害検出回路３０で自処理装置の動作不能状態が検出さ
れると制御線２１２を介して他処理装置へ動作不能とな
ったことが報告される。
れると制御線２１２を介して他処理装置へ動作不能とな
ったことが報告される。
制御線２１２を介して伝送される動作不能状態表示信号
は他処理装置上の動作不能処理装置表示レジスタ３２の
処理装置の処理装置番号に対応するビット位置に入力さ
れる。
は他処理装置上の動作不能処理装置表示レジスタ３２の
処理装置の処理装置番号に対応するビット位置に入力さ
れる。
動作不能処理装置表示レジスタ３２の形式は使用状態表
示語の形式と同一であり、自処理装置の処理装置番号に
対応するビットとシステム内に存在しないビットは“０
”と表示される。
示語の形式と同一であり、自処理装置の処理装置番号に
対応するビットとシステム内に存在しないビットは“０
”と表示される。
また同時に動作不能処理装置表示レジスタ３２の入力の
論理和をとっているオアゲート２８を介して使用状態表
示語制御回路１０に報告される。
論理和をとっているオアゲート２８を介して使用状態表
示語制御回路１０に報告される。
以下は全て他処理装置上の動作の説明であるが、処理装
置は全て同一であるので同じ第４図を下に説明を行なう
。
置は全て同一であるので同じ第４図を下に説明を行なう
。
使用状態表示語制御回路１０では使用状態表示語ポイン
タの主記憶上のアドレスが作成されデータ線１００を介
して第１のレジスタ１２に設定される。
タの主記憶上のアドレスが作成されデータ線１００を介
して第１のレジスタ１２に設定される。
また値“０”がテータ線１０２を介して第１のレジスタ
１４に設定される。
１４に設定される。
次にデータ線１０４および１０６を介して与えられたデ
ータの演算回路１６での加算結果がアドレスレジスタ１
８に設定される。
ータの演算回路１６での加算結果がアドレスレジスタ１
８に設定される。
同時に制御線２００を介してリクエストレジスタ２２に
読出し要求がセットされる。
読出し要求がセットされる。
それぞれデータ線１０８および制御線２０２を介して主
記憶４へ送出される主記憶装置における読出し動作が完
了すると応答信号は制御線２０４を介し、また読出しデ
ータはデータ線１１０を介してそれぞれ応答レジスタ２
６および読出しデータレジスタ２４に設定される。
記憶４へ送出される主記憶装置における読出し動作が完
了すると応答信号は制御線２０４を介し、また読出しデ
ータはデータ線１１０を介してそれぞれ応答レジスタ２
６および読出しデータレジスタ２４に設定される。
制御線２０６を介して応答信号が使用状態表示語制御回
路１０に報告されると、データ線１１２を介して与えら
れた使用状態表示語ポインタの内容のうち第２図のフィ
ールド８の内容がループカウントレジスタ３４に、フィ
ールド９の内容が第１のレジスタ１２にそれぞれ設定さ
れる。
路１０に報告されると、データ線１１２を介して与えら
れた使用状態表示語ポインタの内容のうち第２図のフィ
ールド８の内容がループカウントレジスタ３４に、フィ
ールド９の内容が第１のレジスタ１２にそれぞれ設定さ
れる。
また値“０”がデータ線１０２を介してレジスタ１４に
設定される。
設定される。
次にデータ線１０４および１０６を介して与えられたデ
ータの演算回路１６での加算結果がアドレスレジスタ１
８に設定サれる。
ータの演算回路１６での加算結果がアドレスレジスタ１
８に設定サれる。
同時に制御線２００を介してリクエストレジスタ２２に
読出し要求が設定され、それぞれデータ線１０８および
制御線２０２を介して主言コ装置４へ送出される。
読出し要求が設定され、それぞれデータ線１０８および
制御線２０２を介して主言コ装置４へ送出される。
主記憶装置４における読出し動作が完了すると応答信号
は制御線２０４を介し、また読出しデータ線１１０を介
してそれぞれ応答レジスタ２６および読出しデータレジ
スタ２４に設定される。
は制御線２０４を介し、また読出しデータ線１１０を介
してそれぞれ応答レジスタ２６および読出しデータレジ
スタ２４に設定される。
制御線２０６を介して与えられる応答信号使用状態表示
語制御回路１ｏに報告されると、読出しデータがデータ
線１１２を介して第１のレジスタ１２に設定される。
語制御回路１ｏに報告されると、読出しデータがデータ
線１１２を介して第１のレジスタ１２に設定される。
また、動作不能処理装置表示レジスタ３２の内容の反転
されたデータがデータ線１１６を介して第２のレジスタ
１４に設定される。
されたデータがデータ線１１６を介して第２のレジスタ
１４に設定される。
これらのテータはデータ線１０４および１０６を介して
与えられた演算回路１６において論理積がとられる。
与えられた演算回路１６において論理積がとられる。
この結果は制御線２０８を介し使用状態表示語制御回路
１０に報告される。
１０に報告される。
使用状態表示語制御回路１０からの指示により論理積結
果が論理“０”であれば値゛０″がデータ線１００を介
し第１のレジスタ１２に設定される。
果が論理“０”であれば値゛０″がデータ線１００を介
し第１のレジスタ１２に設定される。
この設定されたデータはデータ線１１８を介して書き込
みデータレジスタ２０に設定されると同時に制御線２０
０を介しリクエストレジスタ２２に書込み要求が設定さ
れる。
みデータレジスタ２０に設定されると同時に制御線２０
０を介しリクエストレジスタ２２に書込み要求が設定さ
れる。
（アドレス情報は既にレジスタ１８に設定されるいる。
）この後、書込みアドレス、書込みデータおよび書込み
要求はそれぞれデータ線１０８と１１４および制御線２
０２を介して主記憶４へ送出される。
要求はそれぞれデータ線１０８と１１４および制御線２
０２を介して主記憶４へ送出される。
論理積結果が“０”でなければなにもしない。
いずれにしてもループカウントレジスタ３４にある使用
状態表示語の個数を示すデータをデータ線１２０を介し
て与え減算回路３６で“１″を減じた結果がデータ線１
２４を介しループカウントレジスタ３４に格納されると
ともに制御線２１０を介してこの結果が使用状態表示語
制御回路１ロに報告されると、結果が“０”であれば全
ての使用状態表示語が調べられたことを意味し、使用状
態表示語制御回路１０の動作は終了する。
状態表示語の個数を示すデータをデータ線１２０を介し
て与え減算回路３６で“１″を減じた結果がデータ線１
２４を介しループカウントレジスタ３４に格納されると
ともに制御線２１０を介してこの結果が使用状態表示語
制御回路１ロに報告されると、結果が“０”であれば全
ての使用状態表示語が調べられたことを意味し、使用状
態表示語制御回路１０の動作は終了する。
結果が“０”でなければまだ調べていない使用状態表示
語が存在することを意味しているのでアドレスレジスタ
１８の内容がデータ線１２２を介して第１のレジスタ１
２に設定される。
語が存在することを意味しているのでアドレスレジスタ
１８の内容がデータ線１２２を介して第１のレジスタ１
２に設定される。
また、データ線１０２を介して現在の使用状態表示語と
次の使用状態表示語との変位が第２のレジスタ１４に設
定される。
次の使用状態表示語との変位が第２のレジスタ１４に設
定される。
次にデータ線１０４や１０６を介して与えられ演算回路
１６での加算結果がデータ線１２４を介しアドレスレジ
スタ１２４に設定される。
１６での加算結果がデータ線１２４を介しアドレスレジ
スタ１２４に設定される。
以下前記動作を全ての使用状態表示語が調べられるまで
繰り返される 以上のようにしてある処理装置が動作不能となったとき
他の処理装置が代わって使用状態表示語を使用可能状態
して共用資源が解放できる。
繰り返される 以上のようにしてある処理装置が動作不能となったとき
他の処理装置が代わって使用状態表示語を使用可能状態
して共用資源が解放できる。
本発明にはある処理装置がシステム内の共用資源を使用
中のまま動作不能となったさいに発生するデッドロック
を防止できるという効果がある
中のまま動作不能となったさいに発生するデッドロック
を防止できるという効果がある
第１図は従来の多重プロセッサクステムを示すハードウ
エアの構成を示す図、第２図は主記憶上の使用状態表示
語ポインタおよび使用状態表示語を示す図、第３図は使
用状態表示語ポインタの形式を示す図および第４図は本
発明の一実施例を示す図。 第１図から第４図において、１ ２ ３・・・・・・処
理装置、４・・・・・・主記憶装置、５・・・・・・使
用状態表示語、６・・・・・・使用状態表示語ポインタ
、７・・・・・・使用状態表示語群、８・・・・・・使
用状態表示語の個数を示すフィールド、９・・・・・・
使用状態表示語群の最初の番地を示すフィールド、１０
・・・・・・使用状態表示語制御回路、１２・・・・・
・第１のレジスタ、１４・・・・・・第２のレジスタ、
１６・・・演算回路、１８・・・・・・アドレスレジス
タ、２０・・・・・・書込みデータレジスタ、２２・・
・・・・リクエストレジスタ、２４・・・・・・読出し
データレジスタ、２６・・・・・・応答レジスタ、２８
・・・・・・オアゲート、３０・・・・・・障害検出回
路、３２・・・・・・動作不能処理装置表示レジスタ、
３４・・・・・・ループカウントレジスタ、３６・・・
・・・減算回路。
エアの構成を示す図、第２図は主記憶上の使用状態表示
語ポインタおよび使用状態表示語を示す図、第３図は使
用状態表示語ポインタの形式を示す図および第４図は本
発明の一実施例を示す図。 第１図から第４図において、１ ２ ３・・・・・・処
理装置、４・・・・・・主記憶装置、５・・・・・・使
用状態表示語、６・・・・・・使用状態表示語ポインタ
、７・・・・・・使用状態表示語群、８・・・・・・使
用状態表示語の個数を示すフィールド、９・・・・・・
使用状態表示語群の最初の番地を示すフィールド、１０
・・・・・・使用状態表示語制御回路、１２・・・・・
・第１のレジスタ、１４・・・・・・第２のレジスタ、
１６・・・演算回路、１８・・・・・・アドレスレジス
タ、２０・・・・・・書込みデータレジスタ、２２・・
・・・・リクエストレジスタ、２４・・・・・・読出し
データレジスタ、２６・・・・・・応答レジスタ、２８
・・・・・・オアゲート、３０・・・・・・障害検出回
路、３２・・・・・・動作不能処理装置表示レジスタ、
３４・・・・・・ループカウントレジスタ、３６・・・
・・・減算回路。
Claims (1)
- １ 少なくとも３台の処理装置により主記憶装置内の共
用資源である少なくとも１つの記憶内容を排他的使用す
るために前記共用資源対応に前記主記憶装置内に設けら
れた排他的使用の可否を示す使用状態表示語の１つが読
み出され該使用状態表示語が使用可能状態を表示してい
るときは前記少なくとも３台のうちの１台の処理装置に
より前記使用状態表示語が前記処理装置を表示する装置
表示情報を含む情報により使用不可能能状態に書き換え
られ前記主記憶装置に記憶された対応する使用状態表示
語が使用不可能状態を表示しているときには前記少なく
とも３台の前記処理装置群が前記共用資源を使用しない
ように動作する構成の多重プロセッサシステムにおいて
、前記一台の処理装置が動作不能になったことを他の処
理装置群に報告する報告手段と、この報告手段からの動
作不能信号に応答して前記動作不能となった処理装置を
表示する装置表示情報を生成する生成手段と、この生成
手段により生成された装置表示情報と全ての前記使用状
態表示語中の装置表示情報とを比較する比較手段と、こ
の比較手段での一致に応答して使用状態表示語を使用可
能状態にする手段とを含むことを特徴とする多重プロセ
ッサシステム。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53113937A JPS588018B2 (ja) | 1978-09-14 | 1978-09-14 | 多重プロセッサシステム |
| US06/073,364 US4308580A (en) | 1978-09-14 | 1979-09-07 | Data multiprocessing system having protection against lockout of shared data |
| FR7922827A FR2436444B1 (fr) | 1978-09-14 | 1979-09-12 | Systeme de multitraitement de donnees |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP53113937A JPS588018B2 (ja) | 1978-09-14 | 1978-09-14 | 多重プロセッサシステム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5539994A JPS5539994A (en) | 1980-03-21 |
| JPS588018B2 true JPS588018B2 (ja) | 1983-02-14 |
Family
ID=14624931
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP53113937A Expired JPS588018B2 (ja) | 1978-09-14 | 1978-09-14 | 多重プロセッサシステム |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4308580A (ja) |
| JP (1) | JPS588018B2 (ja) |
| FR (1) | FR2436444B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58140862A (ja) * | 1982-02-16 | 1983-08-20 | Toshiba Corp | 相互排他方式 |
| US4698753A (en) * | 1982-11-09 | 1987-10-06 | Texas Instruments Incorporated | Multiprocessor interface device |
| JPS6079460A (ja) * | 1983-10-07 | 1985-05-07 | Nec Corp | 密結合多重演算装置における制御方式 |
| US5261108A (en) * | 1988-10-08 | 1993-11-09 | Nec Corporation | Multiprocessor communications register providing complete access in a full access mode, and mapped access in a partial access mode |
| US5175861A (en) * | 1988-10-14 | 1992-12-29 | Nec Corporation | Lock processing system |
| JPH0394321A (ja) * | 1989-06-21 | 1991-04-19 | Hitachi Ltd | アクセス制御方法 |
| JP2503287B2 (ja) * | 1990-04-05 | 1996-06-05 | 富士通株式会社 | 生存確認機能を持つ複合計算機 |
| JP2785998B2 (ja) * | 1990-05-18 | 1998-08-13 | 富士通株式会社 | 計算機システム |
| JPH0520250A (ja) * | 1991-07-17 | 1993-01-29 | Shikoku Nippon Denki Software Kk | データ処理装置 |
| JPH06250916A (ja) * | 1993-02-26 | 1994-09-09 | Fujitsu Ltd | 共有メモリの排他制御方法 |
| US5613139A (en) * | 1994-05-11 | 1997-03-18 | International Business Machines Corporation | Hardware implemented locking mechanism for handling both single and plural lock requests in a lock message |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5058954A (ja) * | 1973-09-26 | 1975-05-22 | ||
| JPS51116631A (en) * | 1975-04-07 | 1976-10-14 | Hitachi Ltd | Multiple application control system for memory device |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1218761B (de) * | 1963-07-19 | 1966-06-08 | International Business Machines Corporation, Armonk, N. Y. (V. St. A.) | Datenspeidbereinrichtung |
| US3348210A (en) * | 1964-12-07 | 1967-10-17 | Bell Telephone Labor Inc | Digital computer employing plural processors |
| US3469239A (en) * | 1965-12-02 | 1969-09-23 | Hughes Aircraft Co | Interlocking means for a multi-processor system |
| US3528062A (en) * | 1968-07-05 | 1970-09-08 | Ibm | Program interlock arrangement,including task suspension and new task assignment |
| US3551892A (en) * | 1969-01-15 | 1970-12-29 | Ibm | Interaction in a multi-processing system utilizing central timers |
| US3760365A (en) * | 1971-12-30 | 1973-09-18 | Ibm | Multiprocessing computing system with task assignment at the instruction level |
| GB1536853A (en) * | 1975-05-01 | 1978-12-20 | Plessey Co Ltd | Data processing read and hold facility |
| US4000485A (en) * | 1975-06-30 | 1976-12-28 | Honeywell Information Systems, Inc. | Data processing system providing locked operation of shared resources |
-
1978
- 1978-09-14 JP JP53113937A patent/JPS588018B2/ja not_active Expired
-
1979
- 1979-09-07 US US06/073,364 patent/US4308580A/en not_active Expired - Lifetime
- 1979-09-12 FR FR7922827A patent/FR2436444B1/fr not_active Expired
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5058954A (ja) * | 1973-09-26 | 1975-05-22 | ||
| JPS51116631A (en) * | 1975-04-07 | 1976-10-14 | Hitachi Ltd | Multiple application control system for memory device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5539994A (en) | 1980-03-21 |
| US4308580A (en) | 1981-12-29 |
| FR2436444A1 (fr) | 1980-04-11 |
| FR2436444B1 (fr) | 1986-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS588018B2 (ja) | 多重プロセッサシステム | |
| JP2021515308A (ja) | デバイスをデバッグするときにメタデータにアクセスするための装置及び方法 | |
| JPH0821009B2 (ja) | チャネル制御装置のイニシャライズ方法及びそのイニシャライズのためのシステム | |
| JP3068713B2 (ja) | 拡張記憶装置の保守制御装置 | |
| JPS5932821B2 (ja) | 情報処理装置 | |
| JPS6111864A (ja) | デ−タ処理方式 | |
| JPS5834856B2 (ja) | キオクセイギヨソウチ | |
| JPS6363934B2 (ja) | ||
| JPH0548498B2 (ja) | ||
| JP3012402B2 (ja) | 情報処理システム | |
| JPS60563A (ja) | マルチプロセツサ装置 | |
| JP2798140B2 (ja) | 仮想空間制御方式 | |
| JPS5892052A (ja) | 資源ロツク装置 | |
| JPS63129440A (ja) | ストアスル−バツフア装置 | |
| JPS63147243A (ja) | マルチプロセツサシステムのトレ−ス情報監視方法 | |
| JPS5880751A (ja) | デ−タ処理装置 | |
| JPS58125154A (ja) | 状態履歴記憶方式 | |
| Wong et al. | RTE-IV: The Megaword-Array Operating System | |
| JPH01251155A (ja) | 共有メモリ装置 | |
| JPS59128653A (ja) | 状態履歴記憶制御装置 | |
| JPS5860496A (ja) | 主記憶装置の裏番地のアクセス方式 | |
| JPS61294556A (ja) | プログラム誤動作検出方式 | |
| JPH0421058A (ja) | サブプロセッサプログラムローディング方式 | |
| JPS61267149A (ja) | デ−タ処理装置 | |
| JPH0378064A (ja) | 周辺制御部の統合メモリ管理による入出力制御方式 |