JPS63147243A - マルチプロセツサシステムのトレ−ス情報監視方法 - Google Patents
マルチプロセツサシステムのトレ−ス情報監視方法Info
- Publication number
- JPS63147243A JPS63147243A JP61294322A JP29432286A JPS63147243A JP S63147243 A JPS63147243 A JP S63147243A JP 61294322 A JP61294322 A JP 61294322A JP 29432286 A JP29432286 A JP 29432286A JP S63147243 A JPS63147243 A JP S63147243A
- Authority
- JP
- Japan
- Prior art keywords
- trace
- processor
- memory
- processors
- trace information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 7
- 238000012544 monitoring process Methods 0.000 title claims description 3
- 238000011161 development Methods 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
- 238000012423 maintenance Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
Landscapes
- Debugging And Monitoring (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は共通バスを介し複数のプロセッサが相互に結合
されてなるマルチプロセッサシステムにおいて、各プロ
セッサによって記憶された障害解析、デパック等のため
のトレース情報を監視する方法に関する。 なおここでトレース情報とは、プログラム行実行行程中
の足跡を後で参照できるようにした情報であり、例えば
プログラムの実行中に生じた事象の種類（エラー処理、
サブルーチンの実行など）、プログラム行程中における
この事象の発生場所等の情報からなる。 また以下各図において同一の符号は同一もしくは相当部
分を示す。
されてなるマルチプロセッサシステムにおいて、各プロ
セッサによって記憶された障害解析、デパック等のため
のトレース情報を監視する方法に関する。 なおここでトレース情報とは、プログラム行実行行程中
の足跡を後で参照できるようにした情報であり、例えば
プログラムの実行中に生じた事象の種類（エラー処理、
サブルーチンの実行など）、プログラム行程中における
この事象の発生場所等の情報からなる。 また以下各図において同一の符号は同一もしくは相当部
分を示す。
第２図はこの種のマルチプロセッサシステムの要部構成
例を示すブロック図である。同図において１は共通バス
、２（２０〜２２）はこの共通バス１に接続され、それ
ぞれ自らのプログラムを実行する単一のプロセッサ、３
（３０〜３２）はそれぞれこの各プロセッサ２０〜２
２に属するトレースメモリ （つまり前記トレース情報
を格納され記憶するメモリ）である。 ところでこの種のシステムでは通常、前記プロセッサ２
は個々の機能単位に分割され、開発されることが多い。 例えば１つのプリント基板に１つのプロセッサとその周
辺回路が実装され、このプロセッサがある特定の処理（
伝送処理、補助記憶装置アクセスなど）を担当する。こ
のような場合、個々のプリント基板の開発は基板毎に行
われる。 この理由は以下の通りである。 （１１論理」二と物理上の区分を同じよ・うにする方が
扱いが便利である。 （２）１つのプロセッサに対して１つのプログラムが対
応するため、プログラム開発上やりやすい。 （３）機能向上のための改良を、全体のプロセッサ同時
にではなく、プロセッサ個々に行・うことができる。 （４）プログラム開発に使用する開発用ツールは、単一
のプロセッサのみにしか対応できないいこのため、従来
は第２図のようにプログラム実行時の障害解析のための
トレース機能は、各プロセッサ単位で持っていた。即ち
第２図において各単一プロセッサ２は自らのプログラム
の実行行程中の前記Ｉ・シー・ス情報を、遂次臼らの１
・１／−スメモリ３へ蓄え、それを後で参照できるよ・
うにしている。
例を示すブロック図である。同図において１は共通バス
、２（２０〜２２）はこの共通バス１に接続され、それ
ぞれ自らのプログラムを実行する単一のプロセッサ、３
（３０〜３２）はそれぞれこの各プロセッサ２０〜２
２に属するトレースメモリ （つまり前記トレース情報
を格納され記憶するメモリ）である。 ところでこの種のシステムでは通常、前記プロセッサ２
は個々の機能単位に分割され、開発されることが多い。 例えば１つのプリント基板に１つのプロセッサとその周
辺回路が実装され、このプロセッサがある特定の処理（
伝送処理、補助記憶装置アクセスなど）を担当する。こ
のような場合、個々のプリント基板の開発は基板毎に行
われる。 この理由は以下の通りである。 （１１論理」二と物理上の区分を同じよ・うにする方が
扱いが便利である。 （２）１つのプロセッサに対して１つのプログラムが対
応するため、プログラム開発上やりやすい。 （３）機能向上のための改良を、全体のプロセッサ同時
にではなく、プロセッサ個々に行・うことができる。 （４）プログラム開発に使用する開発用ツールは、単一
のプロセッサのみにしか対応できないいこのため、従来
は第２図のようにプログラム実行時の障害解析のための
トレース機能は、各プロセッサ単位で持っていた。即ち
第２図において各単一プロセッサ２は自らのプログラム
の実行行程中の前記Ｉ・シー・ス情報を、遂次臼らの１
・１／−スメモリ３へ蓄え、それを後で参照できるよ・
うにしている。
第２図のようなシステムは、個々のプロセッサ２の部分
を開発する場合には非常に有効である。 しかしながら、複数のプロセッサ２を組み合わせてマル
チプロセッサシステム全体として動作させる場合、次の
ような問題点が発生する。 ■プロセッサ間の干渉やタイミングの違いなどによるプ
ロセッサ間にまたがる障害が発生することがある。 ■プロセッサ２毎に付加されたトレースメモリ３の内容
は、それぞれのプロセッサ基板に開発用ツールを接続し
なければ見ることができない。そのため前記■の障害原
因調査には複数台の開発用ツールが必要となる。 ■また、個々のプロセッサ基板のＩ・レースメモリ３の
内容（トレース情Ｉ！りを個別に見ただけでは、システ
ム全体におけるそれらの相互のタイミング関係（どれが
どの順番で発生したかの関係）が判別できないゆ ■個々のプロセッサ２毎にトレースメモリ３を持つこと
は経済的ではない。 これらの問題点のうち、■■■が従来方式の欠点であっ
た。 本発明の目的は、各プロセッサ２ごとにトレーヒスメモ
リ３を設ける代りに、共通バス１へ各プロセッサ２に共
通のトレースメモリを接続し、しかもマルチプロセッサ
システム運用時の状態を常に監視して、このシステムの
重大な障害の予防保全を行う方法を提供することにより
、前述の各種の問題点を解決することにある。
を開発する場合には非常に有効である。 しかしながら、複数のプロセッサ２を組み合わせてマル
チプロセッサシステム全体として動作させる場合、次の
ような問題点が発生する。 ■プロセッサ間の干渉やタイミングの違いなどによるプ
ロセッサ間にまたがる障害が発生することがある。 ■プロセッサ２毎に付加されたトレースメモリ３の内容
は、それぞれのプロセッサ基板に開発用ツールを接続し
なければ見ることができない。そのため前記■の障害原
因調査には複数台の開発用ツールが必要となる。 ■また、個々のプロセッサ基板のＩ・レースメモリ３の
内容（トレース情Ｉ！りを個別に見ただけでは、システ
ム全体におけるそれらの相互のタイミング関係（どれが
どの順番で発生したかの関係）が判別できないゆ ■個々のプロセッサ２毎にトレースメモリ３を持つこと
は経済的ではない。 これらの問題点のうち、■■■が従来方式の欠点であっ
た。 本発明の目的は、各プロセッサ２ごとにトレーヒスメモ
リ３を設ける代りに、共通バス１へ各プロセッサ２に共
通のトレースメモリを接続し、しかもマルチプロセッサ
システム運用時の状態を常に監視して、このシステムの
重大な障害の予防保全を行う方法を提供することにより
、前述の各種の問題点を解決することにある。
上記問題点を解決するために本発明によれば「共通バス
（１など）を介しメインプロセッサ（２０など）を含む
複数のプロセッサ（２など）が相互に結合されてなるマ
ルチプロセッサシステムにおいて、 前記共通バスに前記プロセッサの共通のメモリとしての
トレースメモリ（３Ａなど）を接続し、前記の各プロセ
ッサが予め（共通メモリＣＭなどに）設定されたトレー
ス属性に従い自らのトレース情報を（トレース情報制御
部４などを介し）前記トレースメモリに記憶するように
し、前記メインプロセッサが随時前記トレースメモリの
内容を調べ、必要な場合には警告を発するように」する
ものとする。
（１など）を介しメインプロセッサ（２０など）を含む
複数のプロセッサ（２など）が相互に結合されてなるマ
ルチプロセッサシステムにおいて、 前記共通バスに前記プロセッサの共通のメモリとしての
トレースメモリ（３Ａなど）を接続し、前記の各プロセ
ッサが予め（共通メモリＣＭなどに）設定されたトレー
ス属性に従い自らのトレース情報を（トレース情報制御
部４などを介し）前記トレースメモリに記憶するように
し、前記メインプロセッサが随時前記トレースメモリの
内容を調べ、必要な場合には警告を発するように」する
ものとする。
前記トレースメモリ３Ａはマルチプロセッサシステムの
共通のメモリで、個々のプロセッサのトレース情報を格
納するものであり、個々のプロセッサはあらかじめ設定
されたトレース属性（後述）に従い、その実行状態のト
レース内容をこのトレースメモリ３Ａに書き込む。マル
チプロセッサシステム中の主たるプロセッサ（メインプ
ロセッサ）は随時、このトレースメモリ３Ａの内容をチ
ェックし、故障が予想されそうな場合にはあらかじめ警
告を発する。
共通のメモリで、個々のプロセッサのトレース情報を格
納するものであり、個々のプロセッサはあらかじめ設定
されたトレース属性（後述）に従い、その実行状態のト
レース内容をこのトレースメモリ３Ａに書き込む。マル
チプロセッサシステム中の主たるプロセッサ（メインプ
ロセッサ）は随時、このトレースメモリ３Ａの内容をチ
ェックし、故障が予想されそうな場合にはあらかじめ警
告を発する。
第１図は本発明を実現するシステムの一実施例としての
要部構成を示すブロック図で第２図に対応するものであ
る。 第１図において、共通バス１には各プロセッサ２（２０
〜２２）と共通メモリＣＭとが接続されており、この共
通メモリＣＭの所定領域には各プロセッサ２０〜２２の
トレース情報を格納するためのトレースメモリ３Ａが設
けられている。なおここでは便宜上プロセッサ２０を主
たるプロセッサ（メインプロセッサともいう）とする。 前記共通メモ９０Ｍ内には各プロセッサ２０〜２２ごと
にトレース情報が設定されている。ここでトレース属性
とはトレースする（つまりトレース情報を足跡として残
す（記録する））ための条件の種類をいう０例えば伝送
用のプロセッサについてのトレース属性の例を示すと、
このトレース属性は０から３までの４レベルに設定でき
る。そしてトレース属性０はトレースなし、トレース属
性１は重度の伝送エラーを発生した場合にトレース、ト
レース属性２は軽度のエラーも発生した場合にトレース
、トレース属性３はすべての伝送処理においてトレース
というように定められている。このトレース属性は共通
バス１経由によって、当該のプロセッサ２から設定でき
るほか、他のプロセッサ２からも設定することが可能で
ある。 各プロセッサ２には、トレース情報制御部４が付加され
ている。このトレース情軸制御部４は、あらかじめ設定
された前記トレース属性によって条件づけられた前記の
事象が発生するたびに（換言すればこの事象に対応する
所定の手順の実行のたびに）、当該のプロセッサ２を特
定し得るデータ、プログラム行程中における当該事象の
発生の場所、当該の発生事象に対応するトレース属性の
値等からなるトレース情報をトレースメモリ３Ａへ書込
む。 次にメインプロセッサ２０に注目すると、このプロセッ
サ２０に接続された図外の開発用ツールにより、各プロ
セッサ２についてのトレース属性の書換えおよびトレー
スメモリ３Ａの内容の参照ができるため、１台の開発ツ
ールによって複数のプロセッサ２０〜２２の動きを知る
ことができる。またメインプロセッサ２０のプログラム
としてトレースメモリ３Ａの内容を参照することができ
る。 例えば補助記憶装置のアクセスを担当するプロセッサ２
に対し、このプロセッサ２のリード／ライト時にエラー
が発生したという事象を含むトレース情報をトレースメ
モリ３Ａに書き込むように設定し、メインプロセッサ２
０がこの内容を随時チェックする。そしてメインプロセ
ッサ２０はこのエラー発生の回数が多くなれば、補助記
憶装置がダウン寸前にあるという判断を下し、警告を表
示する。これにより重大な障害が発生する前にこのマル
チプロセッサシステムに対し予防保全を施すことができ
る。
要部構成を示すブロック図で第２図に対応するものであ
る。 第１図において、共通バス１には各プロセッサ２（２０
〜２２）と共通メモリＣＭとが接続されており、この共
通メモリＣＭの所定領域には各プロセッサ２０〜２２の
トレース情報を格納するためのトレースメモリ３Ａが設
けられている。なおここでは便宜上プロセッサ２０を主
たるプロセッサ（メインプロセッサともいう）とする。 前記共通メモ９０Ｍ内には各プロセッサ２０〜２２ごと
にトレース情報が設定されている。ここでトレース属性
とはトレースする（つまりトレース情報を足跡として残
す（記録する））ための条件の種類をいう０例えば伝送
用のプロセッサについてのトレース属性の例を示すと、
このトレース属性は０から３までの４レベルに設定でき
る。そしてトレース属性０はトレースなし、トレース属
性１は重度の伝送エラーを発生した場合にトレース、ト
レース属性２は軽度のエラーも発生した場合にトレース
、トレース属性３はすべての伝送処理においてトレース
というように定められている。このトレース属性は共通
バス１経由によって、当該のプロセッサ２から設定でき
るほか、他のプロセッサ２からも設定することが可能で
ある。 各プロセッサ２には、トレース情報制御部４が付加され
ている。このトレース情軸制御部４は、あらかじめ設定
された前記トレース属性によって条件づけられた前記の
事象が発生するたびに（換言すればこの事象に対応する
所定の手順の実行のたびに）、当該のプロセッサ２を特
定し得るデータ、プログラム行程中における当該事象の
発生の場所、当該の発生事象に対応するトレース属性の
値等からなるトレース情報をトレースメモリ３Ａへ書込
む。 次にメインプロセッサ２０に注目すると、このプロセッ
サ２０に接続された図外の開発用ツールにより、各プロ
セッサ２についてのトレース属性の書換えおよびトレー
スメモリ３Ａの内容の参照ができるため、１台の開発ツ
ールによって複数のプロセッサ２０〜２２の動きを知る
ことができる。またメインプロセッサ２０のプログラム
としてトレースメモリ３Ａの内容を参照することができ
る。 例えば補助記憶装置のアクセスを担当するプロセッサ２
に対し、このプロセッサ２のリード／ライト時にエラー
が発生したという事象を含むトレース情報をトレースメ
モリ３Ａに書き込むように設定し、メインプロセッサ２
０がこの内容を随時チェックする。そしてメインプロセ
ッサ２０はこのエラー発生の回数が多くなれば、補助記
憶装置がダウン寸前にあるという判断を下し、警告を表
示する。これにより重大な障害が発生する前にこのマル
チプロセッサシステムに対し予防保全を施すことができ
る。
本発明によれば、マルチプロセッサシステムの共通バス
にトレースメモリを接続して、各プロセッサのトレース
情報をこのトレースメモリに記憶させ、メインプロセッ
サを介し随時、このトレースメモリ中のトレース情報を
読出し、必要な場合には警告を発するようにしたので、
次のような効果を得ることができる。 （１１個々のプロセッサのトレース情報を格納するトレ
ースメモリをシステム共通としたために、メモリ容量の
節約ができる。 （２）個々のプロセッサがあらかじめ設定されたトレー
ス属性に従い、その実行状態のトレース内容をシステム
共通のトレースメモリに書き込むようにしたために、複
数のプロセッサのトレース情報を経時的に比較できるよ
うになった。また各プロセッサのトレース情報が共通バ
ス上のトレースメモリに書き込まれるため、１台の開発
用ツールですべてのプロセッサについての障害解析を行
うことができる。 （３）メインプロセッサのプログラムにおいて、随時ト
レースメモリの内容をチェックできるようにしたために
、故障の発生しそうな箇所をあらかじめ警告することが
できる。
にトレースメモリを接続して、各プロセッサのトレース
情報をこのトレースメモリに記憶させ、メインプロセッ
サを介し随時、このトレースメモリ中のトレース情報を
読出し、必要な場合には警告を発するようにしたので、
次のような効果を得ることができる。 （１１個々のプロセッサのトレース情報を格納するトレ
ースメモリをシステム共通としたために、メモリ容量の
節約ができる。 （２）個々のプロセッサがあらかじめ設定されたトレー
ス属性に従い、その実行状態のトレース内容をシステム
共通のトレースメモリに書き込むようにしたために、複
数のプロセッサのトレース情報を経時的に比較できるよ
うになった。また各プロセッサのトレース情報が共通バ
ス上のトレースメモリに書き込まれるため、１台の開発
用ツールですべてのプロセッサについての障害解析を行
うことができる。 （３）メインプロセッサのプログラムにおいて、随時ト
レースメモリの内容をチェックできるようにしたために
、故障の発生しそうな箇所をあらかじめ警告することが
できる。
第１図は本発明を実現するシステムの一実施例としての
要部構成を示すブロック図、第２図は第１図に対応する
従来システムのブロック図である。 １：共通バス、２ （２０〜２２）二車−プロセッサ、
（２０：メインプロセッサ）、ＣＭ：共通メモリ、３Ａ
ニドレースメモリ、４ニドレ一ス情報制御部。 第１図
要部構成を示すブロック図、第２図は第１図に対応する
従来システムのブロック図である。 １：共通バス、２ （２０〜２２）二車−プロセッサ、
（２０：メインプロセッサ）、ＣＭ：共通メモリ、３Ａ
ニドレースメモリ、４ニドレ一ス情報制御部。 第１図
Claims (1)
- 【特許請求の範囲】 １）共通バスを介しメインプロセッサを含む複数のプロ
セッサが相互に結合されてなるマルチプロセッサシステ
ムにおいて、 前記共通バスに前記プロセッサの共通のメモリとしての
トレースメモリを接続し、前記の各プロセッサが予め設
定されたトレース属性に従い自らのトレース情報を前記
トレースメモリに記憶するようにし、 前記メインプロセッサが随時前記トレースメモリの内容
を調べ、必要な場合には警告を発する、ようにしたこと
を特徴とするマルチプロセッサシステムのトレース情報
監視方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61294322A JPS63147243A (ja) | 1986-12-10 | 1986-12-10 | マルチプロセツサシステムのトレ−ス情報監視方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61294322A JPS63147243A (ja) | 1986-12-10 | 1986-12-10 | マルチプロセツサシステムのトレ−ス情報監視方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63147243A true JPS63147243A (ja) | 1988-06-20 |
Family
ID=17806197
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61294322A Pending JPS63147243A (ja) | 1986-12-10 | 1986-12-10 | マルチプロセツサシステムのトレ−ス情報監視方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63147243A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01314092A (ja) * | 1988-06-13 | 1989-12-19 | Fujitsu Ltd | 交換システムの信号装置毎の内部情報収集方式 |
| JPH03231337A (ja) * | 1990-02-07 | 1991-10-15 | Fujitsu Ltd | システム実行履歴収集処理方式 |
-
1986
- 1986-12-10 JP JP61294322A patent/JPS63147243A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01314092A (ja) * | 1988-06-13 | 1989-12-19 | Fujitsu Ltd | 交換システムの信号装置毎の内部情報収集方式 |
| JPH03231337A (ja) * | 1990-02-07 | 1991-10-15 | Fujitsu Ltd | システム実行履歴収集処理方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR880001401B1 (ko) | 데이타 처리 시스템의 공통 버스 이용검출 논리회로 | |
| CA2551045C (en) | Input-output control apparatus, input-output control method, process control apparatus and process control method | |
| JPS588018B2 (ja) | 多重プロセッサシステム | |
| JPS63147243A (ja) | マルチプロセツサシステムのトレ−ス情報監視方法 | |
| EP0117930B1 (en) | Interactive work station with auxiliary microprocessor for storage protection | |
| JPS60159951A (ja) | 情報処理装置におけるトレ−ス方式 | |
| JP2855633B2 (ja) | マルチプロセッサシステムにおけるデュアルポートメモリの故障診断装置 | |
| JPH0621961B2 (ja) | シ−ケンサの異常診断装置 | |
| JPH0581087A (ja) | プロセサのモニタ方式 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JP2682707B2 (ja) | プログラマブル制御装置 | |
| JPS6247759A (ja) | 自動回線トレ−ス処理方式 | |
| JPS60181947A (ja) | メモリ診断方式 | |
| JPH0196752A (ja) | マルチプロセッサ装置 | |
| JPS59202547A (ja) | デバツグ装置 | |
| JPS6020779B2 (ja) | 複合形電子計算機システム | |
| JPH03184128A (ja) | 二重化計算機システム | |
| JPS5918722B2 (ja) | プロセス制御装置 | |
| JP3482788B2 (ja) | 故障診断方法 | |
| Dieterich et al. | A compatible airborne multiprocessor | |
| JPH07230432A (ja) | 計算装置 | |
| JPH1021110A (ja) | エミュレータ | |
| JPH05250222A (ja) | Ｃｐｕ監視装置 | |
| Dean et al. | Evaluation of the Communications Control Processor | |
| JPH04351036A (ja) | バス監視装置 |