JPS60563A - マルチプロセツサ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、共有メモリを情報結合の媒体として複数のプ
ロセッサよシ構成される共有メモリ形マルチプロセッサ
装置に関する。

〔発明の技術的背景とその問題点〕

近年、演算制御装置としての高速高性能化、あるいは多
重冗長化による信頼性向上を目的として複数のプロセッ
サを結合して一つの装置とするマルチプロセッサ装置が
多用されている。その構成の一つとして複数のプロセッ
サが一つの記憶装置に接続され、それを共有することに
よりプロセッサが相互に結合する共有メモリ形マルチプ
ロセッサ装置がある。第１図にその代表的な構成の一例
を示す。

第１図において、１は記憶装置、２はメモリノ（ス、３
．１，３．２，３．３・・・３．ｎはそれぞれプロセッ
サである。図に示すように３．１　、３．２　、３．３
−３．ｎ　のｎ台のプロセッサは、メモリバスを介して
記憶装置ｌに共通に接続されている。このような構成に
よってｎ台のプロセッサがそれぞれ記憶装＠１を任意に
アクセス出来ることが意図さルているものである。又こ
のような構成によってｎ台の内の任意のプロセッサは他
の任意のプロセッサが＋ｉｆｆ　記ＡＱ　検装置１に書
な込んだデータを自己のデータとしＣ任意に利用できる
よう意図されている。伺、上記にてプロセッサと述べで
いるものは、装置の目的によって具体的には異なる。例
えば計算機であったり、マイクロコンピュータであった
り、プログラマブルコントローラであったシ、マイクロ
フロセッサそのものであったフする。そこでここでは、
最も一般的名称であるプロセッサという名称を使う。又
第１図では、プロセッサ内部にある固有の機能装置例え
ばプログラム記憶装置等々、及び一般にプロセッサに接
続される外部機器は図示していない。

これ故に第１図に示す記憶装置１は共有メモリとも呼ば
れている。さてこのような従来の共有メモリ形マルチプ
ロセッサ装置では次のような欠点があった。

（１）ｎ台のプロセッサがランダムに書き込み、読み出
しのアクセスを前記共有メモリに対して行なうので、同
時アクセス（“データの衝突″″）現象が起る確率がプ
ロセッサの台数ｎに比例して増える。

（２）同時にアクセスをしようとする該プロセッサは共
有メモリへのアクセスを待たされその期間該プロセッサ
は動作停止を余儀なくされる。

（３）多数のプロセッサに同時アクセスの現象が起きる
と、装置全体がダウンする。

以上の理由によシ、プロセッサの台数ｎを多くすること
が出来なかった。

〔発明の目的〕

従って本発明は上記の事情に鑑みなされたもので、同時
アクセス現象を起らなくし、もってプロセッサの台数を
比較的多くすることの出来るマルチプロセッサ装置を提
供することを目的とする。

〔発明の概要〕

本発明は、各プロセッサがそれぞれ共有メモリとして使
用される記憶装置を物理的に専有するごとくし、別に前
記記憶装置の、プロセッサからの書き込みＫよって状態
変化した内容を一時的に並列かつ独立に蓄える７バツフ
ア記憶装置と、バッファ記憶装置の内容を他のすべての
プロセッサが同様に専有する記憶装置に同一内容を同時
に書き込む回報転送装置を備えたことを特徴とし、その
作用として、各々のプロセッサの専有記憶装置にランダ
ムに起る内容変化を遂次、他のすべてのプロセッサの専
有記憶装置に回報転送することにより、前記それぞれの
記憶装置の記憶内容を同一化するものである。このこと
によシ、それぞれのプロセッサは物理的には記憶装置を
専有しながら、論理的には、先に述べた共有メモリを有
すると同一の効果を得ることとなり、かつ従来のマルチ
プロセッサにあった“同時アクセス“の現象がなくなり
後述の種々の特有効果を得るものである。

〔発明の実施例〕

以下本発明の一実施例を図面を参照しながら説明する。

第２図は本発明の一実施例の構成を示すブロック図であ
る。第２図において３．１，３．２，３．３・・・３．
ｎはプロセッサ、１．１　、１．２　、１．３・・・１
．ｎは記憶装置であり、前記各プロセッサと各記憶装置
とは２．１゜２．２，２．３・・・２．ｎのメモリバス
を介して１対ｌに接続される。

５は一時記憶装置であり、その内部は前記ｎ組のプロセ
ッサと記憶装置の一対に対応し、５．１゜５．２　、５
．３・・・５．ｎの単位メモリに区分され、これら単位
メモリはそれぞれ前記メモリバスの分岐バス２．１ム、
　２．２Ａ　、　２．３ム・・・２．ｎＡによシ各プロ
セッサに接続されている。４はメモリデータ同報転送装
置であシ、７のマルチプレクサバスを介し前記一時記憶
装置５のｎ区分の単位メモリに接続されると共に、メモ
リデータ転送バス６を介してｉ’１ｔｌｉ！ｉｌｌ！１
．１゜１．２，１．３・・・１．ｎの記憶装置に接続さ
れる。図において矢印はデータの流れ方向を示している
。

このような構成において、各プロセッサは内蔵する固有
のプログラム（図示せｒ）と固有の外部接続機器（図示
せず）との情報入出力結果にもとづいて、演算処理（内
蔵プログラムの実行）を行なっており、それらに付帯し
て各々に接続さルている記憶装置の内容を読み出したり
外部機器に出力したり、あるいは、プロセッサの演算処
理結果もしくは外部機器からの入力データを前記記憶装
置に書き込んだりしている。プロセッサが記憶装置にデ
ータ書き込み動作を行う際のプロセッサから記憶装置へ
の信号はそのまま並列に分岐バスを介して一時記憶装置
５の対応する単位区分メモリに伝えられ、プロセッサ３
．１〜３．ｎから記憶装置１．１〜１．ｎへの書き込み
が行なわれると同時に一時記憶装置５への書き込みが行
なわれる。

単位メモリは、プロセッサからの複数単位のデータを一
時保持し得るだけの容量を持ったものとし、かつＦＩＦ
Ｏ（先入れ、先出し）のスタック構造としている。又前
述のプロセッサから記憶装置への書込み動作の際のアド
レッシング信号より、記憶装置のどこの番地へ書き込む
かのアドレスデータをも前記単位メモリへ薯き込む構造
としている。

前記メモリデータ同報転送装置４は、前述のプロセッサ
と一時記憶装置５の動きとは独立に、一時記憶装置５の
各単位メモリの一つから１単位（１語、１フレームもし
くはｌブロック）のメモリデータと、そのメモリデータ
の記憶装置へ書き込まれるべき対応アドレスデータとを
マルチプＶクサパスを介し取り込み、前記アドレスデー
タにもとすくアドレッシング信号と、前記メモリデータ
にもとすく有効データ信号を、前述したメモリデータ転
送バス６に出力する。その結果前記メモリデータは、前
記各記憶装置の所定アドレスに同一データとして同時に
書き込まれる。これらの動作は単位メモリ５．１．単位
メモリ５．２．単位メモｌＪ５．３１　・・・、単位メ
モリｓ、ｎ＋学位メモリ５．２゜・・・・・と遂次性な
われサイクリックに繰り返えされる。第３図にこれらの
様子をフローチャートで示す。

〔発明の効果〕

上述の説明より明らかなように、各プロセッサは、それ
が物理的に専有している各記憶装置及び一時記憶装置５
に対し各々独立にアクセスするため従来の共有メモリ形
マルチプロセッサ装置に見られる同時アクセスは本来的
に起り得ない。又同時アクセス現象により、プロセッサ
の動作が遅れることもな込。

更に、各記憶装置間のデータの同一化が前記プロセッサ
のアクセスとは独立に行なわれるため、相互の関連が緩
く、マルチ化されるプロセッサの台数ｎを多くした装置
を容易に構成することが出来る。

何故なら、プロセッサや記憶装置とは独立に前述のメモ
リデータ同報転送装置のデータ転送速度を早める処置を
行なうことで十分だからである。

更に各プロセッサと記憶装置間のアクセスが独立釦行な
われるため相互の干渉がない。

これらのことよシマルチ化されるプロセッサの台数を大
幅に増やすことができるものである。

【図面の簡単な説明】

第１図は従来のマルチプロセッサ装置の構成を示すブロ
ック図、第２図は本発明の一実施例の構成を示すブロッ
ク図、第３図は本発明の一実施例の作用の一部を示すフ
ローチャートである。 １．１〜］、ｎ・・・記憶装置　３．１〜３．ｎ・−・
プロセッサ５・・一時記憶装置 ４・・・メモリデータ同報転送装置 （７３１７）　代理人　弁理士　則　近　憲　佑　（ほ
か１名）ＣＱ＋

Claims (1)

【特許請求の範囲】
1. 複数のプロセッサと、前記プロセッサにメモリバスを介
   してｌ対ｌに接続される複数の記憶装置と、前記プロセ
   ッサに前記メモリバスから分岐して接続される一時記憶
   装置と、前記一時記憶装置に接続されかつ前記複数の記
   憶装置を並列に接続するメモリデータ転送装置とからな
   り、前記メモリデータ転送装置が前記複数の記憶装置の
   記憶するデータを同一化する様メモリデータ転送をする
   ことを特徴とするマルチプロセッサ［ｉ。