JPS60178572A - マルチプロセツサ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、共有メモリを情報結合の媒体として複数のプ
ロセッサよ＃）！Ｓ成される共有メモリ形マルチプロセ
ッサ装置に関する。

〔発明の技術的背景とその間・点〕

近年、演算制御装置としての高速高性能化、あるいは多
重冗長化による信頼性同上を目的として複数のプロセッ
サを結合して一つの装置とするマルチプロセッサ装置が
多用されている。その構成の一つとして複数のプロセッ
サが一つの記憶装置に接続され、それを共有することに
よりプロセッサが相互に結合する共有メモリフ１ろマル
チプロセッサ装置かある。第１図にその代表的な構成の
一例を示す。

第１図において、１は記憶装置、２はメモリバス、８．
１　、８．２　、８．３−８．ｎはそれぞれプロセッサ
である。図に示すように８１　、８．２　、８．３−８
．ｎのｎ台のプロセッサは、メモリバスを介して記憶装
置】に共通に接続されている。このような構成によって
ｎ台のプロセッサがそれぞれ記憶装置１を任意にアクセ
ス出来ることが意図されているものである。又このよう
な構成によってｎ台の内の任意のプロセッサは他の任意
のプロセッサがＡｉＪ記記憶装置１に有き込んだデータ
を自己のデータとして汗意に利用できるよう意図されて
いる。尚、上記にてプロセッサと述べているものは、装
置の目的によって具体的には異なる。例えば計算機であ
ったし、マイクロコンピュータであったり、プログラマ
ブルコン）０−ラであったシ、マイクロプロセッサその
ものであったシする。そこでここでは、最も一般的名称
であるプロセッサという名称を使う。又＠１図では、プ
ロセッサ内部にある固有の機能製数、例えばプログラム
記憶装置等々、及び一般ニプロセッサに接続される外部
機器は図示していない。

これ故に第１図に示す記憶装置１は共有メモリとも呼ば
れている。さてこのような従来の共有メモリ形マルチプ
ロセッサ装置では次のような欠点があった。

（ｔｌ　ｎ台のプロセッサがランダムに書き込み、読み
出しのアクセスを前記共有メモリに対して行なうので、
同時アクセス（“データの衝突″）現象が起る確率がプ
ロセッサの台数ｎに比例して増える。

（２）同時にアクセスをしようとする該プロセッサは共
有メモリへのアクセスを待たされその期間該プロセッサ
は動作停止を余儀なくされる。

（３）多数のプロセッサに同時アクセスの現象が起きる
と、装置全体がダウンする。

以、Ｆの理由により、プロセッサの台数ｎを多くするこ
とが出来なかった。

〔発明の目的〕

従って本発明は上記の事情に亀みなされたもので、同時
アクセス現象を起らなくし、もってプロセッサの台数を
比較的多くすることの出来るマルチプロセッサ装置を提
供することを目的とする。

〔発明の概要〕

本発明は、各プロセッサがそれぞれ共有メモリとして使
用される記憶装置を物理的に専有するごとくし、前記記
憶装置の、プロセッサからの書き込み動作の履歴を記憶
する一時記憶装置と、前記一時記憶装置に記憶された履
歴に従がい、前記記憶装置の内容を他のすべてのプロセ
ッサが同様に専有する記憶装置に同時に書き込むメモリ
データ転送装置とを備えたことを特徴とし、その作用と
して、各々のプロセッサの専有記憶装置にランダムに起
る内容変化な遂次、他のすべてのプロセッサの専有記憶
装置に同報転送することによ抄、前記それぞれの記憶装
置の記憶内容を同一化するものである。このことによシ
、それぞれのプロセッサは物理的には記憶装置を専有し
ながら、論理的には、先に述べた共有メモリを有すると
同一の効果を得ることとなし、かつ従来のマルチプロセ
ッサにあった“同時アクセス”の現象がなくなシ後述の
種々の特有効果を得るものである。

〔発明の実施例〕

以下本発明の一実施例を図面を参照しながら説明する。

第２図は本発明の一案施例な示すブロック図である。

第２図において１．１　、１．２・・・、　ｌ、ｎはプ
ロセッサ２．１．２．２．　・・、２ｎは記憶装置であ
り、前記各プロセッサと各記憶装置とは、５．１　、６
．２　、・・・、５．ｎのメモリバスを介して１対ｌに
接続される。

８、］、８．２．・・・、８．ｎは一時記憶装置であシ
、前記各プロセッサにそのアドレスデータ出力バス９．
１，９．２．・・・９Ｊｌを介して１対１に接続される
。

４．１　、４．２　、・・・４．ｎはメモリデータ転送
装置であシ前記記憶装置とは分岐メモリバス１０．１　
、３０．２．・・・ＩＱ、ｎを介して、前記一時記憶装
置とはメモリデータ出カライン１１．１．１１．２．・
・・１１ｎを介して接続されるとともに共通メモリデー
タバス６、に接続される。

７はメモリデータ転送制御装置であり、その制御出力信
号ライン８．１，８．２・・・８．ｎは夫々前記メモリ
データ転送装置に接続される。図において矢印はデータ
の流れ方向を示している。尚、符号を１とか２とかのよ
うにサフイクツスなく使用した場合は、個々の装置を指
すものでなく、全体の装置を意味する。例えばプロセッ
サ１とは、プロセッサ１、ｌ、・・・１．ｎの全体を意
味する。

このような構成において、各プロセッサは内蔵する固有
のプログラム（図示せず）と固有の外部接続機器（図示
せず）との情報入出力結果にもとづいて、演舞処理（内
蔵プログラムの実行）を行なっておシ、それらに付帯し
て各々に接続されている記憶装置の内容を読み出したシ
外部機器に出力したり、あるいは、プロセッサの演算処
理結果もしくは外部機器からの入力データを前記記憶装
置に糊き込ん、だりしている。

各プロセッサ１が記憶装置２にデータ書き送動作を行う
際の書き込みアドレスデータは書き込み動作が行なわれ
る都度それぞれのプロセッサの対応する一時記憶装置３
に順次招き込まれる。

一時記憶装ｗ３はＦＩ、ＦＯ（先入、先出し）のスタッ
ク構造とし、プロセッサの書込み動作の順番に対応して
並べられて記憶される。

前記メモリデータ転送装置４は一時記憶装置３に畜わえ
られているアドレスデータを最も古いもの即ち先入れさ
れたものから順番に参照しつつ対応する記憶装置２から
取シ出し、他のすべての記憶装置に転送する。それとと
もに既に転送したデータに相当するアドレスデータを前
記一時記憶装置３から消去する。

メモリデータ転送制血１装置７は複数のメモリデータ転
送装置４が同時に動作することを防ぐものであり転送す
べきデータを有しているもの即ち対応する一時記憶装置
にアドレスデータが記憶されているメモリデータ転送装
置に対し、例えば４１゜４．２，４．３．・・・の順番
に順次そのメモリデータ転送動作を許容する。前記メモ
リデータ転送装置からの転送データは共通メモリデータ
バス６を介して各々の記憶装置２に同時に書き込まれる
。

〔発明の効果〕

以上述べたように本発明によれば、各プロセッサは、そ
れが物理的に専有している各記憶装置２及び一時記憶装
置３に対し各々独立にアクセスするため従来の共有メモ
リ形マルチプロセッサ装置に見ら−れる同時アクセスは
本来的に起り得ない。

又同時アクセス現象により、プロセッサの動作が遅れる
こともない。

更に、各記憶装置間のデータの同一化が前記プロセッサ
のアクセスとは独立に行なわれるため、相互の関連が緩
く、マルチ化されるプロセッサの台数ｎを多くした装置
を容易に構成することが出来る。

何故なら、プロセッサ１や記憶装置２とは独立に前述の
メモリデータ転送装置４のデータ転送速度を早める処理
な行なうことで十分だからである。

更ニ各フロセッサ１と記憶装置間２のアクセスが独立に
行なわれるため相互の干渉がない。

これらのことよりマルチ化されるプロセッサの台数を大
幅に増やすことができるものである。

【図面の簡単な説明】

第１図は従来のマルチプロセッサ装置の構成を示すブロ
ック図、第２図は本発明の一実施例の構成を示すブロッ
ク図である。 １１、〜１ｎ・・プロセッサ ２゜１．〜ｆ４．ｎ・・・記憶装置 ８．１．〜３．ｎ・・一時記憶装置 ４１、〜４ｎ　・メモリデータ転送装置６　・・・・・
・・・共通メモリデータバス７　・・　・　・メモリデ
ータ転送制御装置（７３１７）代理人　弁理士　則　近
　恵　佑　（はが１名）第１図

Claims (1)

【特許請求の範囲】
1. 複数のプロセッサと、これらプロセッサと１対１に対応
   して接続される記憶装置と、前記プロセッサと１対】に
   対応して接続されプロセッサの演算結果等を一時記憶す
   る一時記憶装置と、この一時記憶装置及び前記記憶装置
   に並列に接続され他の記憶装置に記憶データを送出する
   メモリデータ転送装置と、このメモリデータ転送装置か
   らの転送データ等を乗せる共通メモリデータバスと、前
   記メモリデータ転送装置の転送動作が競合しないように
   するメモリデータ転送装置装置とを具備することを特徴
   とするマルチプロセッサ装置。