JPH03204755A - データ転送装置 - Google Patents
データ転送装置Info
- Publication number
- JPH03204755A JPH03204755A JP56990A JP56990A JPH03204755A JP H03204755 A JPH03204755 A JP H03204755A JP 56990 A JP56990 A JP 56990A JP 56990 A JP56990 A JP 56990A JP H03204755 A JPH03204755 A JP H03204755A
- Authority
- JP
- Japan
- Prior art keywords
- data
- ram
- address
- dual port
- decoding circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000009977 dual effect Effects 0.000 claims abstract description 21
- 101100328887 Caenorhabditis elegans col-34 gene Proteins 0.000 abstract description 6
- 238000000034 method Methods 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000013500 data storage Methods 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は中央処理装置（以下、ＣＰＵという、）間でデ
ータを転送するデータ転送装置に係り、特にＣＰＵ間に
デュアルポートＲＡＭを介在させたデータ転送装置に関
する。
ータを転送するデータ転送装置に係り、特にＣＰＵ間に
デュアルポートＲＡＭを介在させたデータ転送装置に関
する。
デュアルポートＲＡＭを介して接続された複数のＣＰＵ
間でデータの転送を行なう場合、あるＣＰＵから別のＣ
ＰＵにデータを転送するときは送信元のＣＰＵが受信先
のＣＰＵに接続されたデュアルポートＲＡＭのアドレス
を指定してそのアユアルポートＲＡＭにデータを書き込
み、受信先のＣＰＵはこの書き込まれたデータを読み出
すようになっている。同一データの転送を受ける受信先
のＣＰＵが複数ある場合には、各ＣＰＵに夫々接続され
たデュアルポートＲＡＭを順にアクセスしてデータを書
き込んでいる。つまり、従来は、同一データの転送先が
ｎケ所ある場合には、ｎ回だけデータの転送と書き込み
動作をソフトウェアにより繰り返している。
間でデータの転送を行なう場合、あるＣＰＵから別のＣ
ＰＵにデータを転送するときは送信元のＣＰＵが受信先
のＣＰＵに接続されたデュアルポートＲＡＭのアドレス
を指定してそのアユアルポートＲＡＭにデータを書き込
み、受信先のＣＰＵはこの書き込まれたデータを読み出
すようになっている。同一データの転送を受ける受信先
のＣＰＵが複数ある場合には、各ＣＰＵに夫々接続され
たデュアルポートＲＡＭを順にアクセスしてデータを書
き込んでいる。つまり、従来は、同一データの転送先が
ｎケ所ある場合には、ｎ回だけデータの転送と書き込み
動作をソフトウェアにより繰り返している。
尚、従来技術に関連するものとして、例えば特開昭６２
−９５６４８号がある。
−９５６４８号がある。
従来のデータ転送装置は、上述したように、同一データ
を複数ケ所に転送する場合、転送ケ所の数だけ同じ手順
を繰り返す必要があるので、転送に時間がかかり、また
ＣＰＵのスループットを低下させるという問題がある。
を複数ケ所に転送する場合、転送ケ所の数だけ同じ手順
を繰り返す必要があるので、転送に時間がかかり、また
ＣＰＵのスループットを低下させるという問題がある。
本発明の目的は、同一データの複数ケ所への転送を一回
の手順で完了させるデータ転送装置を提供することにあ
る。
の手順で完了させるデータ転送装置を提供することにあ
る。
上記目的は、複数のＣＰＵと、各ＣＰＵの間に介在され
る複数のデュアルポートＲＡＭと、ＣＰＵからのアクセ
スデータをデコードしアクセス対象のデュアルポートＲ
ＡＭをセレクトする信号を生成するデコード回路とを備
えるデータ転送装置において、デコード回路に、デュア
ルポートＲＡＭのうちの１つを選択する通常モードの他
に複数のデュアルポートＲＡＭを同時に選択する同時選
択モードを識別する手段と、該手段がＣＰＵが同時選択
モードを指定したことを識別したとき該ＣＰＵからのデ
ータを同時に複数のデュアルポートＲＡＭに転送すべく
各デュアルポートＲＡＭを同時にセレクトする信号を生
成する手段とを設けることで、達成される。
る複数のデュアルポートＲＡＭと、ＣＰＵからのアクセ
スデータをデコードしアクセス対象のデュアルポートＲ
ＡＭをセレクトする信号を生成するデコード回路とを備
えるデータ転送装置において、デコード回路に、デュア
ルポートＲＡＭのうちの１つを選択する通常モードの他
に複数のデュアルポートＲＡＭを同時に選択する同時選
択モードを識別する手段と、該手段がＣＰＵが同時選択
モードを指定したことを識別したとき該ＣＰＵからのデ
ータを同時に複数のデュアルポートＲＡＭに転送すべく
各デュアルポートＲＡＭを同時にセレクトする信号を生
成する手段とを設けることで、達成される。
データ転送元のＣＰＵが複数の転送先に同一データを転
送するために同時選択モードを指定した場合、デコード
回路がこれを識別し、転送′先の全てのデュアルポート
ＲＡＭを指定するセレクト信号を各デュアルポートＲＡ
Ｍに送る。これにより。
送するために同時選択モードを指定した場合、デコード
回路がこれを識別し、転送′先の全てのデュアルポート
ＲＡＭを指定するセレクト信号を各デュアルポートＲＡ
Ｍに送る。これにより。
転送元のＣＰＵが一回だけ転送データをバス上に送出す
ると、このデータは指定された全デュアルポートＲＡＭ
に取り込まれることになる。
ると、このデータは指定された全デュアルポートＲＡＭ
に取り込まれることになる。
以下、本発明の一実施例を図面を参照して説明する。
図は、本発明の一実施例に係るデータ転送装置の構成図
である。図において、ＣＰＵ１とＣＰＵ５との間にはデ
ュアルポートＲＡＭ３が介在され、ＣＰＵ２とＣＰＵ５
との間にもデュアルポートＲＡＭ４が介在されている。
である。図において、ＣＰＵ１とＣＰＵ５との間にはデ
ュアルポートＲＡＭ３が介在され、ＣＰＵ２とＣＰＵ５
との間にもデュアルポートＲＡＭ４が介在されている。
ＣＰＵ５とデュアルポートＲＡＭ３．４とはデータバス
７とアドレスバス（ＡＯ〜Ａ１４）８とで接続されてい
る。
７とアドレスバス（ＡＯ〜Ａ１４）８とで接続されてい
る。
デコード回路６は、ＣＰＵ５とアドレスバス（Ａ１５〜
Ａ２３）９で接続されており、該アドレスバス９上にＣ
ＰＵ５から送出されたアドレスデータをデコードし、Ｃ
ＰＵ５がデュアルポートＲＡＭ３にデータを転送し書き
込むときはセレクト信号１１をＲＡＭ３に出力し、ＲＡ
Ｍ４にデータを転送し書き込む時はセレクト信号１２を
ＲＡＭ４に出力する。通常、デコード回路６は、アドレ
スバス９上のアドレスが＄９０００００〜＄９０３ＦＦ
ＦのときはＲＡＭ３をセレクトし、アドレスが＄９０４
０００〜＄９０７ＦＦＦならＲＡＭ４をセレクトするよ
うになっている。
Ａ２３）９で接続されており、該アドレスバス９上にＣ
ＰＵ５から送出されたアドレスデータをデコードし、Ｃ
ＰＵ５がデュアルポートＲＡＭ３にデータを転送し書き
込むときはセレクト信号１１をＲＡＭ３に出力し、ＲＡ
Ｍ４にデータを転送し書き込む時はセレクト信号１２を
ＲＡＭ４に出力する。通常、デコード回路６は、アドレ
スバス９上のアドレスが＄９０００００〜＄９０３ＦＦ
ＦのときはＲＡＭ３をセレクトし、アドレスが＄９０４
０００〜＄９０７ＦＦＦならＲＡＭ４をセレクトするよ
うになっている。
ＣＰＵ５は、モード指定信号１０をデコード回路６に送
出する手段を有する。モードには２種類あり、１つは、
ＲＡＭ３．４のいずれか一方にデータを転送する通常モ
ードであり、もう１つは、ＲＡＭ３．４に同時にデータ
を転送する同時選択モードである。
出する手段を有する。モードには２種類あり、１つは、
ＲＡＭ３．４のいずれか一方にデータを転送する通常モ
ードであり、もう１つは、ＲＡＭ３．４に同時にデータ
を転送する同時選択モードである。
デコード回路６は、上記の通常モードと同時選択モード
とを識別する手段と、同時選択モードを識別したときセ
レクト信号１１をＲＡＭ３に出力すると同時にセレクト
信号１２をＲＡＭ４に出力する手段を備える。
とを識別する手段と、同時選択モードを識別したときセ
レクト信号１１をＲＡＭ３に出力すると同時にセレクト
信号１２をＲＡＭ４に出力する手段を備える。
今、ＣＰＵ５が同一データを両方のＲＡＭ３゜４に書き
込むために転送する場合、デコード回路６に同時選択モ
ード指定信号１０を出力し、更に、アドレスバス９に＄
９０００００〜＄９０３ＦＦＦにアドレスを出力し、ま
た、データバス７に転送すべきデータを出力し、アドレ
スバス８にデータ格納アドレスを出力する。デコード回
路６は同時選択モードであることを識別すると、セレク
ト信号１１をＲＡＭ３に、セレクト信号１２をＲＡＭ４
に出力する。これにより、アドレス＄９０４０００〜＄
９０７ＦＦＦはイメージアドレスとなって、データバス
７上のデータは、各ＲＡＭ３．４においてアドレスバス
８上のアドレスで指定される領域に同時に書き込まれる
。
込むために転送する場合、デコード回路６に同時選択モ
ード指定信号１０を出力し、更に、アドレスバス９に＄
９０００００〜＄９０３ＦＦＦにアドレスを出力し、ま
た、データバス７に転送すべきデータを出力し、アドレ
スバス８にデータ格納アドレスを出力する。デコード回
路６は同時選択モードであることを識別すると、セレク
ト信号１１をＲＡＭ３に、セレクト信号１２をＲＡＭ４
に出力する。これにより、アドレス＄９０４０００〜＄
９０７ＦＦＦはイメージアドレスとなって、データバス
７上のデータは、各ＲＡＭ３．４においてアドレスバス
８上のアドレスで指定される領域に同時に書き込まれる
。
本発明によれば、同一データの転送を一度にハード的に
行なうことができるので、ソフトウェアの負担が軽減し
、また、データ転送の高速化を図ることができ、更に、
ＣＰＵのスループットを向上させることが可能になる。
行なうことができるので、ソフトウェアの負担が軽減し
、また、データ転送の高速化を図ることができ、更に、
ＣＰＵのスループットを向上させることが可能になる。
図は、本発明の一実施例に係るデータ転送装置の構成図
である。 ■、２・・・データ受信側ＣＰＵ、 ３．４・・・デュアルポートＲＡＭ、 ５・・・データ送信側ＣＰＵ、 ６・・・デコード回路。 ７・・・データバス。 ８．９・・・アドレスバス。 １０・・・モード指定信号、
である。 ■、２・・・データ受信側ＣＰＵ、 ３．４・・・デュアルポートＲＡＭ、 ５・・・データ送信側ＣＰＵ、 ６・・・デコード回路。 ７・・・データバス。 ８．９・・・アドレスバス。 １０・・・モード指定信号、
Claims (1)
- １、複数の中央処理装置と、各中央処理装置の間に介在
される複数のデュアルポートＲＡＭと、中央処理装置か
らのアクセスデータをデコードしアクセス対象のデュア
ルポートＲＡＭをセレクトする信号を生成するデコード
回路とを備えるデータ転送装置において、デコード回路
に、デュアルポートＲＡＭのうちの１つを選択する通常
モードの他に複数のデュアルポートＲＡＭを同時に選択
する同時選択モードを識別する手段と、中央処理装置が
同時選択モードを指定したことを前記手段が識別したと
きに該中央処理装置からのデータを同時に複数のデュア
ルポートＲＡＭに転送すべく各デュアルポートＲＡＭを
同時にセレクトする信号を生成する手段とを備えること
を特徴とするデータ転送装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56990A JPH03204755A (ja) | 1990-01-08 | 1990-01-08 | データ転送装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56990A JPH03204755A (ja) | 1990-01-08 | 1990-01-08 | データ転送装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03204755A true JPH03204755A (ja) | 1991-09-06 |
Family
ID=11477341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56990A Pending JPH03204755A (ja) | 1990-01-08 | 1990-01-08 | データ転送装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03204755A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433335B1 (ko) * | 2001-04-02 | 2004-05-28 | 이세키노우키가부시키가이샤 | 시비 이앙기 |
-
1990
- 1990-01-08 JP JP56990A patent/JPH03204755A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100433335B1 (ko) * | 2001-04-02 | 2004-05-28 | 이세키노우키가부시키가이샤 | 시비 이앙기 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6636926B2 (en) | Shared memory multiprocessor performing cache coherence control and node controller therefor | |
| US5146607A (en) | Method and apparatus for sharing information between a plurality of processing units | |
| EP0194462B1 (en) | System bus means for inter-processor communication | |
| JP4860891B2 (ja) | ビット順次手法により大容量並列プロセッサアレイをメモリアレイに接続する方法及び装置 | |
| JPH03204755A (ja) | データ転送装置 | |
| JPH05233560A (ja) | 多重プロセッサ回路用プロセッサ間連絡システムおよびその方法 | |
| US20040193784A1 (en) | System and method for encoding processing element commands in an active memory device | |
| KR0167169B1 (ko) | 데이타 송수신장치 | |
| JPH02108150A (ja) | コンピュータの並列分散処理装置 | |
| JP3057754B2 (ja) | メモリ回路および分散処理システム | |
| KR960007835B1 (ko) | 다중 프로세서의 공통 메모리 억세스 장치 | |
| JPH05120207A (ja) | デ−タ転送方式 | |
| JPH04160549A (ja) | パーソナルコンピュータシステム | |
| JP2642087B2 (ja) | 主記憶装置間データ転送処理機構 | |
| JP2821176B2 (ja) | 情報処理装置 | |
| JPH03172960A (ja) | 演算装置 | |
| JPS61288261A (ja) | マルチプロセツサ・システム | |
| JPS60563A (ja) | マルチプロセツサ装置 | |
| JPS6298992A (ja) | 画像情報サ−ビスシステム | |
| JPS61153770A (ja) | 画像処理装置 | |
| JPH01261768A (ja) | データ通信方式 | |
| JPH04104355A (ja) | マルチプロセッシング方式 | |
| JPH04278662A (ja) | マルチプロセッサシステム | |
| JPH04177452A (ja) | 情報処理装置 | |
| JPS6075947A (ja) | メモリ制御方式 |