JPH02108150A - コンピュータの並列分散処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、画像処理、デジタル信号処理或はニューラル
・ネット等の高速演算処理を必要とするコンピュータ処
理装置に利用できるコンピュータの・ｌｋ列分散処理装
置に関するものである。

［従来の技術及び発明が解決しようとする課題］従来、
コンピュータの実行速度の高速化の方法として、「命令
の先取り」［クロック周波数を上げる］「バス幅を広げ
情報伝達速度を上げる」等の対策がとられてきたが、こ
れ以上の高速化に対しては、弔−のコンピュータに於て
は、フォノ・ノイマンのボトルネックがバス」二に存在
し、実行速度の大きなド※壁となっている。

一方、この障壁を破るべく、複数コンピュータによる並
列分散処理が考えられてきたが、コンピュータ間のシス
テム・バスのクロス・スイッチング回路とそのケーブル
等が複雑化し、更に、ハードウェアが増大して、該ハー
ドウェアの制御が煩雑となる等の欠陥があった。そこで
、複数コンピュータによる・ｌｒ列分散処理方式の採用
により、実行速度のより高速化を［１指すと共に、その
場合の欠陥とされるハードウェアの増大及びその制御の
複雑性を解消するために解決せらるべき技術的課題が生
じてくるのであり、本発明は、この課題を解決すること
を目的とする。

［課題を解決するための手段］ 本発明は上記目的を達成するために提案せられたもので
あり、複数のＤＳＰ間を互に２ポート・メモリを共有し
てリング状に結合し、バッファやスイッチング回路をな
くしてハードウェアの簡素化を図り、更に、この複数の
ＤＳＰが結合されたリングとホスト・コンピュータの結
合も２ポート・メモリによって行われ、同様にハードウ
ェアの簡素化が実現されることを特徴とするコンピュー
タの並列分散処理装置を提供せんとするものである。

［作用］ リング状に結合された並列処理装置では、ハードウェア
が簡素化される反面、隣接するＤＳＰ間のデータ転送は
高速に行われるが、対角のＤＳＰ間では幾つかのＤＳＰ
を経由するときには必ずしも高速にならないという欠点
がある。然し、一般に、一連の高速処理を行うシステム
では連続した処理を繰返し実行することが多く、このよ
うなケースでは処理手順をバイブライン状にリングに沿
って実行すると、連続的、且つ、高速に実行することが
可能である。又、計算処理はマトリックスになっていて
も計算結果はベクトルでデータを転送することが多く、
リングであることによる演算速度の低下は、処理の運用
により殆ど問題にならない程度にカバーすることができ
る。

以上のことから、本発明の装置では、性能を殆ど低下佳
ずに簡易なハードウェア構成で安価に製造することが可
能となる。

［実施例］ 以下、実施例を示す図面に沿って本発明を詳述する。第
１図はＤＳＩ）が４個の場合のｌｕ列分散処理装置の一
実施例を示す。

第１図に於て、ＤＳＰ（１）はＤＳＰ（＋）のみが使用
するワーキング・メモ１バ２）と２ポート・メモ１バ３
）及び２ポート・メモ１バψと夫々システム・バス（１
ツで接続されている。システム・バス（ＦＤ　（１０（
ｒ７１１（ＩＯは、通常はアドレス・バス、データ・バ
スそして制御バス等で構成され、他の方式としてはシリ
アル人出力線で構成されることもある。２ポート・メモ
リ（３）（６）（９）（２）（１→は、システム・バス
を２系列もっているＲＡＭで、２つのＤＳＰからランダ
ムにデータの読み書きができるメモリである。又、市販
の２ポート・メモリは、その通常のメモリ容ｊ７１が小
さく、且つ、高価なため、ＤＳＰ（＋）にはメモリ容量
を補うためにワーキング・メモリを付加している。従っ
て、装置の規模が小さい場合には、ワーキング・メモリ
は付加されない場合もある。

ＤＳＰ（＋）は、２ポート・メモリ（３）を経由してＤ
Ｓｒ’（／１）と、又、２ポート・メモ１バゆを経由し
てＤＳ　Ｐ（Ｉｌｌ）とに接続され、２ポート・メモリ
を経由して隣接するＤＳＰとの情報伝達を行うことがで
きるようになっている。従って、２ポート・メモリは隣
接するＤＳＰとの間でコマンド、スティタス、データと
いった諸々の情報を相互に伝達する役目を荷っている。

以」二は、ＤＳＰ（＋）と、之に接続された２ポート・
メモ１バ３）υについて説明したが、ＤＳＰ（、ｉ）、
ＤＳＰ（７）、Ｄ　Ｓ　Ｐ　（１０）についても全く同
様の原理で夫々の２ポート・メモリ（３）（６）（９）
（■を経由して、各ＤＳＰ　（ＩＸ／Ｉ）（７）（１０
）はリング状に接続され、相互に情報伝達を行うことが
できるように構成される。更に、４つの２ポート・メモ
リ（３）（６）（９）（＋２によりリング状に接続され
た４個のＤ　Ｓ　Ｐ　（＋）（／１）（７）（１０）と
ホスト・コンピュータ（１／Ｉ）との情報伝達は、２ポ
ート・メモリ（１罎を経由して、例えばＤＳＰ（＋ｏ）
と接続される。

このように、ホスト・コンピュータ（Ｈ）及び４個のＤ
　Ｓ　Ｐ（＋）（４）（７ＸＩＯ）は全て２ポート・メ
モリ（３）（６）（９）（Ｌｉｄ（＋１によって接続さ
れている簡素な構成で、ハードウェア的に特別な同期を
とらなくても、夫々独立して動作することができる。こ
のため、その運用は全て情報伝達を制御するソフトウェ
アのみによって容易に行うことができる。

本装置では、各Ｄ　Ｓ　ｒ’（＋）（４）（η（ｍ）が
リング状に接続されているため、対向するＤ　Ｓ　Ｐ　
（＋）（７）又は（／１）（１０）間での直接の情報伝
達ができないため、トータルの処理速度の低下が危惧さ
れるが、通常高速処理は連続して同じような処理を繰返
し実行することが多く、このような処理では２ポート・
メモリ（９）（６）（３）（Ｌｌを経由して、リング上
に連続して各ＤＳＰ（７）（４）（＋）θ０）に情報伝
達することによって、バイブライン状に演算処理を高速
に行うことができる。例えば、ＤＳＰ（７）に注目して
みると、２ボート・メモＩバ９）より読み込んだ情報を
もとに、ＤＳＰ（７）で演算処理し、その結果を２ポー
ト・メモリ（６）にＪＴき込むことによって時間のロス
や無駄なデータ転送なしに、次の隣接するＤＳＰ（／Ｉ
）に情報伝達を行うことができる。

［発明の効果］ 以」二のように、本発明の並列分散処理装置にあっては
、２ポート・メモリを経由したＤＳＰのリング状結合に
より構成簡素にして、而も、バイブライン状処理方式に
よるソフトウェアの運用により、処理速度を低下せずに
高速処理を実現できる。

而して、経済的な構成で、しかも高速処理が実現できる
ので、種々の用途に応用可能となるものである。

尚、本発明は、本発明の精神を逸脱しない限り種々の改
変を為すことができ、そして、本発明が該改変せられた
ものに及ぶことは当然である。

【図面の簡単な説明】

第１図は本発明の並列分散処理装置の一実施例を示す回
路構成図である。

Claims (1)

【特許請求の範囲】
1. 　複数のデジタル・シグナル・プロセッサ（ＤＳＰ）を
   同時に並列処理するコンピュータ・システムに於て、夫
   々のＤＳＰが自身のワーキング・メモリを有すると同時
   に、各ＤＳＰ間は互に２ポート・メモリを共有してリン
   グ状に結合されると共に、この２ポート・メモリを経由
   して情報伝達が行われ、更に、ホスト・コンピュータと
   リング状に結合されたＤＳＰ間の情報伝達は、その中の
   １つのＤＳＰとホスト・コンピュータ間に別途設けられ
   た２ポート・メモリを共有結合し、これを経由して、ホ
   スト・コンピュータとの情報伝達を行う構成を具備した
   ことを特徴とするコンピュータの並列分散処理装置。