JPH01191964A

JPH01191964A - メモリバスデータ転送方法

Info

Publication number: JPH01191964A
Application number: JP1790588A
Authority: JP
Inventors: Katsumi Tanaka; 克美田中
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1988-01-27
Filing date: 1988-01-27
Publication date: 1989-08-02

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、アドレス転送用メモリバスとデータ転送用メ
モリバスを時分割で使用して情報の転送〔従来の技術）第３図はこの種の情報処理装置の一般的システム構成を
示したものである。

この情報処理装置では、アドレス転送用メモリバス７と
データ転送用メモリバス８を介してのプロセッサ４１．
４２．４３とメモリ４．５の間の情報の転送が、１ｔｉ
ｌＪ　Ｗプロセッサ４４の制御のちとに行なわれる。

プロセッサ４１．４２．４３はメモリ４．５との間で情
報の転送を行なうとき、制御プロセッサ４４に対してバ
ス使用権要求信＠ｄ１．ｄｚ。

ｄ３をそれぞれ出力する。１ｌｉｌＪ　ＩＩＩプロセッ
サ４４は、メモリバス使用権要求信号ｄ１．ｄ２　、ｄ
３のうちいずれか１つが入力されたとぎは、この信号を
出力したプロセッサに対して、次の期間のマシンサイク
ルのタイミングでのメモリバス７．８の使用を許可し、
メモリバス使用権要求信号ｄ１゜ｄ２　、（ｊ３のうち
２つ以上が同じマシンサイクルの期間に重なって入力さ
れたとき、予め定められたプロセッサ４１．４２．４３
のプライオリティの順（この場合、プロセッサ４１が最
もプライオリティが高く、プロセッサ４３が最もプライ
オリティが低いものとする）に、マシンサイクルの各タ
イミングでメモリバスの使用を許可する。

第４図、は従来例におけるバス使用状態を示すタイミン
グチャートである。ここで、Ｐ２１．Ｐ２２゜Ｐ２３は
それぞれプロセッサ４１．４２．４３を示す。

マシンサイクルＴ１ではバス使用権要求信号ｄ１のみが
出力されているので、次のマシンサイクルＴ２において
プロセッサ４１にアドレス転送用メモリバス７とデータ
転送用メモリバス８の使用権から与えられる。マシンサ
イクルＴ３ではバス使用権要求信号ｄ１とｄ２が出力さ
れたので、プライオリティの高いプロセッサ４１に対し
ては次のマシンサイクルＴ４において、プロセッサ４２
に対しては次の次のマシンサイクルＴ５においてアドレ
ス転送用メモリバス７とデータ転送用メモリバス８の使
用権が与えられる。マシンサイクルＴ５　、Ｔ６ではそ
れぞれバス使用権要求信号ｄ３．ｄ１のみが出力されて
いるので、それぞれマシンサイクルＴａ、Ｔｙにおいて
プロセッサ４３．４４にアドレス転送用メモリバス７と
データ転送用メモリバス８の使用権が与えられる。マシ
ンサイクルＴｙではバス使用権要求信号ｄ２とｄ３が出
力されているので、プライオリティの高いプロセッサ４
２に対しては次のマシンサイクルＴ８において、プロセ
ッサ４３に対しては次の次のマシンサイクルＴ９におい
てアドレス転送用メモリバス７とデータ転送用メモリバ
ス８の使用権が与えられる。マシンサイクルＴ１０では
バス使用権要求信号ｄ１とｄ３が出力されているので、
プライオリティの高いプロセッサ４１に対しては次のマ
シンサイクルＴ１１において、プロセッサ４３に対して
は次の次のマシンサイクルＴ１２においてアドレス転送
用メモリバス７とデータ転送用メモリバス８の使用権が
与えられる。

〔発明が解決しようとする課題〕

゛上述した従来の情報処理装置は、メモリバスの使用権
要求が同じマシンサイクル中に重なった場合、プライオ
リティの低いプロセッサは使用権要求を出した次のマシ
ンサイクルでメモリバスを使用することができないため
、情報の処理速度が上がらないという欠点がある。

〔課題を解決するための手段〕

本発明のメモリバスデータ転送方法は、制御プロセッサ
が、アドレス転送用メモリバスとデータ転送用メモリバ
スを経由してメモリとの間で情報を転送するための前記
メモリバスの使用を要求した各プロセッサに対して、マ
シンサイクルをさらに時分割したタイミングで前記メモ
リバスの使用を許可し、プロセッサからのメモリバスの
使用要求が重なった場合、各プロセッサに予め付与され
たプライオリティに従い、プライオリティの低いプロセ
ッサにマシンサイクルをさらに時分割したタイミングに
おける次タイミングでメモリバスの使用を許可する。

〔作用〕

マシンサイクルをさらに時分割したタイミングでメモリ
バスの使用許可を与え、メモリバスの使用要求が重なっ
た場合、予め決められたプライオリティの順に前記タイ
ミングをずらしてメモリバスの使用許可を与えるので、
１マシンサイクル中で１つのプロセッサのみがメモリバ
スを６右することがなくなり、その結果、複数のプロセ
ッサからのメモリバスの使用要求が重なった場合、より
高速に情報の処理を行なうことができる。

〔実施例〕

次に、本発明の実施例について図面を参照して説明する
。

第１図は本発明のメモリバスデータ転送方法が適用され
た情報処理装置の一実施例を示すブロック図、第２図は
本実施例におけるバス７．８使用状態を示すタイミング
チャートである。第２図中Ｐｌ、Ｐ２　、Ｐ３はそれぞ
れプロセッサ１．２゜３を示す。

本実施例の情報処理装置は、メモリ４．５と、アドレス
転送用メモリバス７と、データ転送用メモリバス８と、
アドレス転送用メモリバス７とデータ転送用メモリバス
８を経由してメモリ４．５との間で情報を転送するプロ
セッサ１．２．３と、この情報を転送するためのメモリ
バス７．８の使用要求をプロセッサ１．２．３から受け
たとき、プロセッサ１，２．３に対してメモリバス７．
８の使用を許可する制御プロセッサ６とからなる。

メモリ４にはアドレスバッファ２７、続出データバッフ
ァ２９、書込デーラバ４フア３１が設けられ、メモリ５
にはアドレスバッフｐ　２８　、Ｒ比データバッファ３
０、書込データバッファ３２が設けられている。プロセ
ッサ１には、演算器１８、アドレスレジスタ９、レジス
タファイル２１、書込データレジスタ１２、高速ローカ
ルメモリ１５、メモリバス使用要求回路２４が含まれて
いる。同様に、プロセッサ２には、演算器１９、アドレ
スレジスタ１０、レジスタファイル２２、書込データフ
ァイル１３、高速ローカルメモリ１６、メモリバス使用
要求回路２５が含まれ、プロセッサ３には、演［２０，
アドレスレジスタ１１、レジスタファイル２３、書込デ
ータレジスタ１４、高速ローカルメモリ１７、メモリバ
ス使用要求回路２６が含まれている。

プロセッサ１，２．３はメモリ４または５との間で情報
の転送を行なう場合、アドレス転送用メモリバス７とデ
ータ転送用メモリバス８の使用を要求するメモリバス使
用権要求信号ａ１．ａ２　。

Ｃ３をそれぞれメモリバス使用要求回路２４゜２５．２
６から制御プロセッサ６に送出し、制御プロセッサ６か
らメモリバス使用許可信号ｂ１とＣＩ　、ｂ２とＣ２，
ｂ３とＣ３をメモリバス使用要求回路２４．２５．２６
でそれぞれ受付ける。

ここで、メモリバス使用許可信号ｂ１　、ｂ２゜ｂ３は
アドレス転送用メモリバス７、メモリバス使用許可信号
ｃ１　、Ｃ２、Ｃ３はデータ転送用メモリバス８に対す
るものである。制御プロセッサ６は、メモリバス使用権
要求信号ａ１〜ａ３が入力したとき、マシンサイクルを
１７４に時分割したタイミングでメモリバス使用許可信
号ｂ１〜ｂ３゜Ｃ１〜Ｃ３を各プロセッサ１〜３に与え
、複数のメモリバス使用権要求信号ａ１〜ａ３が同一タ
イミングで入力したときは、各プロセッサ１．２゜３に
予め付与されたプライオリティに従い（この場合、プロ
セッサ１が最もプライオリティが高く、プロセッサ３が
最もプライオリティが低いものとする）、プライオリテ
ィの低いプロセッサにマシンサイクルを時分割したタイ
ミングにおける次タイミングでメモリバス使用許可信号
ｂ１〜ｂ３゜Ｃ１〜Ｃ３を出力する。

プロセッサ１は高速ローがルメモリ１５を有するので、
従来１マシンサイクルのｌｌｌｆｆ１で読出していたデ
ータを１マシンサイクルを時分割した期間内に、メモリ
４の読出データバッファ２９またはメモリ５の続出デー
タバッファ３０から読出すことができる。プロセッサ２
．３についても同様である。プロセッサ１はレジスタフ
ァイル２１を有するので、従来１マシンサイクルの期間
で書込んでいたデータを１マシンサイクルを時分割した
期間内に、メモリ４の書込データバッファ３１またはメ
モリ５の書込データバッファ３２に書込むことができる
。プロセッサ゛２．３についても同様である。

次に、本実施例の動作について第２図を参照して説明す
る。

マシンサイクルＴ１ではメモリバス使用権要求信号ａ１
のみが出力されているので、次のマシンサイクルＴ２を
時分割した最初のタイミングでメモリバス使用許可信号
ｂ１によりプロセッサ１にアドレス転送用メモリバス７
の使用権が与えられ、次のタイミングでメモリバス使用
許可信号Ｃ１によりプロセッサ１にデータ転送用メモリ
バス８の使用権が与えられる。マシンサイクルＴ２では
メモリバス使用権要求信号ａ３のみが出力されているの
で、次のマシンサイクルＴ３を時分割した最初および次
のタイミングでそれぞれメモリバス使用許可信号ｂ３　
、Ｃ３によりプロセッサ３にメモリバス７，８の使用権
が与えられる。マシンサイクルＴ４ではメモリバス使用
権要求信Ｑａｔ　とＣ２が出力されたので、次のマシン
サイクルＴ５を時分割した最初のタイミングで、プライ
オリティの高いプロセッサ１に対してメモリバス使用許
可信号ｂ１によりアドレス転送用メモリバス７の使用権
が与えられ、マシンサイクルＴ５を時分割した２番目の
タイミングで、プロセッサ１に対してメモリバス使用許
可信号Ｃ１によりデータ転送用メモリバス８の使用権が
与えられると同時に、プライオリティの低いプロセッサ
２に対してメモリバス使用許可信号ｂ２によりアドレス
転送用メモリバス７の使用権が与えられ、３番目のタイ
ミングで、プロセッサ２に対して°メモリバス使用許可
信号Ｃ２によりデータ転送用メモリバス８の使用権が与
えられる。マシンサイクルＴｓ　、Ｔｏではそれぞれメ
モリバス使用権要求信号ａ３．ａ２のみが出力されてい
るので、次のマシンサイクルＴｏ、Ｔｙをそれぞれ時分
割した最初および次のタイミングで、それぞれメモリバ
ス使用許可信号ｂ３とＣ３，ｂ２とＣ２によりプロセッ
サ３．２にメモリバス７．８の使用権が与えられる。

（発明の効果）以上説明したように本発明は、制御プロセッサが、メモ
リバスの使用を要求した各プロセッサに対してマシンサ
イクルをさらに時分割したタイミングでメモリバスの使
用を許可し、プロセッサからのメモリバスの使用要求が
重なった場合、各プロセッサに予め付与されたプライオ
リティに従い、プライオリティの低いプロセッサにマシ
ンサイクルをさらに時分割したタイミングにおける次タ
イミングで前記メモリバスの使用を許可することにより
、複数のプロセッサからのメモリバスの使用要求が重な
った場合、より高速に情報の処理を行なうことができる
効果がある。

【図面の簡単な説明】

第１図は本発明のメモリバスデータ転送方法が適用され
た情報処理装置の一実施例を示すブロック図、第２図は
本実施例におけるるメモリバス７゜８の使用状態を示す
タイミングチャート、第３図は情報処理装置の一般的な
システム構成例を示す図、第４図は従来例におけるメモ
リバス７．８の使用状態を示すタイミングチャートであ
る。１．２．３・・・プロセッサ、４．５・・・メモリ、６・・・制御プロセッサ、７・・・アドレス転送用メモリバス、８・・・データ転送用メモリバス、９．１０．１１・・・アドレスレジスタ、１２．１３．
１４・・・書込データレジスタ、１５、、．１６．１７
・・・高速ローカルメモリ、１８．１９．２０・・・演
算器、２１．２２．２３・・・レジスタファイル、２４．２５
．２６・・・メモリバス使用要求回路、２７．２８・・
・アドレスバッファ、２９．３０・・・読出データバッファ、３１．３２・・
・書込データバッファ、ａｌ　、Ｃ２、Ｃ３・・・メモ
リバス使用権要求信号、ｂｌ、ｂ２．ｔ）ｓ　、Ｃｔ　
、Ｃ２、Ｃ３・・・メモリバス使用許可信号、Ｐｌ、Ｐ２　、Ｐ３・・・プロセッサ１．２．３゜特許
出願人　１１本電気株式会社代　理　人　　　弁理士　　内　　原　　　　晋第２図

Claims

【特許請求の範囲】

メモリと、アドレス転送用メモリバスと、データ転送用
メモリバスと、前記アドレス転送用メモリバスと前記デ
ータ転送用メモリバスを経由して前記メモリとの間で情
報を転送する複数のプロセッサと、前記情報を転送する
ためのメモリバスの使用要求をプロセッサから受けたと
き、該プロセッサに対してメモリバスの使用を許可する
制御プロセッサとを有する情報処理装置において、制御
プロセッサは、前記メモリバスの使用を要求した各プロ
セッサに対して、マシンサイクルをさらに時分割したタ
イミングで前記メモリバスの使用を許可し、プロセッサ
からのメモリバスの使用要求が重なった場合、各プロセ
ッサに予め付与されたプライオリティに従い、プライオ
リティの低いプロセッサにマシンサイクルをさらに時分
割したタイミングにおける次タイミングでメモリバスの
使用を許可するメモリバスデータ転送方法。