JPH0362249A - データ処理装置 - Google Patents

データ処理装置

Info

Publication number
JPH0362249A
JPH0362249A JP1198224A JP19822489A JPH0362249A JP H0362249 A JPH0362249 A JP H0362249A JP 1198224 A JP1198224 A JP 1198224A JP 19822489 A JP19822489 A JP 19822489A JP H0362249 A JPH0362249 A JP H0362249A
Authority
JP
Japan
Prior art keywords
data
bus
transfer
signal
extension
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1198224A
Other languages
English (en)
Inventor
Shinji Ueno
上野 伸二
Haruto Yui
油井 晴人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
NEC Engineering Ltd
Original Assignee
NEC Corp
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, NEC Engineering Ltd filed Critical NEC Corp
Priority to JP1198224A priority Critical patent/JPH0362249A/ja
Publication of JPH0362249A publication Critical patent/JPH0362249A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)
  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、データ処理装置に利用する。特に、バス接続
手段に関する。
〔概要〕
本発明は、メモリ装置から1ブロツクのデータをセット
に分割して転送され、順次実行する周辺制御装置を有す
るデータ処理装置において、最終セットの書き込み時に
基本バス転送からのエラー報告を待ち、これを増設バス
に転送して増設バスの解決を速めることにより、 増設バスのスループットを向上することができるように
したものである。
〔従来の技術〕
従来例を第2図および第3図を用いて説明する。
この従来例は、メモリ装置103と、メモリ装置内メモ
リマツプ402の任意アドレスA D Hから任意レン
ジrを1ブロツクとする周辺制御装置内データテーブル
401の内容をメモリ族!103に書き込むときに一度
のアドレス指定で順次連続にnワードのデータ転送を行
う(以下、バースト転送という。)方法で1ブロツクデ
ータを(r/n)セットに分割して実行する周辺制御装
置102と、この周辺制御装置102を接続してバース
ト転送を行う増設バス201と、メモリ装置103を接
続する基本システムバス202と、基本システムバス2
02と増設バス201との間に位置し仲介の役割を果た
す増設バスインタフェース装置104とを備え、ここで
、増設バスインタフェース装置104は、バースト転送
アドレスを保持する転送アドレス格納部105 と、周
辺制御装置102により増設バス201にバースト転送
のデータが送られていることを示す書き込みデータ送出
信号301をカウントしてバースト転送のデータワード
数nを力、ラントするデータワードカウンタ106 と
、このデータワードカウンタ106の値1〜nをバース
ト転送のワード番号として順次付けをして一時格納する
データバッファ107゛と、データワードカウンタ10
6の値より増設バス・バースト転送中のデータがn番目
で最終のデータであることを検出する最終データ検出部
108と、データバッファ107内の最初のデータを格
納したときからメモリ装置103ヘデータ転送実行を始
める基本バスデータ転送制御部109と、基本バス転送
で検出する基本バス・エラー報告信号303を蓄積保持
し、エラー格納部110の内容を増設バス要ネ装置に報
告する増設バスエラー報告信号304をル力するエラー
格納部110と、前記データワードカウンタ値が1ない
しくn−1>で最終でない1ワード目ないL(n−1)
ワード目のデータを取り込んだときにバースト転送デー
タをデータバッファ107に取り込んだことを示すデー
タ応答信号302を出力し、データワードカウンタ値が
nの最終ワードデータ(n)を取り込んだときは直ちに
出力せずに基本バスデータ転送制御部109でメモリ装
置103に書き込みを実行し、基本システムバス202
からエラー報告のタイミングまで待ち、このエラーとエ
ラー格納部110内の内容との和を増設バスエラー報告
信号として送り、増設バス要求装置にエラー報告すると
共にデータ受取応答指示を出力するように制御するデー
タ受取応答制御部111とを有し、1ブロツクのデータ
書き込み転送を行う毎にセットのパース、ト転送のnワ
ード目で基本バスの応答を待っていた。
〔発明が解決しようとする問題点〕
このような従来例では、■ブロックのデータをメモリ・
ライト転送するのにバースト転送の最終ワードで毎回基
本システムバスからのエラー報告を待っているので、そ
の間、増設バスは動作できず増設バスのスルーブツトが
低い欠点がある。
本発明はこのような欠点を除去するもので、増設バスの
スループットを向上することができる手段を有するデー
タ処理装置を提供することを目的とする。
〔問題点を解決するための手段〕 本発明は、メモリ装置と、基本システムバスを介してこ
のメモリ装置に接続された増設バスインタフェース装置
と、増設バスを介してこの増設バスインタフェース装置
に接続された周辺制御装置とを備えたデータ処理装置に
おいて、上記増設バスインタフェース装置は、増設バス
を要求した装置を決定する増設バス調停制御部と、増設
バス調停信号とバースト転送アドレスとを保持する転送
アドレス格納部と、上記増設バスにデータを送出してい
る期間にわたりバースト転送データのワード数を計数す
るデータワードカウンタと、このデータワードカウンタ
で計数された値を転送ワード番号として所定の順序で格
納し、格納したことを示すデータ応答信号を生成するデ
ータバッファと、上記データワードカウンタの値に基づ
きバースト転送中のデータの最終データを検出する最終
データ検出部と、基本バス転送で検出されたエラー報告
を上記増設バス調停制御部で決定された増設バスを要求
した装置ごとに蓄積するエラー格納部と、バースト転送
中のデータのセットがブロックデータの最終セットであ
ることを示す最終セット指示信号がオフ状態のときにデ
ータ応答信号を生成し、最終セット指示信号がオン状態
のときにエラー報告の到来後にこのエラー報告と上記エ
ラー格納部の格納内容との和を増設バスエラー報告信号
として増設バスを要求した装置に報告しかつデータ応答
信号により上記エラー格納部の内容をクリアするデータ
受取応答制御部とを備えたことを特徴とする。
〔作用〕
メモリ領域の任意アドレスから任意レンジrをlブロッ
クとするデータを書き込むときに、周辺制御装置は一度
のアドレス指定で順次連続にnワードのデータをバース
ト転送することによって1ブロツクデータを(r/n)
セットに分割して実行する。増設バス調停信号とバース
ト転送アドレスとを保持し、増設バスにデータを送り付
けているときに、バースト転送データのワード数をカウ
ントする。このカウンタの値をバースト転送のワード番
号として順番付けをしてデータバッファに格納する。バ
ースト転送データをデータバッファに取り込んだことを
示すデータ応答信号を増設バスに送る。カウンタの値よ
り増設バス・バースト転送中のデータがn番目で最終の
データであることを検出する。最初のデータバッファを
格納したときからメモリ装置へデータ転送実行を始める
報告されたエラーを増設バス調停制御部により決定した
増設バス要求装置ごとに蓄積保持する。増設バスに周辺
制御装置から出力されバースト転送中のデータのセット
がブロックデータのうち最終セットデータ(r/n)番
目であることを示す最終セットデータ指示信号を増設バ
スインタフェース装置で受け、この信号がオフ状態のと
きにカウンタ値1〜nを取り込むと、データ応答信号を
増設バスに出力し、また、最終セット指示信号がオン状
態のときはカウンタ値1〜(n−1)のデータを取り込
んだときにデータ応答信号を増設バスに出力し、また最
終セット指示信号がオン状態でカウンタ値がnの最終ワ
ードデータを取り込んだときには、直ちに出力せず基本
バスデータ転送制御部でメモリ装置に書き込みを実行し
、基本システムバスからエラー報告のタイミングまで待
ち、このエラーとエラー格納部内の内容との和を増設バ
スエラー報告信号に送り、増設バス要求装置にエラー報
告すると共にデータ応答信号を出力し、エラー格納部を
クリアする。
〔実施例〕
以下、本発明の=実施例を図面を参照して説明する。第
1図はこの実施例の構成を示すブロック構成図である。
この実施例は、第1図に示すように、演算処理装置10
1と、周辺制御装置102および113と、メモリ装置
103と、増設バスインタフェース装置104と、増設
バス201 と、基本システムバス202 と、増設バ
ス調停信号線203とを備え、ここで、増設バスインタ
フェース装置104は、転送アドレス格納部105と、
書き込みデータ退出信号の数をカウントするデータワー
ドカウンタ106と、増設バス201 に送られている
書き込みデータをデータワードカウンタ106の値に対
応して格納するデータバッファ107と、1セツトのバ
ースト転送内の最終ワードを検出する最終データ検出部
108と、データバッファ107の内容をメモリ装置1
03に転送実行する基本バスデータ転送制御部109と
、エラー格納部110と、最終セット指示信号がオン状
態でかつ最終データを検出したときは応答を抑止し、基
本バス転送終了信号で再送するデータ受取応答制御部1
11と、増設バス調停制御部112とを備える。すなわ
ち、この実施例は、メモリ装置103と、基本システム
バス202を介してこのメモリ装置103に接続された
増設バスインタフェース装置104と、増設バス201
を介してこの増設バスインタフェース装置104に接続
された周辺制御装置113とを備え、さらに、本発明の
特徴とする手段として、増設バスインタフェース装置1
04ハ、増設ハス201を要求した装置を決定する増設
バス調停制御部112と、増設バス調停信号とバースト
転送アドレスとを保持するアドレス格納部105と、増
設バス201にデータを送出している期間にわたりバー
スト転送データのワード数を計数するデータワードカウ
ンタ106 と、このデータワードカウンタ106で計
数された値を転送ワード番号として所定の順序で格納し
、格納したことを示すデータ応答信号を生成するデータ
バッファ107 と、データワードカウンタ106の値
に基づきバースト転送中のデータの最終データを検出す
る最終データ検出部108 と、基本バス転送で検出さ
れたエラー報告を増設バス調停制御部112で決定され
た増設バスを要求した装置ごとに蓄積するエラー格納部
110と、バースト転送中のデータのセットがブロック
データの最終セットであることを示す最終セット指示信
号がオフ状態のときにデータ応答信号を生威し、最終セ
ット指示信号がオン状態のときにエラー報告の到来後に
このエラー報告とエラー格納部110の格納内容との和
を増設バスエラー報告信号として増設バス201を要求
した装置に報告しかつデータ応答信号によりエラー格納
部110の内容をクリアするデータ受取応答制御部11
1とを備える。
次に、この実施例の動作を説明する。
周辺制御装置102が基本システムバス202にあるメ
モリ装置103に対してアドレスADHからメモリ装置
103内のメモリマツプ402のようにレンジrのデー
タを1ブロツクとする周辺制御装置内データテーブル4
01の内容を書き込むときに、周辺制御装置102は増
設バス調停信号線203と増設バス調停制御部112と
を用いて増設バス使用権を獲得し、メモリ書き込み開始
アドレスを増設バスインタフェース装置104内のアド
レス格納部105に転送して格納する。次に、書き込み
データ1ブロツクを増設バスバースト転送のデータ幅n
で(r / n )セットに分割し、1セツト目のバー
スト転送を行う。最終セット指示信号305をオフ状態
にし、また書き込みデータ送出信号301をオン状態に
して1ワード目の書き込みデータを増設バス201に送
る。データワードカウンタ106は1ワード目を示す値
に初期化されており、増設バス201に送られている1
ワード目のデータをデータバッファ107の1ワ一ド日
に格納する。そのときに最終セット指示信号305がオ
フ状態であるので、データ受取応答制御部111が周辺
制御装置102へデータ応答信号302を返し、データ
ワードカウンタ106の値を1カウントしてデータワー
ド#2を指す。周辺制御装置102はデータ応答信号3
02を受けたことにより次の書き込みデータ#2を増設
バス201に送り出し、データバッファ107の2ワー
ド目に格納してデータ応答信号を返す。このようにして
nワード目までデータバッファ107を格納し、1セツ
ト目の増設バスバースト転送を終える。
周辺制御装置102が2セツト目のバースト転送を開始
するまでの間、演算処理装置101は増設バス201を
使用して周辺制御装置113への転送を行う。
バースト転送内最初のデータであるデータバッファ10
7の1ワード目を格納したときに基本バスデータ転送制
御部109は基本システムバス202へのバースト転送
を開始し、アドレス格納部105の内容をメモリ装置1
03に転送すると、続いてデータバッファ107の1ワ
ード目ないしnワード目をメモリ装置103に転送する
。メモリ装置103は基本バス転送中に発生したエラー
を基本バスエラー報告信号303を用いて増設バスイン
タフェース装置104に通知する。増設バス使用要求を
行う増設バス要求ごとに用意しているエラー格納部11
0の中から増設バス調停制御部112で調停し、データ
転送を行った要求装置に対応するエラー格納8110を
選び出し、メモリ装置103から報告されている基本バ
スエラー報告信号303を蓄積格納し、1セット目の基
本システムバス転送を終える。2セツト目から(r/n
)セット目についてもlセット目と同様にしてメモリ装
置103へ転送するが、最終セットの(r/n)セット
目では周辺制御装置102があらかじめ最終セット指示
信号305をオン状態にしてバースト転送を行う。書き
込みデータ#1ないし#(n−1)までについて1セツ
トと同様にデータバッファ107の1ワード目ないしく
n−1)ワード目までセットし、最終ワードデータ#n
でないことでそれぞれデータ応答信号302を返す。n
ワード目の最終データが増設バスに送出されるとデータ
ワードカウンタ106の値はnになり、nワード目の書
き込みデータをデータバッファ107のnワード目に格
納するが、最終セット指示信号305がオン状態でかつ
最終データ検出部108により最終データ#nであるこ
とを検出していることでデータ受取応答制御部111は
データ受取応答信号302を出力せずに周辺制御装置1
02を待たせる。1セツト目と同様に基本バスデータ転
送制御部109によりメモリ装置103ヘデータ転送を
行うが、基本バス転送がnワード目の最終ワードまで転
送終了すると、基本バスデータ転送制御部109は基本
バス転送終了信号306をデータ受取制御部111へ送
り、増設バス転送を待たせている周辺制御装置102ヘ
データ応答信号302を送る。
このときに要求装置ごとにレンジrのlブロックデータ
のすべてのバースト転送中で蓄積したエラー格納部11
0内のエラー情報を増設バスエラー報告信号304を用
いて周辺制御装置102にエラー報告を行って1ブロツ
クのデータ転送を終了し、データワードカウンタ106
を1ワード目を示す値に初期化とエラー格納部110の
クリアとを行い、次の転送要求に対応する。
〔発明の効果〕
本発明は、以上説明したように、増設バスから基本シス
テムバスヘデータ書き込み転送を行うときに、1ブロツ
クのデータrレンジを(r/n)セットに分割して書き
込み、最終セラ) (r/n)番目の書き込み時のみ基
本バス転送からのエラー報告を待ち、1〜(r/n−1
)セットまでの転送では増設バスへエラー報告をしない
ので、基本システムバス転送の終了を待たずに他の増設
バス転送要求装置に増設バスを早く解放して増設バスス
ルーブツトを向上することができる効果がある。
【図面の簡単な説明】
第1図は本発明実施例の構成を示すブロック構成図。 第2図は従来例の構成を示すブロック構成図。 第3図は増設バスの周辺制御装置から基本システムバス
のメモリ装置にデータ書き込み転送を示す説明図。 101・・・演算処理装置、102.113・・・周辺
制御装置、103・・・メモリ装置、104・・・増設
バスインタフェース装置、105・・・転送アドレス格
納部、106・・・データワードカウンタ、107・・
・データバッファ、108・・・最終データ検出部、1
09・・・基本バスデータ転送制御部、110・・・エ
ラー格納部、111・・・データ受取応答制御部、11
2・・・増設バス調停制御部、201・・・増設バス、
202・・・基本システムバス、203・・・増設バス
調停信号線、401・・・周辺制御装置内データテーブ
ル、402・・・メモリ装置内メモリマツプ。

Claims (1)

  1. 【特許請求の範囲】 1、メモリ装置と、 基本システムバスを介してこのメモリ装置に接続された
    増設バスインタフェース装置と、増設バスを介してこの
    増設バスインタフェース装置に接続された周辺制御装置
    と を備えたデータ処理装置において、 上記増設バスインタフェース装置は、 増設バスを要求した装置を決定する増設バス調停制御部
    と、 増設バス調停信号とバースト転送アドレスとを保持する
    転送アドレス格納部と、 上記増設バスにデータを送出している期間にわたりバー
    スト転送データのワード数を計数するデータワードカウ
    ンタと、 このデータワードカウンタで計数された値を転送ワード
    番号として所定の順序で格納し、格納したことを示すデ
    ータ応答信号を生成するデータバッファと、 上記データワードカウンタの値に基づきバースト転送中
    のデータの最終データを検出する最終データ検出部と、 基本バス転送で検出されたエラー報告を上記増設バス調
    停制御部で決定された増設バスを要求した装置ごとに蓄
    積するエラー格納部と、 バースト転送中のデータのセットがブロックデータの最
    終セットであることを示す最終セット指示信号がオフ状
    態のときにデータ応答信号を生成し、最終セット指示信
    号がオン状態のときにエラー報告の到来後にこのエラー
    報告と上記エラー格納部の格納内容との和を増設バスエ
    ラー報告信号として増設バスを要求した装置に報告しか
    つデータ応答信号により上記エラー格納部の内容をクリ
    アするデータ受取応答制御部と を備えたことを特徴とするデータ処理装置。
JP1198224A 1989-07-31 1989-07-31 データ処理装置 Pending JPH0362249A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1198224A JPH0362249A (ja) 1989-07-31 1989-07-31 データ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1198224A JPH0362249A (ja) 1989-07-31 1989-07-31 データ処理装置

Publications (1)

Publication Number Publication Date
JPH0362249A true JPH0362249A (ja) 1991-03-18

Family

ID=16387571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1198224A Pending JPH0362249A (ja) 1989-07-31 1989-07-31 データ処理装置

Country Status (1)

Country Link
JP (1) JPH0362249A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002310214A (ja) * 2001-04-18 2002-10-23 Shimizu Corp 産業機械等の浮体式上下防振方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002310214A (ja) * 2001-04-18 2002-10-23 Shimizu Corp 産業機械等の浮体式上下防振方法

Similar Documents

Publication Publication Date Title
US6282598B1 (en) PCI bus system wherein target latency information are transmitted along with a retry request
US5892978A (en) Combined consective byte update buffer
US6256699B1 (en) Reliable interrupt reception over buffered bus
GB2365596A (en) Transfer acknowledgement in a bus system
US5222219A (en) Pipeline computer system having write order preservation
JP2962787B2 (ja) 通信制御方式
JP2591502B2 (ja) 情報処理システムおよびそのバス調停方式
US5627968A (en) Data transfer apparatus which allows data to be transferred between data devices without accessing a shared memory
JPH0362249A (ja) データ処理装置
US5931932A (en) Dynamic retry mechanism to prevent corrupted data based on posted transactions on the PCI bus
JP2713204B2 (ja) 情報処理システム
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JP2679440B2 (ja) 情報処理装置
JPH07319829A (ja) データ転送方法
JP2961542B2 (ja) データ処理システム
JP3098550B2 (ja) バス制御方式
JP2803616B2 (ja) 入出力バスインタフェース制御方式
JPS6019023B2 (ja) デ−タ処理装置
JPS6049465A (ja) マイクロコンピユ−タ間のデ−タ転送方法
JPH01191964A (ja) メモリバスデータ転送方法
JPS6159563A (ja) バス制御方式
JPH03293837A (ja) バス転送制御方式
JPH02211571A (ja) 情報処理装置
JPH0644183A (ja) データ転送装置
JPS60169934A (ja) 分散形表示方法