JPH03293837A - バス転送制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、メモリ装置とプロセッサと入出力装置とが共
通バスを介して相互接続されて成る情報処理システムに
おいて、プロセッサがアクセス装置となり、メモリ装置
が受信装置となってアクセス装置から受信装置へコマン
ドを送信し、受信装置からアクセス装置へアンサを返送
するときのバス転送制御方式に関するものである。

〔従来の技術〕

情報処理システムにおける共通バスのバス転送制御方式
としては、従来、次の２方式が知られている。

その一つはインタロック転送方式であって、これは、ア
クセス装置のコマンド送信から受信装置のアンサ返送ま
で、アクセス装置がバスを保留する転送方式である。

そしてその二つ目は、スプリット転送方式であり、これ
は、アクセス装置はコマンド送信後バスを解放し、受信
装置からのアンサ返送は別のバスサイクルで行う転送方
式である。

第３図は、かかるスプリット転送方式を示すタイミング
図の一例である。

ここで、バスはアドレス、ライトデータ、リードコマン
ド、リードアンサデータを転送する。また、受信ステー
タスはバス上のアクセスに対する受信装置の受信状態を
通知する。

バスに接続されたプロセッサ、メモリ装置、入出力装置
は、バスのアクセス権を獲得するとアクセスを開始する
。

以下、第３図を参照して説明する０例えば、ライトアク
セスの場合、プロセッサａがバスアクセス権獲得後、バ
スにライトデータｉとアドレスを送出すると、そのアク
セスを受は取った装置は、受信ステータスで正常受信を
通知する。ライトアクセスの場合は、この受信ステータ
スの受信で、プロセッサａはアクセスを終了する。

また、リードアクセスについては、例えばプロセッサＣ
がメモリ装置ｐに対して行う場合、プロセッサＣがバス
アクセス権獲得後、リードコマンドとアドレスを送出す
ると、メモリ装置ｐは受信ステータスで正常受信を通知
する。その後、メモリ装置Ｐは内部動作を行い、バスア
クセス権を要求する。

バスアクセス権を獲得すると、メモリ装置ｐはリードア
ンサデータをプロセッサＣに返送する。

リードアンサデータを受信したプロセッサＣは、正常受
信を受信ステータスでメモリ装置Ｐに通知する。リード
アクセスの場合は、このコマンド送信とリードアンサデ
ータ返送でプロセッサＣはアクセスを終了する。

スプリット転送方式は、インタロック転送方式に比べ、
アンサ返送をコマンド送信とは別のバス転送サイクルで
行う事、受信バッファを持つためコマンドの多重受付を
行う事など制御が複雑である反面、バスの保留時間に受
信装置の内部動作時間を含まないため、バススルーブツ
トの向上が図れる利点がある。

このため、例えばマルチプロセッサシステム等、高い転
送性能のバスを必要とするシステムでは、スプリント転
送方式を共通バスに適用することにより、インタロック
転送方式に比べ性能の向上が図れることになる。

〔発明が解決しようとする課題〕

しかし、スプリット転送方式では、例えばテスト＆セッ
ト（Ｔ＆Ｓ）命令のようにプロセッサがメモリ装置に対
して連続アクセスを行う場合、次のような欠点があった
。

スプリット転送方式を共通バスに適用したシステムの構
成例を第２図に示す。

第２図は、マルチプロセッサシステムの一構成例を示す
ブロック図であって、１１〜１ｎはプロセッサ、２１は
メモリ装置、３１〜３ｎは入出力装置、４１は共通バス
、２１１は受信バッファ、２１２は送信バッファである
。

第２図では、ブロモ・ンサ１１とプロセッサＩｎが、同
時にメモリ装Ｗ２１の同じアドレスにＴ＆Ｓ命令を行っ
た場合を示している。ここでＴ＆Ｓ（テスト＆セット）
命令について簡単に説明しておく。

例えば共通リソースとしてのメモリ装置などにおける共
通データ領域を複数のプロセッサが競合して使用したい
場合がある。成るプロセッサが、該領域を使用したい場
合、先ず該領域を読み出して（テストして）、そこに他
のプロセッサが既に使用中であることを示すフラグビッ
トが立っていなければ、そこに自分のフラグビットを立
てて（セットして）、以後、その領域を専用使用する。

他のプロセッサが既に使用中であることを示すフラグビ
ットが立っていれば、その領域の使用は断念する。

このように、テスト及びセットという２回の連続アクセ
スを要求される命令の一つとしてＴ＆Ｓ命令があるわけ
である。

さて第２図に戻り同図を参照する。プロセッサ１１がリ
ードコマンド■をＴ＆Ｓ命令の中のテスト命令として、
プロセッサ１ｎがリードコマンド■を同様にＴ＆Ｓ命令
の中のテスト命令としてメモリ装置２１に送出し、リー
ドアンサデータを待つ。リードコマンド■、■は同一ア
ドレスに対するアクセスである。

メモリ装置２１は、受信バッファ２１１に受信したリー
ドコマンド■、■により、メモリの内容を読みだし、送
信バッファ２１２に登録する。メモリ装置２１は、送信
バッファ２１２のリードアンサデータ■、■をプロセッ
サ１１．ｉｎに返送する。

プロセッサ１１．ｉｎは返送されたリードデータを更新
し、再度、同一アドレスにデータを書き込むため、プロ
セッサ１１はライトコマンドＯを、Ｔ＆Ｓ命令の中のセ
ット命令として、プロセッサ１ｎはライトコマンド■を
同様にＴ＆Ｓ命令の中のセント命令として、メモリ装置
２１に転送する。

第２図では、プロセッサ１１が先に共通バス４１のアク
セス権を獲得したため、メモリ装置２１の受信バッファ
２１１には、■、＠の順で登録される。

メモリ装置２１は、受信した順序でメモリライトを行う
ため、先に行われたライトコマンド＠のデータは、次の
ライトコマンド■に上書きされて消滅してしまうことに
なる。

このため、プロセッサ１１の更新データは消滅し、プロ
セッサエ１はそのことを知らないので、その後、処理矛
盾が発生する。

これは、インタロツタ転送では、連続アクセスであろう
と、アクセスが終了するまでバスを保留しているのに対
し、スプリント転送では、アクセスとアクセスの間にバ
スを解放するために発生する。

このように、スプリット転送方式は、Ｔ＆Ｓ命令のよう
に連続アクセスでデータ更新を行う場合、他装置から排
他的に行うことができず、同一アドレスに同時に、複数
の装置からデータ更新が発生すると、その更新データを
保証できない欠点があった。

本発明は、上記のような欠点を除（ため、スプリット転
送方式のバスにおいて、連続アクセスを他装置から排他
的に行うことにより、書き込みデータの消滅を防ぐこと
のできるバス転送制御方式を提供することを目的とする
。

（課題を解決するための手段） 上記目的達成のため、本発明では、メモリ装置とプロセ
ッサと入出力装置とが共通バスを介して相互接続され、
その何れかの装置がアクセス装置となり、他の装置が受
信装置となってアクセス装置から受信装置へコマンドを
送信し、受信装置からアクセス装置ヘアンサを返送する
際、コマンド送信とアンサ返送は、前記共通バス上の別
個のバスサイクルで行われるようにしたバス・スプリッ
ト転送方式を採る情報処理システムにおいて、前記プロ
セッサがアクセス装置となって、受信装置としての前記
メモリ装置に対して、連続アクセスを要求するコマンド
を送出したとき、該プロセッサは、連続アクセスに伴う
処理をすべて終了するまでは、前記共通バスに対するア
クセス権を保留し、 前記メモリ装置は、前記プロセッサから連続アクセスを
要求するコマンドを受信すると、それまでに自送信バッ
ファに登録されているアンサと、それまでに自受信バッ
ファに登録されているコマンドに対するアンサとを、前
記共通バスに対するアクセス権を獲得することなしに、
該共通バス上に送出してその転送を終了すると、前記プ
ロセッサからの連続アクセスを要求するコマンドに対す
るアンサを該プロセッサに返送し、 それに応じて該プロセッサは、前記メモリ装置に対して
、連続アクセスに伴うその後の処理を実行するようにし
た。

〔作用〕

以上のようにして、スプリット転送方式のバスでありな
から、バスへの連続アクセスが他装置から排他的に行え
るようになるため、書き込みデータの消滅を防止し、処
理矛盾の発生を未然に防止することができる。

〔実施例〕

次に図を参照して本発明の詳細な説明する。

第１図は本発明の一実施例を示すブロック図である。

同図において、１１〜１ｎはプロセッサ、２１はメモリ
装置、３１〜３ｎは入出力装置、４１０はバスハンドラ
、５１は共通バス、６１はパスロック信号、１１１〜ｌ
ｎｌ、３１１〜３ｎｌ、５１１はバスリクエスト信号、
２１１は受信バッファ、２１２は送信バッファである。

以下、図に添って説明する。プロセッサ１１〜１ｎ、メ
モリ装置２１、入出力装置３１〜３ｎは、共通バス５１
をアクセスする場合、パスハンドラ４１０にバスリクエ
スト信号１１〜１ｎ１゜３１１〜３ｎｌ、５１１を送出
する。パスハンドラ４１０は、受信したバスリクエスト
信号の中から一つの装置を選び、それにバスアクセス権
を与える。バスアクセス権を獲得した装置は共通バス５
１にアクセスを行う。

プロセッサ１１がＴ＆Ｓ命令を行う場合、プロセッサ１
１はアクセス装置となってバスアクセス権を獲得すると
、メモリ装置２１ヘリ−トコマント■を送信するととも
に、バスロック信号６１をアサート（活性化）してメモ
リ装置２１へ連続アクセスを要求する。

通常、アクセス装置はコマンド送信を終了すると、バス
リクエスト信号をネゲート（不活性化）するが、Ｔ＆Ｓ
命令を行うプロセッサ１１は、バスリクエスト信号をア
サート（活性化）したままメモリ装置２１からのアンサ
返送を待つ。

メモリ装置２１は、パスロック信号６１により、連続ア
クセス要求のコマンド受信を検出すると、バスアクセス
権を獲得せずに、送信バッファ２１２にそれまでにたま
っているアンサデータを共通バス５１に送出する。

また、受信バッファ２１１にそれまでにたまっているコ
マンドも順次処理を行い、そのアンサデータを送信バシ
ファ２１２に登録し、送出する。

受信バッファ２１１、送信バッファ２１２のはきだし処
理がこうして終わると、メモリ装置２１は、プロセッサ
１１からのリードコマンド■に対するアンサデータをプ
ロセッサ１１に返送する。

プロセッサ１１は、メモリ装置２１からアンサデータを
受信すると、メモリ装置２１の受信バッファ２１１、送
信バッファ２１２のはきだし処理が終了したと判断して
、この後は連続した次のアクセスをメモリ装２２１に対
して行う。

連続アクセスが終了すると、プロセッサ１１はバスリク
エスト信号をネゲート（不活性化）し、他装置はバスア
クセスを開始する。

以上の動作を行うことにより、スプリット転送方式のバ
スでも、Ｔ＆Ｓ命令のような連続アクセスを行う場合、
他装置から排他的にアクセスでき、書き込みデータの消
滅を防ぐことができるようになる。

〔発明の効果〕

以上、説明したように、本発明によれば、スプリット転
送方式のバスにおいて、バスへの連続アクセスを他装置
から排他的に行えるようにして、書き込みデータの消滅
を防ぐことができるため、Ｔ＆Ｓ命令等を実行するマル
チプロセッサシステムの共通バスに、スプリット転送方
式を適用でき、システム性能の向上を図れる利点がある
。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
マルチプロセッサシステムの一構成例を示すブロック図
、第３図は従来のスプリット転送方式を示すタイミング
図、である。 符号の説明

Claims (1)

1. 【特許請求の範囲】 １）メモリ装置とプロセッサと入出力装置とが共通バス
   を介して相互接続され、その何れかの装置がアクセス装
   置となり、他の装置が受信装置となってアクセス装置か
   ら受信装置へコマンドを送信し、受信装置からアクセス
   装置へアンサを返送する際、コマンド送信とアンサ返送
   は、前記共通バス上の別個のバスサイクルで行われるよ
   うにしたバス・スプリット転送方式を採る情報処理シス
   テムにおいて、 前記プロセッサがアクセス装置となって、受信装置とし
   ての前記メモリ装置に対して、連続アクセスを要求する
   コマンドを送出したとき、該プロセッサは、連続アクセ
   スに伴う処理をすべて終了するまでは、前記共通バスに
   対するアクセス権を保留し、 前記メモリ装置は、前記プロセッサから連続アクセスを
   要求するコマンドを受信すると、それまでに自送信バッ
   ファに登録されているアンサと、それまでに自受信バッ
   ファに登録されているコマンドに対するアンサとを、前
   記共通バスに対するアクセス権を獲得することなしに、
   該共通バス上に送出してその転送を終了すると、前記プ
   ロセッサからの連続アクセスを要求するコマンドに対す
   るアンサを該プロセッサに返送し、 それに応じて該プロセッサは、前記メモリ装置に対して
   、連続アクセスに伴うその後の処理を実行するようにし
   たことを特徴とするバス転送制御方式。