JP2699873B2 - バス制御回路 - Google Patents
バス制御回路Info
- Publication number
- JP2699873B2 JP2699873B2 JP6154387A JP15438794A JP2699873B2 JP 2699873 B2 JP2699873 B2 JP 2699873B2 JP 6154387 A JP6154387 A JP 6154387A JP 15438794 A JP15438794 A JP 15438794A JP 2699873 B2 JP2699873 B2 JP 2699873B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- command
- data
- request
- nodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bus Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明はバス制御回路に関し、特
にマルチプロセッサシステム等の高スループットが要求
されるシステムバスのバス制御方式に関する。
にマルチプロセッサシステム等の高スループットが要求
されるシステムバスのバス制御方式に関する。
【０００２】
【従来の技術】従来、マルチプロセッサシステムにおい
ては、図７に示すように、システムバスがアドレスバス
２０１とコマンドバス２０２とデータバス２０３とから
構成され、このシステムバス上に複数のノード２−０〜
２−ｎが接続されている。
ては、図７に示すように、システムバスがアドレスバス
２０１とコマンドバス２０２とデータバス２０３とから
構成され、このシステムバス上に複数のノード２−０〜
２−ｎが接続されている。
【０００３】これら複数のノード２−０〜２−ｎ各々に
は同一論理のバス使用権調停回路（アービタ）（図示せ
ず）が設けられており、複数のノード２−０〜２−ｎ各
々のバス使用権調停回路によって並列に分散アービトレ
ーションが行われている。
は同一論理のバス使用権調停回路（アービタ）（図示せ
ず）が設けられており、複数のノード２−０〜２−ｎ各
々のバス使用権調停回路によって並列に分散アービトレ
ーションが行われている。
【０００４】上記のシステムでは、図８に示すように、
各ノード２−０〜２−ｎにおけるトランザクションが固
定バスサイクル数（図においては４バスサイクル）で処
理されており、その場合にアドレスバス２０１及びコマ
ンドバス２０２は各ノード２−０〜２−ｎからのリクエ
スト線としても兼用されている。
各ノード２−０〜２−ｎにおけるトランザクションが固
定バスサイクル数（図においては４バスサイクル）で処
理されており、その場合にアドレスバス２０１及びコマ
ンドバス２０２は各ノード２−０〜２−ｎからのリクエ
スト線としても兼用されている。
【０００５】
【発明が解決しようとする課題】上述した従来の分散ア
ービトレーション方式のシステムバスでは、アドレスバ
スとコマンドバスとデータバスとが夫々独立して配設さ
れているが、リクエスト線をアドレスバス及びコマンド
バス等と共用しているため、１つのトランザクションが
終了しないと次のトランザクションのためのリクエスト
を受付けることができず、バスの使用効率を向上させる
ことができない。
ービトレーション方式のシステムバスでは、アドレスバ
スとコマンドバスとデータバスとが夫々独立して配設さ
れているが、リクエスト線をアドレスバス及びコマンド
バス等と共用しているため、１つのトランザクションが
終了しないと次のトランザクションのためのリクエスト
を受付けることができず、バスの使用効率を向上させる
ことができない。
【０００６】そこで、本発明の目的は上記の問題点を解
消し、システムバスを効率よく使用することができ、シ
ステムスループットを向上させることができるバス制御
回路を提供することにある。
消し、システムバスを効率よく使用することができ、シ
ステムスループットを向上させることができるバス制御
回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明によるバス制御回
路は、固定長のバスサイクルで用いられるデータバスと
前記固定長のバスサイクルよりも小さいバスサイクルで
用いられるアドレスバス及びコマンドバスとリクエスト
線とが各々独立して配設されたシステムバスと、前記シ
ステムバスに接続された複数のノード各々に設けられか
つバス使用権獲得要求を前記リクエスト線に前記固定長
のバスサイクルよりも小さいバスサイクルで送出する手
段と、前記複数のノード各々に設けられかつ前記リクエ
スト線を介して入力されるバス使用権獲得要求に対して
前記複数のノードと並列にアービトレーションを行う同
一論理のバス使用権調停手段と、前記複数のノード各々
に設けられかつ前記バス使用権調停手段によって自ノー
ドのバス使用権を獲得したときに前記データバス及び前
記コマンドバスと前記アドレスバス及び前記コマンドバ
スとのうち少なくとも一方を用いて前記固定長のバスサ
イクルでトランザクションをパイプライン式に処理する
手段とを備え、１つのトランザクションが終了する前に
次のトランザクションの実行を開始するようにしてい
る。
路は、固定長のバスサイクルで用いられるデータバスと
前記固定長のバスサイクルよりも小さいバスサイクルで
用いられるアドレスバス及びコマンドバスとリクエスト
線とが各々独立して配設されたシステムバスと、前記シ
ステムバスに接続された複数のノード各々に設けられか
つバス使用権獲得要求を前記リクエスト線に前記固定長
のバスサイクルよりも小さいバスサイクルで送出する手
段と、前記複数のノード各々に設けられかつ前記リクエ
スト線を介して入力されるバス使用権獲得要求に対して
前記複数のノードと並列にアービトレーションを行う同
一論理のバス使用権調停手段と、前記複数のノード各々
に設けられかつ前記バス使用権調停手段によって自ノー
ドのバス使用権を獲得したときに前記データバス及び前
記コマンドバスと前記アドレスバス及び前記コマンドバ
スとのうち少なくとも一方を用いて前記固定長のバスサ
イクルでトランザクションをパイプライン式に処理する
手段とを備え、１つのトランザクションが終了する前に
次のトランザクションの実行を開始するようにしてい
る。
【０００８】本発明による他のバス制御回路は、上記の
構成のほかに、前記システムバスを使用してスプリット
転送を行うときに前記アドレスバスと前記コマンドバス
の上位ビットとを用いて少なくともリクエストコードを
転送しかつ前記コマンドバスの下位ビットを用いて少な
くともリプライデータを前記データバスに送出する手段
を前記複数のノード各々に具備している。
構成のほかに、前記システムバスを使用してスプリット
転送を行うときに前記アドレスバスと前記コマンドバス
の上位ビットとを用いて少なくともリクエストコードを
転送しかつ前記コマンドバスの下位ビットを用いて少な
くともリプライデータを前記データバスに送出する手段
を前記複数のノード各々に具備している。
【０００９】本発明による別のバス制御回路は、固定長
のバスサイクルで用いられる複数のデータバスと前記固
定長のバスサイクルよりも小さいバスサイクルで用いら
れるアドレスバス及びコマンドバスとリクエスト線とが
各々独立して配設されたシステムバスと、前記システム
バスに接続された複数のノード各々に設けられかつバス
使用権獲得要求を前記リクエスト線に前記固定長のバス
サイクルよりも小さいバスサイクルで送出する手段と、
前記複数のノード各々に設けられかつ前記リクエスト線
を介して入力されるバス使用権獲得要求に対して前記複
数のノードと並列にアービトレーションを行う同一論理
のバス使用権調停手段と、前記複数のノード各々に設け
られかつ前記バス使用権調停手段によって自ノードのバ
ス使用権を獲得したときに前記複数のデータバスのうち
の一つ及び前記コマンドバスと前記アドレスバス及び前
記コマンドバスとのうち少なくとも一方を用いて前記固
定長のバスサイクルでトランザクションをパイプライン
式に処理する手段とを備え、１つのトランザクションが
終了する前に次のトランザクションの実行を開始するよ
うにしている。
のバスサイクルで用いられる複数のデータバスと前記固
定長のバスサイクルよりも小さいバスサイクルで用いら
れるアドレスバス及びコマンドバスとリクエスト線とが
各々独立して配設されたシステムバスと、前記システム
バスに接続された複数のノード各々に設けられかつバス
使用権獲得要求を前記リクエスト線に前記固定長のバス
サイクルよりも小さいバスサイクルで送出する手段と、
前記複数のノード各々に設けられかつ前記リクエスト線
を介して入力されるバス使用権獲得要求に対して前記複
数のノードと並列にアービトレーションを行う同一論理
のバス使用権調停手段と、前記複数のノード各々に設け
られかつ前記バス使用権調停手段によって自ノードのバ
ス使用権を獲得したときに前記複数のデータバスのうち
の一つ及び前記コマンドバスと前記アドレスバス及び前
記コマンドバスとのうち少なくとも一方を用いて前記固
定長のバスサイクルでトランザクションをパイプライン
式に処理する手段とを備え、１つのトランザクションが
終了する前に次のトランザクションの実行を開始するよ
うにしている。
【００１０】本発明によるさらに別のバス制御回路は、
上記の構成のほかに、前記複数のデータバスのいずれが
使用されているかを検出する手段を前記複数のノード各
々に具備している。
上記の構成のほかに、前記複数のデータバスのいずれが
使用されているかを検出する手段を前記複数のノード各
々に具備している。
【００１１】本発明によるさらにまた別のバス制御回路
は、上記の構成のほかに、前記システムバスを使用して
スプリット転送を行うときに前記アドレスバスと前記コ
マンドバスの上位ビットとを用いて少なくともリクエス
トコードを転送しかつ前記コマンドバスの下位ビットを
用いて少なくともリプライデータを前記複数のデータバ
スの一つに送出する手段を前記複数のノード各々に具備
している。
は、上記の構成のほかに、前記システムバスを使用して
スプリット転送を行うときに前記アドレスバスと前記コ
マンドバスの上位ビットとを用いて少なくともリクエス
トコードを転送しかつ前記コマンドバスの下位ビットを
用いて少なくともリプライデータを前記複数のデータバ
スの一つに送出する手段を前記複数のノード各々に具備
している。
【００１２】
【作用】システムバスにおいて、アドレスバスと、コマ
ンドバスと、データバスと、リクエスト線とを各々独立
に配設し、各ノードからアドレスバス及びコマンドバス
が使用可能となる２バスサイクル毎にバス使用権獲得要
求を出力し、各ノードのトランザクションをパイプライ
ン方式で処理する。
ンドバスと、データバスと、リクエスト線とを各々独立
に配設し、各ノードからアドレスバス及びコマンドバス
が使用可能となる２バスサイクル毎にバス使用権獲得要
求を出力し、各ノードのトランザクションをパイプライ
ン方式で処理する。
【００１３】これによって、バスファイトを回避しつつ
１つのトランザクションが終了する前に次のトランザク
ションの実行を開始することが可能となり、システムバ
スが効率よく使用可能となるので、システムスループッ
トが向上する。また、異なるノードからのブロック転送
が連続的に効率よく実行可能となる。
１つのトランザクションが終了する前に次のトランザク
ションの実行を開始することが可能となり、システムバ
スが効率よく使用可能となるので、システムスループッ
トが向上する。また、異なるノードからのブロック転送
が連続的に効率よく実行可能となる。
【００１４】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
して説明する。
【００１５】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、ノード１はデータ受信回路
１０と、データ転送キュー１１と、リクエスト受信回路
１２と、リクエストキュー１３と、リクエスト送出制御
回路１４と、アービタ１５と、レジスタ１６〜２７とか
ら構成されている。
ック図である。図において、ノード１はデータ受信回路
１０と、データ転送キュー１１と、リクエスト受信回路
１２と、リクエストキュー１３と、リクエスト送出制御
回路１４と、アービタ１５と、レジスタ１６〜２７とか
ら構成されている。
【００１６】また、本発明の一実施例によるシステムバ
スは、各々独立に配設されたアドレスバス１０１とコマ
ンドバス１０２とデータバス１０３，１０４とリクエス
ト線１０５とから構成されている。さらに、アドレスバ
ス１０１及びコマンドバス１０２は２バスサイクル毎に
使用可能に構成されている。
スは、各々独立に配設されたアドレスバス１０１とコマ
ンドバス１０２とデータバス１０３，１０４とリクエス
ト線１０５とから構成されている。さらに、アドレスバ
ス１０１及びコマンドバス１０２は２バスサイクル毎に
使用可能に構成されている。
【００１７】各ノードにおけるトランザクションはデー
タ受信回路１０とデータ転送キュー１１とリクエスト受
信回路１２とリクエストキュー１３とリクエスト送出制
御回路１４とアービタ１５とよってパイプライン方式で
処理される。
タ受信回路１０とデータ転送キュー１１とリクエスト受
信回路１２とリクエストキュー１３とリクエスト送出制
御回路１４とアービタ１５とよってパイプライン方式で
処理される。
【００１８】すなわちこのシステムバス上で４バスサイ
クル毎にデータ転送等が行われる場合、各ノードのリク
エスト送出制御回路１４からはアドレスバス１０１及び
コマンドバス１０２が使用可能となる２バスサイクル毎
にバス使用権獲得要求が送出される。
クル毎にデータ転送等が行われる場合、各ノードのリク
エスト送出制御回路１４からはアドレスバス１０１及び
コマンドバス１０２が使用可能となる２バスサイクル毎
にバス使用権獲得要求が送出される。
【００１９】データ受信回路１０はレジスタ１８を介し
てデータバス１０４に、レジスタ１９を介してデータバ
ス１０３に、レジスタ２０を介してコマンドバス１０２
のコマンドバス下位１０２ｂに夫々接続されている。
てデータバス１０４に、レジスタ１９を介してデータバ
ス１０３に、レジスタ２０を介してコマンドバス１０２
のコマンドバス下位１０２ｂに夫々接続されている。
【００２０】すなわち、データ受信回路１０はレジスタ
１８，１９を介してデータバス１０４，１０３からデー
タを受信するとともに、レジスタ２０を介してコマンド
バス１０２のコマンドバス下位１０２ｂからデータ識別
子を受信する。
１８，１９を介してデータバス１０４，１０３からデー
タを受信するとともに、レジスタ２０を介してコマンド
バス１０２のコマンドバス下位１０２ｂからデータ識別
子を受信する。
【００２１】データ転送キュー１１はレジスタ２１を介
してデータバス１０４に、レジスタ２２を介してデータ
バス１０３に、レジスタ２３を介してコマンドバス１０
２のコマンドバス下位１０２ｂに夫々接続されている。
してデータバス１０４に、レジスタ２２を介してデータ
バス１０３に、レジスタ２３を介してコマンドバス１０
２のコマンドバス下位１０２ｂに夫々接続されている。
【００２２】すなわち、データ転送キュー１１はレジス
タ２１，２２を介してデータバス１０４，１０３にデー
タを送出するとともに、レジスタ２３を介してコマンド
バス１０２のコマンドバス下位１０２ｂにデータ識別子
を送出する。
タ２１，２２を介してデータバス１０４，１０３にデー
タを送出するとともに、レジスタ２３を介してコマンド
バス１０２のコマンドバス下位１０２ｂにデータ識別子
を送出する。
【００２３】リクエスト受信回路１２はレジスタ２４を
介してコマンドバス１０２のコマンドバス上位１０２ａ
に、レジスタ２５を介してアドレスバス１０１に夫々接
続されている。
介してコマンドバス１０２のコマンドバス上位１０２ａ
に、レジスタ２５を介してアドレスバス１０１に夫々接
続されている。
【００２４】すなわち、リクエスト受信回路１２はレジ
スタ２４を介してコマンドバス１０２のコマンドバス上
位１０２ａからリクエストコマンドを受信するととも
に、レジスタ２５を介してアドレスバス１０１からリク
エストアドレスを受信する。
スタ２４を介してコマンドバス１０２のコマンドバス上
位１０２ａからリクエストコマンドを受信するととも
に、レジスタ２５を介してアドレスバス１０１からリク
エストアドレスを受信する。
【００２５】リクエストキュー１３はレジスタ２６を介
してコマンドバス１０２のコマンドバス上位１０２ａ
に、レジスタ２７を介してアドレスバス１０１に夫々接
続されている。
してコマンドバス１０２のコマンドバス上位１０２ａ
に、レジスタ２７を介してアドレスバス１０１に夫々接
続されている。
【００２６】すなわち、リクエストキュー１３はレジス
タ２６を介してコマンドバス１０２のコマンドバス上位
１０２ａにリクエストコマンドを送出するとともに、レ
ジスタ２７を介してアドレスバス１０１にリクエストア
ドレスを送出する。
タ２６を介してコマンドバス１０２のコマンドバス上位
１０２ａにリクエストコマンドを送出するとともに、レ
ジスタ２７を介してアドレスバス１０１にリクエストア
ドレスを送出する。
【００２７】リクエスト送出制御回路１４はデータ転送
キュー１１に転送すべきデータ及びデータ識別子が格納
されると、レジスタ１６を介してリクエスト線１０５に
データバス１０３，１０４のどちらかを獲得すべくバス
使用権獲得要求を出力する。
キュー１１に転送すべきデータ及びデータ識別子が格納
されると、レジスタ１６を介してリクエスト線１０５に
データバス１０３，１０４のどちらかを獲得すべくバス
使用権獲得要求を出力する。
【００２８】また、リクエスト送出制御回路１４はリク
エストキュー１３にリクエストコマンド及びリクエスト
アドレスが格納されると、レジスタ１６を介してリクエ
スト線１０５にアドレスバス１０１及びコマンドバス１
０２を獲得すべくバス使用権獲得要求を出力する。
エストキュー１３にリクエストコマンド及びリクエスト
アドレスが格納されると、レジスタ１６を介してリクエ
スト線１０５にアドレスバス１０１及びコマンドバス１
０２を獲得すべくバス使用権獲得要求を出力する。
【００２９】アービタ１５は図示せぬ他のノードのアー
ビタと同一論理のバス使用権調停回路であり、レジスタ
１７及びリクエスト線１０５を介して入力される自ノー
ド及び他のノードのバス使用権獲得要求に対して他のノ
ードのアービタとともに並列に分散アービトレーション
を行う。
ビタと同一論理のバス使用権調停回路であり、レジスタ
１７及びリクエスト線１０５を介して入力される自ノー
ド及び他のノードのバス使用権獲得要求に対して他のノ
ードのアービタとともに並列に分散アービトレーション
を行う。
【００３０】図２は本発明の一実施例のシステム構成を
示す図である。図において、システムバスはアドレスバ
ス１０１とコマンドバス１０２とデータバス１０３，１
０４とリクエスト線１０５とからなり、それら信号線は
夫々独立に配設されている。
示す図である。図において、システムバスはアドレスバ
ス１０１とコマンドバス１０２とデータバス１０３，１
０４とリクエスト線１０５とからなり、それら信号線は
夫々独立に配設されている。
【００３１】上記のシステムバスには、図１に示す構成
からなる複数のノード１−０〜１−ｍが夫々接続されて
いる。
からなる複数のノード１−０〜１−ｍが夫々接続されて
いる。
【００３２】図３は本発明の一実施例の動作を示すタイ
ムチャートである。図においては、あらゆるトランザク
ションが固定バスサイクル数（図においては４バスサイ
クル）でパイプライン式に処理される状態を示してい
る。
ムチャートである。図においては、あらゆるトランザク
ションが固定バスサイクル数（図においては４バスサイ
クル）でパイプライン式に処理される状態を示してい
る。
【００３３】すなわち、リクエスト線１０５にはノード
「ｍ」のバス使用権獲得要求が送出されてから２バスサ
イクル毎に、ノード「ｍ＋１」，「ｍ＋２」，「ｍ＋
３」のバス使用権獲得要求が送出されることとなる。
「ｍ」のバス使用権獲得要求が送出されてから２バスサ
イクル毎に、ノード「ｍ＋１」，「ｍ＋２」，「ｍ＋
３」のバス使用権獲得要求が送出されることとなる。
【００３４】ノード「ｍ」ではバス使用権獲得要求を送
出してから次のバスサイクルでアービタにより他のノー
ドとともに分散アービトレーションを行い、アドレスバ
ス１０１及びコマンドバス１０２のバス使用権を獲得す
ると、リクエストアドレス及びリクエストコマンド、あ
るいはデータ識別子等をアドレスバス１０１及びコマン
ドバス１０２に送出する。
出してから次のバスサイクルでアービタにより他のノー
ドとともに分散アービトレーションを行い、アドレスバ
ス１０１及びコマンドバス１０２のバス使用権を獲得す
ると、リクエストアドレス及びリクエストコマンド、あ
るいはデータ識別子等をアドレスバス１０１及びコマン
ドバス１０２に送出する。
【００３５】このとき、ノード「ｍ＋１」では上記の如
く、リクエスト線１０５にバス使用権獲得要求を送出す
る。
く、リクエスト線１０５にバス使用権獲得要求を送出す
る。
【００３６】ノード「ｍ」ではリクエストアドレス及び
リクエストコマンド、あるいはデータ識別子等をアドレ
スバス１０１及びコマンドバス１０２に送出すると、２
バスサイクル後にデータバス１０３を占有して４バスサ
イクルでデータ転送を行う。
リクエストコマンド、あるいはデータ識別子等をアドレ
スバス１０１及びコマンドバス１０２に送出すると、２
バスサイクル後にデータバス１０３を占有して４バスサ
イクルでデータ転送を行う。
【００３７】ノード「ｍ」がデータバス１０３を占有し
てデータ転送を開始してから２バスサイクル後には、ノ
ード「ｍ＋１」がノード「ｍ」と同様に、データバス１
０４を占有して４バスサイクルでデータ転送を行う。
てデータ転送を開始してから２バスサイクル後には、ノ
ード「ｍ＋１」がノード「ｍ」と同様に、データバス１
０４を占有して４バスサイクルでデータ転送を行う。
【００３８】他のノード「ｍ＋２」，「ｍ＋３」，……
のトランザクション処理も上記と同様にして行われる。
のトランザクション処理も上記と同様にして行われる。
【００３９】図４は本発明の一実施例によるメモリリー
ドリクエスト送出時の各ステージの動作を示す図であ
る。図においては、各ノード１−０〜１−ｍがトランザ
クション処理を４ステージに分割して処理する場合を示
している。
ドリクエスト送出時の各ステージの動作を示す図であ
る。図においては、各ノード１−０〜１−ｍがトランザ
クション処理を４ステージに分割して処理する場合を示
している。
【００４０】第１のステージでは、リクエスト送出制御
回路１４がレジスタ１６を介してリクエスト線１０５に
アドレスバス１０１の使用権獲得要求を発行して各ノー
ド１−０〜１−ｍのアービタに通知する。このとき、自
ノードのアービタ１５にもその使用権獲得要求がレジス
タ１７を介して入力される（図４ステージＳ１）。
回路１４がレジスタ１６を介してリクエスト線１０５に
アドレスバス１０１の使用権獲得要求を発行して各ノー
ド１−０〜１−ｍのアービタに通知する。このとき、自
ノードのアービタ１５にもその使用権獲得要求がレジス
タ１７を介して入力される（図４ステージＳ１）。
【００４１】第２のステージでは、各ノード１−０〜１
−ｍのアービタにおいて第１のステージで発行されたア
ドレスバス１０１の使用権獲得要求を解析し、次のステ
ージで共用資源であるアドレスバス１０１及びコマンド
バス上位１０２ａを使用することができるノードを決定
する（図４ステージＳ２）。
−ｍのアービタにおいて第１のステージで発行されたア
ドレスバス１０１の使用権獲得要求を解析し、次のステ
ージで共用資源であるアドレスバス１０１及びコマンド
バス上位１０２ａを使用することができるノードを決定
する（図４ステージＳ２）。
【００４２】第３のステージでは、第２のステージでア
ドレスバス１０１及びコマンドバス上位１０２ａの使用
権を得たノードにおいて、リクエストキュー１３からレ
ジスタ２６を介してコマンドバス上位１０２ａにリクエ
ストコマンドを送出し、リクエストキュー１３からレジ
スタ２７を介してアドレスバス１０１にリクエストアド
レスを送出する（図４ステージＳ３）。
ドレスバス１０１及びコマンドバス上位１０２ａの使用
権を得たノードにおいて、リクエストキュー１３からレ
ジスタ２６を介してコマンドバス上位１０２ａにリクエ
ストコマンドを送出し、リクエストキュー１３からレジ
スタ２７を介してアドレスバス１０１にリクエストアド
レスを送出する（図４ステージＳ３）。
【００４３】第４のステージでは、各ノード１−０〜１
−ｍにおいて、リクエスト受信回路１２がレジスタ２４
を介してコマンドバス上位１０２ａから受信したリクエ
ストコマンド及びレジスタ２５を介してアドレスバス１
０１から受信したリクエストアドレスが解析される。
−ｍにおいて、リクエスト受信回路１２がレジスタ２４
を介してコマンドバス上位１０２ａから受信したリクエ
ストコマンド及びレジスタ２５を介してアドレスバス１
０１から受信したリクエストアドレスが解析される。
【００４４】このとき、リクエストコマンド及びリクエ
ストアドレスが自ノードに対するリクエストであると判
断したノードは、内部処理（メモリリード処理）を開始
する（図４ステージＳ４）。
ストアドレスが自ノードに対するリクエストであると判
断したノードは、内部処理（メモリリード処理）を開始
する（図４ステージＳ４）。
【００４５】このノードは内部処理でメモリ（図示せ
ず）から読出したデータを第４のステージに続く４つの
ステージの間、データバス１０３，１０４のうちの一方
を占有してリクエスト要求元のノードに転送する。
ず）から読出したデータを第４のステージに続く４つの
ステージの間、データバス１０３，１０４のうちの一方
を占有してリクエスト要求元のノードに転送する。
【００４６】図５は本発明の一実施例によるデータリプ
ライ送出時の各ステージの動作を示す図であり、図６は
本発明の一実施例によるデータリプライ送出時の動作を
示すタイムチャートである。これらの図においても、各
ノード１−０〜１−ｍがトランザクション処理を４ステ
ージに分割して処理する場合を示している。
ライ送出時の各ステージの動作を示す図であり、図６は
本発明の一実施例によるデータリプライ送出時の動作を
示すタイムチャートである。これらの図においても、各
ノード１−０〜１−ｍがトランザクション処理を４ステ
ージに分割して処理する場合を示している。
【００４７】第１のステージでは、リクエスト送出制御
回路１４がレジスタ１６を介してリクエスト線１０５に
データバス１０３，１０４の使用権獲得要求を発行して
各ノード１−０〜１−ｍのアービタに通知する。このと
き、自ノードのアービタ１５にもその使用権獲得要求が
レジスタ１７を介して入力される（図５ステージＳ１
１）。
回路１４がレジスタ１６を介してリクエスト線１０５に
データバス１０３，１０４の使用権獲得要求を発行して
各ノード１−０〜１−ｍのアービタに通知する。このと
き、自ノードのアービタ１５にもその使用権獲得要求が
レジスタ１７を介して入力される（図５ステージＳ１
１）。
【００４８】第２のステージでは、各ノード１−０〜１
−ｍのアービタにおいて第１のステージで発行されたデ
ータバス１０３，１０４の使用権獲得要求を解析し、次
のステージで共用資源であるコマンドバス下位１０２ｂ
を使用することができるノードを決定する（図５ステー
ジＳ１２）。
−ｍのアービタにおいて第１のステージで発行されたデ
ータバス１０３，１０４の使用権獲得要求を解析し、次
のステージで共用資源であるコマンドバス下位１０２ｂ
を使用することができるノードを決定する（図５ステー
ジＳ１２）。
【００４９】第３のステージでは、第２のステージでコ
マンドバス下位１０２ｂの使用権を得たノードにおい
て、データ転送キュー１１からレジスタ２３を介してコ
マンドバス下位１０２ｂにデータ識別子を送出する（図
５ステージＳ１３）。
マンドバス下位１０２ｂの使用権を得たノードにおい
て、データ転送キュー１１からレジスタ２３を介してコ
マンドバス下位１０２ｂにデータ識別子を送出する（図
５ステージＳ１３）。
【００５０】第４のステージでは、各ノード１−０〜１
−ｍにおいて、データ受信回路１０がレジスタ２０を介
してコマンドバス上位１０２ａから受信したデータ識別
子が解析される。
−ｍにおいて、データ受信回路１０がレジスタ２０を介
してコマンドバス上位１０２ａから受信したデータ識別
子が解析される。
【００５１】このとき、データ識別子が自ノードに対す
るものであり、そのデータ転送が自ノードに対するデー
タ転送であると判断したノードは、データ受信の準備を
開始する（図５ステージＳ１４）。
るものであり、そのデータ転送が自ノードに対するデー
タ転送であると判断したノードは、データ受信の準備を
開始する（図５ステージＳ１４）。
【００５２】このノードは転送元のデータが第４のステ
ージに続く４つのステージの間データバス１０３，１０
４のうちの一方が占有されて送られてくると、そのデー
タをデータ受信回路１０によって受信する。
ージに続く４つのステージの間データバス１０３，１０
４のうちの一方が占有されて送られてくると、そのデー
タをデータ受信回路１０によって受信する。
【００５３】ここで、第３のステージにおいてコマンド
バス下位１０２ｂの使用権を獲得したノードは第４のス
テージに続く４バスサイクルの間、共用資源であるデー
タバス１０３，１０４のうちの一方の使用権を獲得する
ようになっている。
バス下位１０２ｂの使用権を獲得したノードは第４のス
テージに続く４バスサイクルの間、共用資源であるデー
タバス１０３，１０４のうちの一方の使用権を獲得する
ようになっている。
【００５４】尚、図６に示すように、このノードが第３
のステージを実行中に、他のノードでは新たに第１のス
テージが開始されることとなる。また、データバス１０
３，１０４が二重化されているので、他のノードは現在
使用中ではないほうのデータバス、例えばデータバス１
０３が使用中であればデータバス１０４を用いてデータ
転送を行うこととなる。
のステージを実行中に、他のノードでは新たに第１のス
テージが開始されることとなる。また、データバス１０
３，１０４が二重化されているので、他のノードは現在
使用中ではないほうのデータバス、例えばデータバス１
０３が使用中であればデータバス１０４を用いてデータ
転送を行うこととなる。
【００５５】データバス１０３，１０４の切換えは、デ
ータバス１０３，１０４を使用するトランザクションが
アービタ１５によってバスの使用権を獲得する度に図示
せぬフリップフロップをセット／リセットし、データ転
送時にそのフリップフロップの内容を確認することで行
われる。
ータバス１０３，１０４を使用するトランザクションが
アービタ１５によってバスの使用権を獲得する度に図示
せぬフリップフロップをセット／リセットし、データ転
送時にそのフリップフロップの内容を確認することで行
われる。
【００５６】さらに、アドレスバス１０１及びコマンド
バス１０２は２バスサイクル毎にしか使用されないた
め、バス使用権獲得ノードが毎回異なってもバスファイ
トを回避することができる。
バス１０２は２バスサイクル毎にしか使用されないた
め、バス使用権獲得ノードが毎回異なってもバスファイ
トを回避することができる。
【００５７】このように、リクエスト線１０５に各ノー
ド１−０〜１−ｍから２バスサイクルでバス使用権獲得
要求を送出し、リクエスト線１０５を介して入力される
バス使用権獲得要求に対して各ノード１−０〜１−ｍと
並列にアービトレーションを行う同一論理のアービタ１
５によって自ノードのバス使用権を獲得したときにデー
タバス１０３，１０４及びコマンドバス１０２とアドレ
スバス１０１及びコマンドバス１０２とのうち少なくと
も一方を用いて４のバスサイクルでトランザクションを
パイプライン式に処理することによって、バスファイト
を回避しつつ１つのトランザクションが終了する前に次
のトランザクションの実行を開始することができる。
ド１−０〜１−ｍから２バスサイクルでバス使用権獲得
要求を送出し、リクエスト線１０５を介して入力される
バス使用権獲得要求に対して各ノード１−０〜１−ｍと
並列にアービトレーションを行う同一論理のアービタ１
５によって自ノードのバス使用権を獲得したときにデー
タバス１０３，１０４及びコマンドバス１０２とアドレ
スバス１０１及びコマンドバス１０２とのうち少なくと
も一方を用いて４のバスサイクルでトランザクションを
パイプライン式に処理することによって、バスファイト
を回避しつつ１つのトランザクションが終了する前に次
のトランザクションの実行を開始することができる。
【００５８】よって、システムバスを効率よく使用する
ことができ、システムスループットを向上させることが
できる。また、異なるノードからのブロック転送を連続
的に効率よく実行することができる。
ことができ、システムスループットを向上させることが
できる。また、異なるノードからのブロック転送を連続
的に効率よく実行することができる。
【００５９】
【発明の効果】以上説明したように本発明によれば、シ
ステムバス内において独立して配設されたリクエスト線
にバス使用権獲得要求を所定バスサイクルで送出し、こ
のリクエスト線を介して入力されるバス使用権獲得要求
に対して複数のノードと並列にアービトレーションを行
う同一論理のバス使用権調停手段によって自ノードのバ
ス使用権を獲得したときにシステムバス内において各々
独立して配設されたデータバス及びコマンドバスとアド
レスバス及びコマンドバスとのうち少なくとも一方を用
いて固定長のバスサイクルでトランザクションをパイプ
ライン式に処理することによって、システムバスを効率
よく使用することができ、システムスループットを向上
させることができるという効果がある。
ステムバス内において独立して配設されたリクエスト線
にバス使用権獲得要求を所定バスサイクルで送出し、こ
のリクエスト線を介して入力されるバス使用権獲得要求
に対して複数のノードと並列にアービトレーションを行
う同一論理のバス使用権調停手段によって自ノードのバ
ス使用権を獲得したときにシステムバス内において各々
独立して配設されたデータバス及びコマンドバスとアド
レスバス及びコマンドバスとのうち少なくとも一方を用
いて固定長のバスサイクルでトランザクションをパイプ
ライン式に処理することによって、システムバスを効率
よく使用することができ、システムスループットを向上
させることができるという効果がある。
【図１】本発明の一実施例の構成を示すブロック図であ
る。
る。
【図２】本発明の一実施例のシステム構成を示す図であ
る。
る。
【図３】本発明の一実施例の動作を示すタイムチャート
である。
である。
【図４】本発明の一実施例によるメモリリードリクエス
ト送出時の各ステージの動作を示す図である。
ト送出時の各ステージの動作を示す図である。
【図５】本発明の一実施例によるデータリプライ送出時
の各ステージの動作を示す図である。
の各ステージの動作を示す図である。
【図６】本発明の一実施例によるデータリプライ送出時
の動作を示すタイムチャートである。
の動作を示すタイムチャートである。
【図７】従来例のシステム構成を示す図である。
【図８】従来例の動作を示すタイムチャートである。
１，１−０〜１−ｍ ノード １０ データ受信回路 １１ データ転送キュー １２ リクエスト受信回路 １３ リクエストキュー １４ リクエスト送出制御回路 １５ アービタ １６〜２７ レジスタ １０１ アドレスバス １０２ コマンドバス １０２ａ コマンドバス上位 １０２ｂ コマンドバス下位 １０３，１０４ データバス １０５ リクエスト線
Claims (7)
- 【請求項１】 固定長のバスサイクルで用いられるデー
タバスと前記固定長のバスサイクルよりも小さいバスサ
イクルで用いられるアドレスバス及びコマンドバスとリ
クエスト線とが各々独立して配設されたシステムバス
と、前記システムバスに接続された複数のノード各々に
設けられかつバス使用権獲得要求を前記リクエスト線に
前記固定長のバスサイクルよりも小さいバスサイクルで
送出する手段と、前記複数のノード各々に設けられかつ
前記リクエスト線を介して入力されるバス使用権獲得要
求に対して前記複数のノードと並列にアービトレーショ
ンを行う同一論理のバス使用権調停手段と、前記複数の
ノード各々に設けられかつ前記バス使用権調停手段によ
って自ノードのバス使用権を獲得したときに前記データ
バス及び前記コマンドバスと前記アドレスバス及び前記
コマンドバスとのうち少なくとも一方を用いて前記固定
長のバスサイクルでトランザクションをパイプライン式
に処理する手段とを有し、１つのトランザクションが終
了する前に次のトランザクションの実行を開始するよう
にしたことを特徴とするバス制御回路。 - 【請求項２】 前記システムバスを使用してスプリット
転送を行うときに前記アドレスバスと前記コマンドバス
の上位ビットとを用いて少なくともリクエストコードを
転送しかつ前記コマンドバスの下位ビットを用いて少な
くともリプライデータを前記データバスに送出する手段
を前記複数のノード各々に含むことを特徴とする請求項
１記載のバス制御回路。 - 【請求項３】 前記システムバスにおいて、前記スプリ
ット転送を行うときに前記アドレスバスと前記コマンド
バスの上位ビットとを用いた少なくともリクエストコー
ドの転送と前記コマンドバスの下位ビットを用いた少な
くともリプライデータの前記データバスによる転送とを
並列に行うよう構成されたことを特徴とする請求項１ま
たは請求項２記載のバス制御回路。 - 【請求項４】 固定長のバスサイクルで用いられる複数
のデータバスと前記固定長のバスサイクルよりも小さい
バスサイクルで用いられるアドレスバス及びコマンドバ
スとリクエスト線とが各々独立して配設されたシステム
バスと、前記システムバスに接続された複数のノード各
々に設けられかつバス使用権獲得要求を前記リクエスト
線に前記固定長のバスサイクルよりも小さいバスサイク
ルで送出する手段と、前記複数のノード各々に設けられ
かつ前記リクエスト線を介して入力されるバス使用権獲
得要求に対して前記複数のノードと並列にアービトレー
ションを行う同一論理のバス使用権調停手段と、前記複
数のノード各々に設けられかつ前記バス使用権調停手段
によって自ノードのバス使用権を獲得したときに前記複
数のデータバスのうちの一つ及び前記コマンドバスと前
記アドレスバス及び前記コマンドバスとのうち少なくと
も一方を用いて前記固定長のバスサイクルでトランザク
ションをパイプライン式に処理する手段とを有し、１つ
のトランザクションが終了する前に次のトランザクショ
ンの実行を開始するようにしたことを特徴とするバス制
御回路。 - 【請求項５】 前記複数のデータバスのいずれが使用さ
れているかを検出する手段を前記複数のノード各々に含
むことを特徴とする請求項４記載のバス制御回路。 - 【請求項６】 前記システムバスを使用してスプリット
転送を行うときに前記アドレスバスと前記コマンドバス
の上位ビットとを用いて少なくともリクエストコードを
転送しかつ前記コマンドバスの下位ビットを用いて少な
くともリプライデータを前記複数のデータバスの一つに
送出する手段を前記複数のノード各々に含むことを特徴
とする請求項４または請求項５記載のバス制御回路。 - 【請求項７】 前記システムバスにおいて、前記スプリ
ット転送を行うときに前記アドレスバスと前記コマンド
バスの上位ビットとを用いた少なくともリクエストコー
ドの転送と前記コマンドバスの下位ビットを用いた少な
くともリプライデータの前記複数のデータバスの一つに
よる転送とを並列に行うよう構成されたことを特徴とす
る請求項４から請求項６のいずれか記載のバス制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154387A JP2699873B2 (ja) | 1994-07-06 | 1994-07-06 | バス制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6154387A JP2699873B2 (ja) | 1994-07-06 | 1994-07-06 | バス制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0822433A JPH0822433A (ja) | 1996-01-23 |
| JP2699873B2 true JP2699873B2 (ja) | 1998-01-19 |
Family
ID=15583028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6154387A Expired - Fee Related JP2699873B2 (ja) | 1994-07-06 | 1994-07-06 | バス制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2699873B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2002101562A1 (fr) * | 2001-06-12 | 2002-12-19 | Tops Systems Corporation | Systeme multiprocesseur et processeur de signaux |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5858631A (ja) * | 1981-10-01 | 1983-04-07 | Nec Corp | 多重バス方式 |
| JPS59212935A (ja) * | 1983-05-19 | 1984-12-01 | Toshiba Corp | バス制御方式 |
-
1994
- 1994-07-06 JP JP6154387A patent/JP2699873B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0822433A (ja) | 1996-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0587855B2 (ja) | ||
| JP2001142842A (ja) | Ｄｍａハンドシェークプロトコル | |
| EP1307818B1 (en) | Implementing locks in a distributed processing system | |
| US5471638A (en) | Bus interface state machines with independent access to memory, processor and registers for concurrent processing of different types of requests | |
| JPH0728758A (ja) | ダイナミックタイムループ調停及び装置 | |
| JP2003271574A (ja) | 共有メモリ型マルチプロセッサシステムにおけるデータ通信方法 | |
| EP0969384A2 (en) | Method and apparatus for processing information, and providing medium | |
| JP2699873B2 (ja) | バス制御回路 | |
| US6502150B1 (en) | Method and apparatus for resource sharing in a multi-processor system | |
| US20040059563A1 (en) | Emulatd atomic instruction sequences in a multiprocessor system | |
| WO1996003697A1 (en) | Method for semaphore communication between incompatible bus locking architectures | |
| WO2001025941A1 (en) | Multiprocessor computer systems with command fifo buffer at each target device | |
| US5513367A (en) | Multiprocessor system having respective bus interfaces that transfer data at the same time | |
| JPH05282242A (ja) | バス制御方式 | |
| JPH02245860A (ja) | アクセス制御装置、バスの遊休時間を最小化する方法、ｄｍａ制御装置、及びｄｍａデータ転送方法 | |
| JP2718702B2 (ja) | メモリアクセス制御方法 | |
| KR950004249B1 (ko) | 병렬처리 시스템에서의 호스트 컴퓨터와 노드 컴퓨터간의 데이타 전송방법 (Method for Transferring Data between the Host Computer and the Node Computer In a Parallel Processing System) | |
| JPH09218859A (ja) | マルチプロセッサ制御システム | |
| US7155580B2 (en) | Information processing apparatus and method of controlling memory thereof | |
| JPH05204841A (ja) | 情報処理装置用バス | |
| JPH11203253A (ja) | 共有資源排他アクセス制御方式 | |
| JPS6126104B2 (ja) | ||
| JP2000207274A (ja) | 共有メモリの読出制御装置および読出制御方法 | |
| JPS5975354A (ja) | プロセッサ装置 | |
| JP3211694B2 (ja) | マルチプロセッサ接続方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |