JPH06161951A - バス制御方式 - Google Patents

Abstract

(57)【要約】 【構成】 複数のモジュール３０、５０は、システムバ
ス１０を介して接続されている。モジュール５０のバス
制御部５２は、マスタ機能部５１からの指示によって内
部バス５３のアクセスを行うと共に、マスタ機能部５１
からのアクセス内容を保持するためのバスアクセス一時
レジスタ５５を備えている。マスタ機能部５１が相手の
モジュール３０に対してアクセス要求を行うと、そのア
クセス内容はバスアクセス一時レジスタ５５に保持され
る。そして、アクセス要求に対して相手モジュール３０
からビジー応答があった場合、バス制御部５２は、バス
アクセス一時レジスタ５５に保持されている内容で再ア
クセスを行う。 【効果】 相手モジュールからビジー応答があった場
合、速やかに再アクセスを行える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はコンピュータシステムに
おけるバス制御方式に関する。

【０００２】

【従来の技術】複数のモジュールが共有システムバスに
接続されているコンピュータシステムにおいては、それ
ぞれのモジュールが互いに他のモジュールの内部の資源
にアクセスを行い、各種の処理を実行している。そし
て、このようなアクセスの順序としては、先ず、自モジ
ュールの内部バスを獲得し、次にシステムバスを獲得
し、最後に相手モジュールの内部バスを獲得して、自モ
ジュールから相手モジュールまでの経路を占有してアク
セスするといったようになっている。

【０００３】しかし、システムバスを獲得し、相手モジ
ュールの内部バスを要求した時、相手モジュールが自身
の内部バスを獲得し、システムバスを要求していた場合
では、互いに目的のバスが空くまで待っていることにな
り、デッドロック状態になってしまう。従って、このよ
うなデッドロック状態になるのを回避するため、相手モ
ジュールはシステムバス要求待ちの時にシステムバスか
らアクセスされた場合はビジー応答し、このビジー応答
を受信したモジュールは、システムバスの使用権を放棄
し、更にＣＰＵに割り込んでソフトウェアにより割込み
要因を調べ、ビジー応答と判った後、再アクセスを行っ
ていた。

【０００４】図２に、従来のバス制御方式を説明するた
めのシステム構成を示す。図のシステムは、システムバ
ス１０に、二つのモジュール２０、３０が接続されてい
る構成を示している。モジュール２０は、マスタ機能部
２１、バス制御部２２、内部バス２３、バスインタフェ
ース２４を備えている。マスタ機能部２１は、ＣＰＵ等
からなり、他のモジュール３０等にアクセスを行う。バ
ス制御部２２は、マスタ機能部２１からの指示によって
内部バス２３へのアクセスを行う機能を有し、マスタ機
能部２１は、このバス制御部２２を介して内部バス２３
やシステムバス１０へのアクセスを行うようになってい
る。また、バスインタフェース２４は、モジュール２０
の内部バス２３とシステムバス１０とのインタフェース
である。

【０００５】モジュール３０は、マスタ機能部３１、ス
レーブ機能部３２、内部バス３３、バスインタフェース
３４を備えている。マスタ機能部３１は、例えばＤＭＡ
（ダイレクト・メモリ・アクセス）コントローラ等であ
り、スレーブ機能部３２は、Ｉ／Ｏコントローラ等であ
る。また、バスインタフェース３４は、モジュール２０
の場合と同様に、モジュール３０の内部バス３３とシス
テムバス１０とのインタフェースである。更に、メモリ
４０はランダム・アクセス・メモリ等からなるメモリで
ある。

【０００６】次に、このようなシステムにおけるバス制
御方式を説明する。図３は、上記システムにおける各部
のシーケンスチャートである。先ず、マスタ機能部２１
が、モジュール３０のスレーブ機能部３２をアクセスす
るため、アクセス要求を行う。これによってバス制御部
２２は、アクセス要求を送出して内部バス２３の使用権
を獲得する。そして、そのアクセス要求は、バスインタ
フェース２４を介してシステムバス１０に送出され、シ
ステムバス１０を占有し、モジュール３０へのアクセス
要求を行う。尚、図中、実線部はアクセス中を表し、実
線Ａはモジュール２０によるアクセス、実線Ｂはモジュ
ール３０によるアクセスを示している。

【０００７】しかしながら、ここでマスタ機能部３１が
内部バス３３の使用権を持ち、かつメモリ４０とのＤＭ
Ａ転送等のため、システムバス１０への使用権を要求し
ている場合、マスタ機能部３１は、図３に示すビジー信
号３５を真とする。バスインタフェース３４は、このビ
ジー信号が真となることによってシステムバス１０への
ビジー信号１１を真とする。このビジー信号１１を受信
したバスインタフェース２４は、システムバス１０の使
用権を放棄してビジー信号２５を真とし、このビジー信
号２５は、バス制御部２２を介してマスタ機能部２１に
割込みとして入力される。割込みを受けたマスタ機能部
２１は、その割込み要因が何であるかを調べ、これがビ
ジー応答であると判定された後、再アクセス要求を行
う。

【０００８】一方、モジュール３０のマスタ機能部３１
は、モジュール２０側のシステムバス１０の使用権の放
棄により、システムバス１０の使用権を獲得し、バスア
クセスを実行し、ダイレクト・メモリ・アクセス等の処
理を行う。そして、モジュール２０側では、マスタ機能
部２１から再アクセス要求が出されると、上記のバスア
クセスと同様の処理が行われ、今度のアクセスでは、モ
ジュール３０の内部バス３３が空きであった場合、マス
タ機能部２１は、スレーブ機能部３２へのアクセスを行
い、正常終了通知によって、バスアクセス処理を終了す
る。

【０００９】

【発明が解決しようとする課題】しかしながら、上記従
来のバス制御方式では、ビジー信号２５を受信してから
実際に再アクセスするまでの時間がマスタ機能部２１の
ソフトウェアの割込み処理時間に支配されてしまうた
め、高速性が要求される分野では適用できないという問
題点があった。例えば、図４に示すように、マスタ機能
部２１がビジー信号を受けてから、割込み処理を行うま
での時間Ｔ1 は、数１０〜数１００μｓｅｃであり、ア
クセス要求を行ったモジュール３０のバス占有が終了し
ても、再アクセスはこの割込み処理のため、速やかに行
うことができなかった。

【００１０】本発明は、上記従来の問題点を解決するた
めになされたもので、他モジュールからビジー応答を受
信した場合の再アクセスが高速に行うことのできるバス
制御方式を提供することを目的とする。

【００１１】

【課題を解決するための手段】本発明のバス制御方式
は、モジュール内にマスタ機能部とバス制御部とを有
し、前記マスタ機能部がバス制御部に指示することによ
ってバスを占有し、他のモジュールにアクセスするバス
制御方式において、前記バス制御部に、前記マスタ機能
部のアクセス内容を保持するバスアクセス一時レジスタ
を設け、前記マスタ機能部が前記他のモジュールに対し
てアクセス要求を行い、かつ、当該他のモジュールから
の応答がビジーであった場合、前記バス制御部は、前記
バスアクセス一時レジスタに保持されている内容によっ
て、前記他のモジュールへの再アクセスを行うことを特
徴とするものである。

【００１２】

【作用】本発明のバス制御方式においては、あるモジュ
ールのマスタ機能部が、他のモジュールに対してアクセ
ス要求を行うと、そのアクセス要求はバス制御部を介し
て行われ、かつアクセス内容はバス制御部内のバスアク
セス一時レジスタに保持される。そして、このアクセス
要求に対して相手のモジュールからビジー応答があった
場合、バス制御部は、このビジー応答をマスタ機能部に
転送せず、バスアクセス一時レジスタに保持されている
アクセス内容によって再アクセスを行う。その後、相手
のモジュールのバスが空き状態となり、相手のモジュー
ルへのアクセスが行われると、マスタ機能部はアクセス
結果を得、マスタ機能部からのアクセス処理は終了す
る。このように、再アクセスは、マスタ機能部が再アク
セス要求を行うのではなく、バス制御部がバスアクセス
一時レジスタの内容によって行うため、再アクセス要求
は、直ちに行うことができる。

【００１３】

【実施例】以下、本発明の実施例を図面を用いて詳細に
説明する。図１は本発明のバス制御方式を実施するため
のシステム構成を示すブロック図である。図のシステム
は、従来と同様に、システムバス１０に二つのモジュー
ル５０、３０が接続されている構成を示している。

【００１４】モジュール５０は、マスタ機能部５１、バ
ス制御部５２、内部バス５３、バスインタフェース５４
を備えている。マスタ機能部５１は、ＣＰＵ等からな
り、他のモジュール３０等にアクセスを行う。バス制御
部５２は、マスタ機能部５１からの指示によって内部バ
ス５３へのアクセスを行う機能を有すると共に、マスタ
機能部５１からのアクセス内容を保持するためのバスア
クセス一時レジスタ５５を有し、ビジー応答を受信した
場合は、これをマスタ機能部５１に転送するのではな
く、直ちにバスアクセス一時レジスタ５５の内容により
再アクセスを行うよう構成されている。また、バスイン
タフェース５４は、モジュール５０の内部バス５３とシ
ステムバス１０とのインタフェースである。また、モジ
ュール３０およびメモリ４０に関しては従来の構成と同
様であるためここでの説明は省略する。

【００１５】次に、このようなシステムにおけるバス制
御方式を説明する。図４は、上記システムにおける各部
のシーケンスチャートである。先ず、マスタ機能部５１
が、モジュール３０のスレーブ機能部３２をアクセスす
るため、アクセス要求を行う。これによってバス制御部
５２は、アクセス要求を送出して内部バス５３の使用権
を獲得する。そして、そのアクセス要求は、バスインタ
フェース５４を介してシステムバス１０に送出され、シ
ステムバス１０を占有し、モジュール３０へのアクセス
要求を行う。このような動作は、従来と全く同様であ
る。また、図中の実線部は図３と同様にアクセス中を表
し、実線Ａはモジュール５０によるアクセス、実線Ｂは
モジュール３０によるアクセスを示している。

【００１６】そして、ここで従来と同様に、マスタ機能
部３１が内部バス３３の使用権を持ち、かつメモリ４０
とのＤＭＡ転送等のため、システムバス１０への使用権
を要求している場合、マスタ機能部３１は、ビジー信号
３５を真とする。バスインタフェース３４は、このビジ
ー信号が真となることによってシステムバス１０へのビ
ジー信号１１を真とする。このビジー信号１１を受信し
たバスインタフェース５４は、システムバス１０の使用
権を放棄してビジー信号５６を真とし、このビジー信号
５６は、バス制御部５２に入力される。バス制御部５２
は、このビジー信号５６によりバスアクセス一時レジス
タ５５に保持されている内容を再アクセス信号５７とし
て送出する。

【００１７】一方、モジュール３０のマスタ機能部３１
は、モジュール２０側のシステムバス１０の使用権の放
棄により、システムバス１０の使用権を獲得し、バスア
クセスを実行し、ダイレクト・メモリ・アクセス等の処
理を行う。この時、バス制御部５２からは再アクセス要
求が出されており、従って、モジュール３０の処理が終
了し、モジュール３０の内部バス３３が空くと、直ちに
モジュール５０からのアクセスが行われる。そして、正
常終了通知がマスタ機能部５１で受信されることによっ
て、バスアクセス処理が終了する。

【００１８】このように、本実施例では、ハードウェア
によってリトライを行うため、時間的なオーバヘッドな
しで目的の資源にアクセスすることができ、高速な処理
を行うことができる。例えば、本実施例では、バス制御
部５２における再アクセス時間Ｔ2 は数１０〜数１００
ナノ秒であるため、従来のマスタ機能部２１による再ア
クセス時間と比べて著しくその時間を短縮することがで
きる。しかも、マスタ機能部５１のソフトウェアには全
く関知しないため、ソフトウェア作成の負担も減らすこ
とができる。

【００１９】尚、上記実施例では、モジュール５０がア
クセスするモジュール３０の構成を、マスタ機能部３１
がＤＭＡコントローラ、スレーブ機能部３２がＩ／Ｏコ
ントローラとして説明したが、これらの構成に限定され
るものではなく、例えば、マスタ機能部３１がＣＰＵ、
スレーブ機能部３２がメモリであるといった構成であっ
ても、上記実施例と同様の効果を奏することができる。
また、モジュール３０側では、バス制御部の構成を省略
したが、モジュール３０もバス制御部およびバスアクセ
ス一時レジスタを備え、互いに相手モジュールへのアク
セス時に、上述したモジュール５０と同様の動作を行う
ことが可能である。

【００２０】

【発明の効果】以上説明したように、本発明のバス制御
方式によれば、バス制御部に、マスタ機能部のアクセス
内容を保持するバスアクセス一時レジスタを設け、他モ
ジュールにアクセスする場合に、ビジー応答を受信する
と、バス制御部がバスアクセス一時レジスタの内容によ
って直ちに再アクセスを行うようにしたので、再アクセ
ス処理を高速に行うことができる。

【図面の簡単な説明】

【図１】本発明のバス制御方式を実施するためのシステ
ム構成を示すブロック図である。

【図２】従来のバス制御方式を実施するためのシステム
構成を示すブロック図である。

【図３】従来のバス制御方式を説明するための各部のシ
ーケンスチャートである。

【図４】本発明のバス制御方式を説明するための各部の
シーケンスチャートである。

【符号の説明】

１０ システムバス １１、３５、５６ ビジー信号 ３０、５０ モジュール ３１、５１ マスタ機能部 ３２、５２ バス制御部 ３３、５３ 内部バス ５５ バスアクセス一時レジスタ ５７ 再アクセス信号

Claims (1)

【特許請求の範囲】
1. 【請求項１】 モジュール内にマスタ機能部とバス制御
   部とを有し、前記マスタ機能部がバス制御部に指示する
   ことによってバスを占有し、他のモジュールにアクセス
   するバス制御方式において、 前記バス制御部に、前記マスタ機能部のアクセス内容を
   保持するバスアクセス一時レジスタを設け、 前記マスタ機能部が前記他のモジュールに対してアクセ
   ス要求を行い、かつ、当該他のモジュールからの応答が
   ビジーであった場合、前記バス制御部は、前記バスアク
   セス一時レジスタに保持されている内容によって、前記
   他のモジュールへの再アクセスを行うことを特徴とする
   バス制御方式。