JPH0830549A - バス制御装置 - Google Patents

バス制御装置

Info

Publication number
JPH0830549A
JPH0830549A JP18775394A JP18775394A JPH0830549A JP H0830549 A JPH0830549 A JP H0830549A JP 18775394 A JP18775394 A JP 18775394A JP 18775394 A JP18775394 A JP 18775394A JP H0830549 A JPH0830549 A JP H0830549A
Authority
JP
Japan
Prior art keywords
bus
master
bus master
masters
priority
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18775394A
Other languages
English (en)
Inventor
Fujio Ihara
富士夫 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP18775394A priority Critical patent/JPH0830549A/ja
Publication of JPH0830549A publication Critical patent/JPH0830549A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 【目的】 共有バス1に接続された複数のバスマスタM
1 〜M7 のバス使用を制御するバス制御装置において、
最優先バスマスタM7 からの緊急を要するバス使用要求
を待たせないようなバス制御を行うのに、全体的なシス
テム効率を低下させないようにすること。 【構成】 最優先バスマスタM7 以外のバスマスタM1
〜M6 から同時に複数のバス使用要求があった時、バス
調停手段6により、要求したバスマスタの内、最もバス
使用優先順位の高いバスマスタにバス使用許可を与え
る。また、バスマスタM1 〜M6 のいずれかがバス使用
中に、最優先バスマスタM7 からバス使用要求があった
時、バス中断判定手段7は、バス使用中のバスマスタの
残余のバス使用期間が所定値以内であるか否かを判別す
る。そして、それが所定値以内であれば、そのままバス
使用を継続させ、所定値を超えていれば、該バスマスタ
のバス使用を一時中断させ、最優先バスマスタM7 にバ
ス使用許可を与える。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、コンピュータシステム
において、バスを有効利用するためのバス制御装置に関
するものである。
【0002】
【従来の技術】従来、共有バスに複数のバスマスタが接
続されたシステムにおけるバス制御装置として、各バス
マスタにバス使用の優先順位を設定して、各バスマスタ
が共有バスを介してデータ転送する際には、バス調停手
段により、上記優先順位に基づいてバス使用の調停を行
うようにしたものが普及している。
【0003】図5は、従来のバス制御装置の概要を示す
ブロック図である。図5において、1は共有バス、2は
メモリコントローラ、3はメモリ、4はI/O(入出
力)コントローラ、5はI/O(入出力)装置、6はバ
ス調停手段、M1 〜M7 はバスマスタ、T1 〜T7 はト
ランシーバである。バスマスタM1 〜M7 は、プロセッ
サまたはDMA(Direct Memory Access)コントローラ等
であり、メモリ3やI/O装置5等との間でデータ転送
を行うに当たり、プログラムからの要求によりバス使用
要求を出し、バス使用許可が出たら、自己のトランシー
バT1 〜T7 をアクティブにして共有バス1を使用す
る。メモリコントローラ2は、メモリ3へのデータ入出
力を制御し、I/Oコントローラ4は、I/O装置5へ
のデータ入出力を制御する。バス調停手段6は、各バス
マスタM1 〜M7 に設定されたバス使用優先順位に基づ
いて、各バスマスタM1〜M7 間のバス使用要求の調停
を行う。
【0004】各バスマスタM1 〜M7 のバス使用優先順
位は、識別数字1〜7が大きいものほど高いとすると、
例えば、バスマスタM1 とバスマスタM7 がバス調停手
段6に対して同時にバス使用要求を出したとき、バス調
停手段6は、バスマスタM7にバス使用許可を与える。
しかし、既にバスマスタM1 がバス使用中であれば、バ
スマスタM7 がバス調停手段6に対してバス使用要求を
出しても、バスマスタM1 のバス使用が終了するまで
は、バスマスタM7 にバス使用許可は与えられない。
【0005】そのため、例えば、時間的に制約のある処
理を行うバスマスタM7 に最高のバス使用優先順位を与
えても、バスマスタM1 がメモリ3に対してバースト転
送を実行していて、長い間バスを解放しない時には、そ
れが終了するのを待っていなければならない。それで
は、バスマスタM7 は、所定時間内に処理を行うことが
できなくなる場合が生じてしまい不都合である。そこ
で、現在バスを使用中のバスマスタより優先順位の高い
バスマスタからバス使用要求があったら、現在バスを使
用中のバスマスタのデータ転送処理を一時中断させると
共に、そのバスマスタが接続されるトランシーバをイン
アクティブ状態にし、その間に優先順位の高いバスマス
タにバスを使用させるようにした技術が提案されてい
る。そのようにすれば、優先順位の高いバスマスタは、
時間的に制約のある処理を確実に実行することができ
る。
【0006】なお、このようなバス制御装置に関連する
従来の文献としては、例えば、特開平2−170256
号公報がある。
【0007】
【発明が解決しようとする課題】しかしながら、前記し
た従来の技術には、短時間に多くのバス使用要求が集中
したときには、中断されるバス転送がネスト状態とな
り、その制御が非常に複雑になるという問題点があっ
た。また、もうすぐ終了するバス転送に対しても、中断
処理をしてしまうので、そのことによって得られる効果
が少ないのにもかかわらず、その中断・復帰作業のため
に、全体的なシステム効率を低下させてしまうという問
題点があった。本発明は、そのような問題点を解決する
ことを課題とするものである。
【0008】
【課題を解決するための手段】前記課題を解決するた
め、本発明では、共有バスに接続された複数のバスマス
タのバス使用を、バスマスタ毎に設定されたバス使用優
先順位に基づいて制御するバス制御装置において、同時
に複数のバスマスタからバス使用要求があった時、その
内最もバス使用優先順位が高いバスマスタにバス使用許
可を与えるバス調停手段と、前記共有バスに接続された
バスマスタの内で最も高いバス使用優先順位が設定され
た最優先バスマスタ以外のバスマスタがバス使用中に、
最優先バスマスタからバス使用要求があった時、バス使
用中のバスマスタの残りのバス使用期間が所定値を超え
ている場合に、該バスマスタのバス使用を一時中断さ
せ、最優先バスマスタにバス使用許可を与えるバス中断
判定手段とを具えることとした。
【0009】
【作 用】同時に複数のバスマスタからバス使用要求
があった時、バス調停手段により、要求したバスマスタ
の内、バス使用優先順位が最も高いバスマスタにバス使
用許可を与える。また、最優先バスマスタ以外のバスマ
スタがバス使用中に、最優先バスマスタからバス使用要
求があった時、バス中断判定手段は、その時バス使用中
のバスマスタの残りのバス使用期間が所定値を超えてい
るか否かを判別する。そして、それが所定値以内であれ
ば、そのままバス使用を継続させ、所定値を超えていれ
ば、該バスマスタのバス使用を一時中断させ、最優先バ
スマスタにバス使用許可を与える。
【0010】そのように、バスマスタがバス使用中にバ
ス使用が中断されるのは、最優先バスマスタがバス使用
要求をした場合だけであるので、短時間に多くのバス使
用要求が集中しても、中断されるバス転送がネスト状態
となることはない。また、最優先バスマスタがバス使用
要求をした場合でも、バスの使用があと少しで終了する
ような場合は、中断させずにそのままバスの使用を継続
させるので、全体的なシステム効率を低下させてしまう
ことがない。
【0011】
【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図1は、本発明の概略の構成を示すブロッ
ク図である。符号は、図5のものに対応し、7はバス中
断判定手段である。バス中断判定手段7は、最優先バス
マスタ以外のバスマスタ(以下、「通常バスマスタ」と
いう)M1 〜M6 のいずれかがバス使用中に、最優先バ
スマスタM7 からバス使用要求があった時、バス使用中
のバスマスタの残りのバスサイクル数が所定値を超えて
いるか否かを判定する。そして、それが所定値を超えて
いる場合に、バス使用中のバスマスタに対して、待機信
号を出力すると共に、バス調停手段6に対してホールド
信号を出力して、前記バスマスタのバス使用を一時中断
させた後、バスマスタM7 にバス使用許可を与える。
【0012】バス調停手段6は、通常バスマスタM1
6 からのバス使用要求に対しては、従来のものと同様
に、各バスマスタM1 〜M6 に設定された優先順位に基
づいてバス調停を行う。しかし、バス中断判定手段7か
ら前記ホールド信号が出力された時は、新たなバス調停
は行わず、ホールド信号が出力された直前の状態を保持
する。
【0013】以下、通常バスマスタM2 が、共有バス1
の占有権を保持しデータ転送を行っている時に、最優先
バスマスタM7 からバス使用要求がきた場合を例にして
本発明を説明する。
【0014】図2は、通常バスマスタの制御信号を示す
図である。符号は、図1のものに対応し、8はアンド回
路である。待機信号wait2 は、バス中断判定手段7から
与えられ、この信号が出力されている時は通常バスマス
タM2 は処理が一時停止状態となる。バス占有信号g2
は、通常バスマスタM2 がバス占有権を有している時に
出力することによって、トランシーバT2 をアクティブ
状態(論理“1”)にし、通常バスマスタM2 と共有バ
ス1とを接続する。保持信号h2は、バス中断判定手段7
から与えられ、通常はアクティブ状態(論理“1”)に
なっているが、バス中断判定手段7が現在のデータ転送
を中断すべきと判断した時に、インアクティブ状態(論
理“0”)となる。そして、保持信号h2がインアクティ
ブ状態になると、トランシーバT2 がインアクティブと
なり、通常バスマスタM2 は強制的に共有バス1から切
り離される。バス使用要求信号req2は、通常バスマスタ
2 がバス使用を要求する時にバス調停手段6に対して
出力するもので、バス使用許可信号ack2は、バス調停手
段6が通常バスマスタM2 に対してバスの占有権を与え
る時に出力される。
【0015】図3は、最優先バスマスタの制御信号を示
す図である。符号は、図1のものに対応している。バス
占有信号g7は、バスマスタM7 が共有バス1の占有権を
有している時に出力することによって、トランシーバT
7 をアクティブ状態(論理“1”)にし、最優先バスマ
スタM7 と共有バス1とを接続する。バス使用要求信号
req は、最優先バスマスタM7 がバス使用を要求する
時にバス中断判定手段7に対して出力するもので、バス
使用許可信号Fack は、バス中断判定手段7が最優先バ
スマスタM7 に対して共有バス1の占有権を与える時に
出力される。
【0016】図4は、バス中断判定手段の概略の構成及
びバス中断判定手段とバス調停手段の制御信号を示す図
である。符号は、図1のものに対応し、9は最大許容値
レジスタ、10はサイクルカウンタ、11は比較手段、
12はホールド信号発生手段である。最大許容値レジス
タ9は、最優先バスマスタM7 からバス使用要求があっ
た時、現在バス使用中のバスマスタのバス占有を中断さ
せるか否かを決定するための判定基準となる値を保持す
る。その値は、最優先バスマスタM7 からバス使用要求
があった時、バス使用中のバスマスタにそのままバス占
有を許すことができる最大のバスサイクル数とする。な
お、その値は、最適な値を選択できるように、共有バス
1上のプロセッサから任意に変更可能にする。
【0017】サイクルカウンタ10は、バスマスタM2
が共有バス1を使用してデータ転送を行うに当たって、
そのデータ転送に必要なバスサイクル数がセットされ、
1バスサイクル分のデータ転送が行われる毎に1カウン
トずつカウントダウンしていって、後何サイクルが必要
かを出力する。比較手段11は、最大許容値レジスタ9
の値とサイクルカウンタ10の値とを比較して、サイク
ルカウンタ10の値が最大許容値レジスタ9の値を超え
ていれば、ホールド信号発生手段12にそのことを通知
する。ホールド信号発生手段12は、比較手段11から
の通知を受けて、バス調停手段6に対してホールド信号
holdを出力する。また、ホールド信号発生手段12は、
バス調停手段6から各通常バスマスタM1 〜M6 に対し
て出力されるバス使用許可信号ack[1..6] をモニタリン
グしていて、上記通知を受けた時、現在バス使用中の通
常バスマスタM2 に対して、待機信号wait2 を出力する
と共に、トランシーバT2 に与えていた保持信号h2をオ
フにする。
【0018】次に、図1〜図4に示した装置の動作を説
明する。例えば、バスマスタM2 がメモリ3にデータを
書き込む場合、バスマスタM2 はバス調停手段6に対し
て、バス使用要求信号req2を出力する。バス調停手段6
は、それを受けて、他のバス使用要求がなければ、バス
マスタM2 にバス使用許可信号ack2を出力する。バスマ
スタM2 は、バス使用許可信号ack2を受けたら、トラン
シーバT2 に対してバス占有信号g2を出力し、トランシ
ーバT2 をアクティブにして共有バス1を占有する。
【0019】共有バス1を占有できたら、バスマスタM
2 は、共有バス1にメモリ3のアドレスと共に、データ
転送に必要なバスサイクル数を出力した後、データ転送
を開始する。一方、バス中断判定手段7は、共有バス1
からバスマスタM2 が出力したバスサイクル数を検出
し、それをサイクルカウンタ10にセットする。そし
て、1バスサイクル分のデータ転送が行われる毎に1カ
ウントずつカウントダウンしていく。
【0020】そのようにしてバスマスタM2 がデータ転
送をしている最中に、最優先バスマスタM7 からバス中
断判定手段7に対してバス使用要求信号Freq が出力さ
れると、バス中断判定手段7は、まず、比較手段10で
最大許容値レジスタ9とサイクルカウンタ10の値を比
較する。そして、サイクルカウンタ10の値が最大許容
値レジスタ9より小さかったら、何もしないで、バスマ
スタM2 にそのままデータ転送を継続させる。しかし、
サイクルカウンタ10の値が最大許容値レジスタ9より
大きかったら、ホールド信号発生手段11により、バス
調停手段6に対してホールド信号holdを出力すると共
に、バスマスタM2 に対して待機信号wait2 を出力し、
かつ、それまでトランシーバT2 に与えていた保持信号
h2をオフにする。その後、最優先バスマスタM7 に対し
てバス使用許可信号Fack を与える。
【0021】バスマスタM2 は、バス中断判定手段7か
ら待機信号wait2 を受けたら、データ転送処理を中断
し、トランシーバT2 は、保持信号h2がオフになるとイ
ンアクティブとなって、共有バス1 を解放する。一方、
最優先バスマスタM7 は、バス使用許可信号Fack を受
けたら、トランシーバT7 に対して、バス占有信号g7を
出力して共有バス1を占有する。また、バス調停手段6
は、バス中断判定手段7から上記ホールド信号holdが出
力されたら、新たなバス調停は行わず、ホールド信号ho
ldが出力される直前の状態をそのまま保持し、ホールド
信号holdがオフになったら、再び、バスマスタM2 にバ
ス使用許可を与える。
【0022】
【発明の効果】以上述べた如く、本発明のバス制御装置
によれば、バスマスタがバス使用中にバス使用が中断さ
れるのは、最優先バスマスタがバス使用要求をした場合
だけであるので、短時間に多くのバス使用要求が集中し
ても、中断されるバス転送がネスト状態となることはな
い。また、最優先バスマスタがバス使用要求をした場合
でも、その時使用中のバスマスタのバス転送がもうすぐ
終了するような場合は、中断させずにそのままバスの使
用を継続させるので、最優先バスマスタの迅速な処理
と、全体的なシステム効率の維持の両方を満足すること
ができる。
【図面の簡単な説明】
【図1】 本発明の概略の構成を示すブロック図
【図2】 通常バスマスタの制御信号を示す図
【図3】 最優先バスマスタの制御信号を示す図
【図4】 バス中断判定手段の概略の構成及びバス中断
判定手段とバス調停手段の制御信号を示す図
【図5】 従来のバス制御装置の概要を示すブロック図
【符号の説明】
1…共有バス、2…メモリコントローラ、3…メモリ、
4…I/Oコントローラ、5…I/O装置、6…バス調
停手段、7…バス中断判定手段、8…アンド回路、9…
最大許容値レジスタ、10…サイクルカウンタ、11…
比較手段、12…ホールド信号発生手段、M1 〜M7
バスマスタ、T1 〜T7 …トランシーバ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 共有バスに接続された複数のバスマスタ
    のバス使用を、バスマスタ毎に設定されたバス使用優先
    順位に基づいて制御するバス制御装置において、同時に
    複数のバスマスタからバス使用要求があった時、その内
    最もバス使用優先順位が高いバスマスタにバス使用許可
    を与えるバス調停手段と、前記共有バスに接続されたバ
    スマスタの内で最も高いバス使用優先順位が設定された
    最優先バスマスタ以外のバスマスタがバス使用中に、最
    優先バスマスタからバス使用要求があった時、バス使用
    中のバスマスタの残りのバス使用期間が所定値を超えて
    いる場合に、該バスマスタのバス使用を一時中断させ、
    最優先バスマスタにバス使用許可を与えるバス中断判定
    手段とを具えたことを特徴とするバス制御装置。
JP18775394A 1994-07-18 1994-07-18 バス制御装置 Pending JPH0830549A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18775394A JPH0830549A (ja) 1994-07-18 1994-07-18 バス制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18775394A JPH0830549A (ja) 1994-07-18 1994-07-18 バス制御装置

Publications (1)

Publication Number Publication Date
JPH0830549A true JPH0830549A (ja) 1996-02-02

Family

ID=16211604

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18775394A Pending JPH0830549A (ja) 1994-07-18 1994-07-18 バス制御装置

Country Status (1)

Country Link
JP (1) JPH0830549A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005119465A1 (en) * 2004-06-01 2005-12-15 Ssd Company Limited Data processing unit and bus arbitration unit
US7305499B2 (en) 2003-08-01 2007-12-04 Matsushita Electric Industrial Co., Ltd. DMA controller for controlling and measuring the bus occupation time value for a plurality of DMA transfers
KR100899951B1 (ko) * 2001-06-23 2009-05-28 프리스케일 세미컨덕터, 인크. 캐시 메모리 버스트 싸이클 동안 버스 중재를 제어하는시스템 및 방법
US20160132438A1 (en) * 2014-11-07 2016-05-12 Casio Computer Co., Ltd. Processing device, processing method, storage medium, and electronic musical instrument

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100899951B1 (ko) * 2001-06-23 2009-05-28 프리스케일 세미컨덕터, 인크. 캐시 메모리 버스트 싸이클 동안 버스 중재를 제어하는시스템 및 방법
US7305499B2 (en) 2003-08-01 2007-12-04 Matsushita Electric Industrial Co., Ltd. DMA controller for controlling and measuring the bus occupation time value for a plurality of DMA transfers
WO2005119465A1 (en) * 2004-06-01 2005-12-15 Ssd Company Limited Data processing unit and bus arbitration unit
JP2008501157A (ja) * 2004-06-01 2008-01-17 新世代株式会社 データ処理装置及びバス調停装置
US7908416B2 (en) 2004-06-01 2011-03-15 Ssd Company Limited Data processing unit and bus arbitration unit
US20160132438A1 (en) * 2014-11-07 2016-05-12 Casio Computer Co., Ltd. Processing device, processing method, storage medium, and electronic musical instrument
CN105590620A (zh) * 2014-11-07 2016-05-18 卡西欧计算机株式会社 处理装置、处理方法以及电子乐器
JP2016090869A (ja) * 2014-11-07 2016-05-23 カシオ計算機株式会社 処理装置、処理方法、プログラム、楽音発生装置および電子楽器
US10127164B2 (en) * 2014-11-07 2018-11-13 Casio Computer Co., Ltd. Processing device, processing method, storage medium, and electronic musical instrument

Similar Documents

Publication Publication Date Title
JP2996183B2 (ja) Dma機能を備えたデータ処理装置
EP1029284B1 (en) Shared memory access controller
JPH0830549A (ja) バス制御装置
US6105082A (en) Data processor used in a data transfer system which includes a detection circuit for detecting whether processor uses bus in a forthcoming cycle
JP4151362B2 (ja) バス調停方式、データ転送装置、及びバス調停方法
JPH03263158A (ja) 共通バス調停制御方式
JP2002288120A (ja) 調停装置およびバスシステム
JP3985085B2 (ja) Dma制御装置
KR100605867B1 (ko) 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법
JPH0962640A (ja) 共有メモリのアクセス制御方法
JPH07219887A (ja) Dma転送制御装置
JPH01305461A (ja) バス使用権制御方式
JP2002229932A (ja) Dma転送装置及びデータ転送システム
US6723190B1 (en) ESD sensitivity in titanium/boron compositions
JPS59223827A (ja) バスア−ビトレ−シヨン回路
JP3050131B2 (ja) アービトレーション方式
JP4432268B2 (ja) バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法
JP2000259548A (ja) Dmaバス転送方式
JPH05151147A (ja) コンピユータシステム
JP2002091903A (ja) バスシステム
JPS6145348A (ja) バス優先権制御方式
JPH09160868A (ja) バス調停装置およびバス調停方法
JPS5856057A (ja) 割込信号発生装置
JPH06161951A (ja) バス制御方式
JPH034349A (ja) Dma転送方式