JP2016090869A - 処理装置、処理方法、プログラム、楽音発生装置および電子楽器 - Google Patents
処理装置、処理方法、プログラム、楽音発生装置および電子楽器 Download PDFInfo
- Publication number
- JP2016090869A JP2016090869A JP2014226577A JP2014226577A JP2016090869A JP 2016090869 A JP2016090869 A JP 2016090869A JP 2014226577 A JP2014226577 A JP 2014226577A JP 2014226577 A JP2014226577 A JP 2014226577A JP 2016090869 A JP2016090869 A JP 2016090869A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- processing
- bus
- traffic
- processing unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1652—Handling requests for interconnection or transfer for access to memory bus based on arbitration in a multiprocessor architecture
- G06F13/1663—Access to shared memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3003—Monitoring arrangements specially adapted to the computing system or computing system component being monitored
- G06F11/3027—Monitoring arrangements specially adapted to the computing system or computing system component being monitored where the computing system component is a bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/3051—Monitoring arrangements for monitoring the configuration of the computing system or of the computing system component, e.g. monitoring the presence of processing resources, peripherals, I/O links, software programs
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
- G06F11/3409—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment
- G06F11/3433—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment for performance assessment for load management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Quality & Reliability (AREA)
- Computing Systems (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Electrophonic Musical Instruments (AREA)
- Memory System (AREA)
Abstract
【解決手段】共有メモリ15から読み出したデータに基づいて装置各部を制御するCPU13と、CPU13の制御の下に共有メモリ15から読み出したデータに基づいて楽音を発生する音源16と、共有メモリ15にアクセスするCPU13および音源の各バスの負荷状態をモニタするトラフィックモニタ30とを備える。トラフィックモニタ30によりモニタされる各バスの負荷状態に応じて、CPU13が音源16にバス負荷を下げる制御を指示及び又は共有メモリ15にアクセスする音源16の優先順位を変更する。
【選択図】図1
Description
メモリと、
前記メモリから読み出されるデータに基づいて処理を行う複数の処理部と、
前記メモリと前記複数の処理部とを接続するバスと、
前記バスに対する前記複数の処理部のトラフィックをモニタするとともに、前記複数の処理部のうち前記メモリに対し最も優先してアクセス権を付与された処理部のトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力するバストラフィックモニタとを備えたことを特徴とする。
メモリと、
前記メモリから読み出されるデータに基づいて夫々処理を行う第一の処理部及び第二の処理部を少なくとも含む複数の処理部と、
前記メモリと前記第一の処理部とを接続するとともに前記メモリと前記第二の処理部とを接続するバスと、
前記第一の処理部及び前記第二の処理部のいずれか一方に前記メモリに対するアクセス権が付与されていた状態で、前記第一の処理部及び前記第二の処理部のいずれか他方から前記メモリに対するアクセス権が要求される場合、予め設定された優先順位に従って、前記メモリに対するアクセス権を前記第一の処理部及び前記第二の処理部のいずれかに付与するように前記バスを制御するバスアービタと、
前記バスに対する前記第一の処理部及び前記第二の処理部のトラフィックをモニタするとともに、前記アクセス権を付与された前記第一の処理部及び前記第二の処理部のいずれかがトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力するバストラフィックモニタとを備えたことを特徴とする。
前記処理装置は、
前記バスに対する前記複数の処理部のトラフィックをモニタするとともに、前記複数の処理部のうち前記メモリに対し最も優先してアクセス権を付与された処理部のトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力する、ことを特徴とする。
前記バスに対する前記複数の処理部のトラフィックをモニタするとともに、前記複数の処理部のうち前記メモリに対し最も優先してアクセス権を付与された処理部のトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力するステップを実行させることを特徴とする。
メモリと、
前記メモリから読み出されるデータに基づいて楽音を生成する音源と、
前記メモリから読み出されるデータに基づいて前記音源を制御する制御部と、
前記メモリ、音源及び制御部の夫々を接続するバスと、
前記バスに対する前記音源及び制御部のトラフィックをモニタするとともに、前記メモリに対し最も優先してアクセス権を付与された前記音源及び制御部のいずれか一方のトラフィックが予め定められた上限値を越えた場合に、当該最も優先してアクセス権を付与された前記音源及び制御部のいずれか一方のトラフィックを減少させる信号を出力するバストラフィックモニタと、
を備えたことを特徴とする。
A.全体構成
図1を参照して本発明の一実施形態による楽音発生装置を備えた電子楽器100の全体構成について説明する。図1は、電子楽器100の全体構成を示すブロック図である。図1において、鍵盤10は発生すべき楽音の音高を指定するための操作子としの複数の鍵を有し、演奏操作(押離鍵操作)に応じたキーオン/キーオフ信号、そして指定された音高としての押鍵された鍵の鍵番号(又は離鍵された鍵の鍵番号)を含む演奏情報を出力する。
(1)全体構成
次に、図3を参照して上記実施形態が備える楽音発生装置の全体構成について説明する。図3は、楽音発生装置の全体構成を示すブロック図である。この図において、図1に図示した各部と共通する構成要素には同一の番号を付し、その説明を省略する。
次に、図4を参照してトラフィックモニタ30の構成について説明する。図4(a)は、トラフィックモニタ30(波形発生部トラフィックモニタ30a、波形処理部トラフィックモニタ30b、CPUトラフィックモニタ30c)の構成を示す回路図である。図4(b)は、トラフィックモニタ30が備えるBUSY累算値格納メモリ36の構成を示すメモリマップである。
次に、図7〜図9を参照して、一実施形態による楽音発生装置の動作を説明する。以下では、CPU13が実行するノートイベント処理、CPU13およびトラフィックモニタ30(波形発生部トラフィックモニタ30a、波形処理部トラフィックモニタ30bおよびCPUトラフィックモニタ30c)が協調して実行するバスモニタ処理、CPU13が実行する優先順位変更処理について述べる。
図7は、CPU13が実行するノートイベント処理の動作を示すフローチャートである。ノートイベント処理は、ノートオン/ノートオフイベント発生時あるいは発音中のピッチを制御するピッチベンドイベント発生時に実行される。これら何れかのイベントが発生すると、CPU13は本処理を実行して図7に図示するステップSA1に進む。
図8は、バスモニタ処理の動作を示すフローチャートである。本処理は、CPU13およびトラフィックモニタ30(波形発生部トラフィックモニタ30a、波形処理部トラフィックモニタ30bおよびCPUトラフィックモニタ30c)が協調して実行する。
図9は、CPU13が実行する優先順位変更処理の動作を示すフローチャートである。本処理は、割り込み処理として所定周期毎に実行される。その実行タイミングになると、CPU13は図9に図示するステップSC1に進み、前述した波形発生部トラフィックモニタ30a、波形処理部トラフィックモニタ30bおよびCPUトラフィックモニタ30cが各々備えるBUSY累算値格納メモリ36からそれぞれBUSY累算値を読み出す。各モニタ30a〜30cのBUSY累算値格納メモリ36から読み出すBUSY累算値は、各バスの負荷を示す指標である。
次に、図10を参照して上記実施形態の変形例について説明する。図10は、変形例による楽音発生装置の構成を示すブロック図である。この図において、図3に図示した各部と共通する構成要素には同一の番号を付し、その説明を省略する。
(a)2系統の共有メモリA15−1および共有メモリB15−2を設け、
(b)上記(a)に対応して共有メモリA系統のトラフィックメモリ30、アービタ40、優先順位設定レジスタ50およびメモリコントローラ60と、共有メモリB系統のトラフィックメモリ31、アービタ41、優先順位設定レジスタ51およびメモリコントローラ61とを備え、
(c)波形発生部160が共有メモリA15−1および共有メモリB15−2の両系統にアクセス可能とし、
(d)さらにCPU13が共有メモリA15−1、波形処理部161が共有メモリB15−2にそれぞれアクセス可能としたことにある。
(付記)
[請求項1]
メモリと、
前記メモリから読み出されるデータに基づいて処理を行う複数の処理部と、
前記メモリと前記複数の処理部とを接続するバスと、
前記バスに対する前記複数の処理部のトラフィックをモニタするとともに、前記複数の処理部のうち前記メモリに対し最も優先してアクセス権を付与された処理部のトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力するバストラフィックモニタと、
を備えた処理装置。
前記処理装置はさらに、前記複数の処理部のいずれかひとつの処理部に前記メモリに対するアクセス権が付与されている状態で、当該処理部とは別の処理部から前記メモリに対するアクセス権を要求された場合、予め設定された優先順位に従って、前記メモリに対するアクセス権を前記複数の処理部のいずれかに付与するように前記バスを制御するバスアービタを有する請求項1に記載の処理装置。
前記バスアービタはさらに、前記複数の処理部夫々の優先順位を設定する優先順位設定レジスタを有する請求項2に記載の処理装置。
前記優先順位設定レジスタ設定された優先順位は設定可能である請求項3に記載の処理装置。
前記トラフィックモニタは、前記複数の処理部それぞれのトラフィック上限値を設定する上限値設定レジスタを有する請求項1に記載の処理装置。
前記複数の処理部は、
前記メモリから読み出されたデータに基づき楽音波形を発生する楽音発生部と、
前記メモリから読み出されたデータに基づき前記発生された楽音波形を処理する波形処理部と、
前記メモリから読み出されたデータに基づき前記楽音発生部及び前記波形処理部を制御するCPUと、
を有する請求項1に記載の処理装置。
前記バスアービタは、前記楽音発生部、波形処理部及びCPUの順で設定された優先順位に従って、前記メモリに対するアクセス権を付与するように前記バスを制御する請求項2に記載の処理装置。
前記トラフィックモニタは、前記楽音発生部のトラフィックが予め定められた上限値を越えた場合に、前記CPUに対して、トラフィックを減少させるように前記楽音発生部を制御する制御信号を出力する請求項7に記載の処理装置。
前記CPUは、前記制御信号の入力に応答して、同時に発音している楽音の数を減らすように前記楽音発生部を制御する請求項8に記載の処理装置。
メモリと、
前記メモリから読み出されるデータに基づいて夫々処理を行う第一の処理部及び第二の処理部を少なくとも含む複数の処理部と、
前記メモリと前記第一の処理部とを接続するとともに前記メモリと前記第二の処理部とを接続するバスと、
前記第一の処理部及び前記第二の処理部のいずれか一方に前記メモリに対するアクセス権が付与されていた状態で、前記第一の処理部及び前記第二の処理部のいずれか他方から前記メモリに対するアクセス権が要求される場合、予め設定された優先順位に従って、前記メモリに対するアクセス権を前記第一の処理部及び前記第二の処理部のいずれかに付与するように前記バスを制御するバスアービタと、
前記バスに対する前記第一の処理部及び前記第二の処理部のトラフィックをモニタするとともに、前記アクセス権を付与された前記第一の処理部及び前記第二の処理部のいずれかがトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力するバストラフィックモニタと、
を備えた処理装置。
メモリと、前記メモリから読み出されるデータに基づいて処理を行う複数の処理部と、前記メモリと前記複数の処理部とを接続するバスと、を有する処理装置で用いられる処理方法であって、前記処理装置は、
前記バスに対する前記複数の処理部のトラフィックをモニタするとともに、前記複数の処理部のうち前記メモリに対し最も優先してアクセス権を付与された処理部のトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力する、処理方法。
メモリと、前記メモリから読み出されるデータに基づいて夫々処理を行う複数の処理部と、前記メモリと前記複数の処理部夫々とを接続するバスと、を有する処理装置として用いられるコンピュータに、
前記バスに対する前記複数の処理部のトラフィックをモニタするとともに、前記複数の処理部のうち前記メモリに対し最も優先してアクセス権を付与された処理部のトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力するステップを実行させるプログラム。
メモリと、
前記メモリから読み出されるデータに基づいて楽音を生成する音源と、
前記メモリから読み出されるデータに基づいて前記音源を制御する制御部と、
前記メモリ、音源及び制御部の夫々を接続するバスと、
前記バスに対する前記音源及び制御部のトラフィックをモニタするとともに、前記メモリに対し最も優先してアクセス権を付与された前記音源及び制御部のいずれか一方のトラフィックが予め定められた上限値を越えた場合に、当該最も優先してアクセス権を付与された前記音源及び制御部のいずれか一方のトラフィックを減少させる信号を出力するバストラフィックモニタと、
を備えた楽音発生装置。
請求項13に記載の楽音発生装置と、
発生すべき楽音の音高を指定する操作子とを有し、
前記制御部は、前記操作子にて指定された音高の楽音の発生を指示するように前記音源を制御する、電子楽器。
Claims (14)
- メモリと、
前記メモリから読み出されるデータに基づいて処理を行う複数の処理部と、
前記メモリと前記複数の処理部とを接続するバスと、
前記バスに対する前記複数の処理部のトラフィックをモニタするとともに、前記複数の処理部のうち前記メモリに対し最も優先してアクセス権を付与された処理部のトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力するバストラフィックモニタと、
を備えた処理装置。 - 前記処理装置はさらに、前記複数の処理部のいずれかひとつの処理部に前記メモリに対するアクセス権が付与されている状態で、当該処理部とは別の処理部から前記メモリに対するアクセス権を要求された場合、予め設定された優先順位に従って、前記メモリに対するアクセス権を前記複数の処理部のいずれかに付与するように前記バスを制御するバスアービタを有する請求項1に記載の処理装置。
- 前記バスアービタはさらに、前記複数の処理部夫々の優先順位を設定する優先順位設定レジスタを有する請求項2に記載の処理装置。
- 前記優先順位設定レジスタに設定された優先順位は設定可能である請求項3に記載の処理装置。
- 前記トラフィックモニタは、前記複数の処理部それぞれのトラフィック上限値を設定する上限値設定レジスタを有する請求項1に記載の処理装置。
- 前記複数の処理部は、
前記メモリから読み出されたデータに基づき楽音波形を発生する楽音発生部と、
前記メモリから読み出されたデータに基づき前記発生された楽音波形を処理する波形処理部と、
前記メモリから読み出されたデータに基づき前記楽音発生部及び前記波形処理部を制御するCPUと、
を有する請求項1に記載の処理装置。 - 前記バスアービタは、前記楽音発生部、波形処理部及びCPUの順で設定された優先順位に従って、前記メモリに対するアクセス権を付与するように前記バスを制御する請求項2に記載の処理装置。
- 前記トラフィックモニタは、前記楽音発生部のトラフィックが予め定められた上限値を越えた場合に、前記CPUに対して、トラフィックを減少させるように前記楽音発生部を制御する制御信号を出力する請求項7に記載の処理装置。
- 前記CPUは、前記制御信号の入力に応答して、同時に発音している楽音の数を減らすように前記楽音発生部を制御する請求項8に記載の処理装置。
- メモリと、
前記メモリから読み出されるデータに基づいて夫々処理を行う第一の処理部及び第二の処理部を少なくとも含む複数の処理部と、
前記メモリと前記第一の処理部とを接続するとともに前記メモリと前記第二の処理部とを接続するバスと、
前記第一の処理部及び前記第二の処理部のいずれか一方に前記メモリに対するアクセス権が付与されていた状態で、前記第一の処理部及び前記第二の処理部のいずれか他方から前記メモリに対するアクセス権が要求される場合、予め設定された優先順位に従って、前記メモリに対するアクセス権を前記第一の処理部及び前記第二の処理部のいずれかに付与するように前記バスを制御するバスアービタと、
前記バスに対する前記第一の処理部及び前記第二の処理部のトラフィックをモニタするとともに、前記アクセス権を付与された前記第一の処理部及び前記第二の処理部のいずれかがトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力するバストラフィックモニタと、
を備えた処理装置。 - メモリと、前記メモリから読み出されるデータに基づいて処理を行う複数の処理部と、
前記メモリと前記複数の処理部とを接続するバスと、を有する処理装置で用いられる処理方法であって、前記処理装置は、
前記バスに対する前記複数の処理部のトラフィックをモニタするとともに、前記複数の処理部のうち前記メモリに対し最も優先してアクセス権を付与された処理部のトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力する、処理方法。 - メモリと、前記メモリから読み出されるデータに基づいて夫々処理を行う複数の処理部と、前記メモリと前記複数の処理部夫々とを接続するバスと、を有する処理装置として用いられるコンピュータに、
前記バスに対する前記複数の処理部のトラフィックをモニタするとともに、前記複数の処理部のうち前記メモリに対し最も優先してアクセス権を付与された処理部のトラフィックが予め定められた上限値を越えた場合に、当該処理部のトラフィックを減少させる信号を出力するステップを実行させるプログラム。 - メモリと、
前記メモリから読み出されるデータに基づいて楽音を生成する音源と、
前記メモリから読み出されるデータに基づいて前記音源を制御する制御部と、
前記メモリ、音源及び制御部の夫々を接続するバスと、
前記バスに対する前記音源及び制御部のトラフィックをモニタするとともに、前記メモリに対し最も優先してアクセス権を付与された前記音源及び制御部のいずれか一方のトラフィックが予め定められた上限値を越えた場合に、当該最も優先してアクセス権を付与された前記音源及び制御部のいずれか一方のトラフィックを減少させる信号を出力するバストラフィックモニタと、
を備えた楽音発生装置。 - 請求項13に記載の楽音発生装置と、
発生すべき楽音の音高を指定する操作子とを有し、
前記制御部は、前記操作子にて指定された音高の楽音の発生を指示するように前記音源を制御する、電子楽器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014226577A JP6447024B2 (ja) | 2014-11-07 | 2014-11-07 | 楽音発生装置、処理方法、プログラムおよび電子楽器 |
CN201510598358.3A CN105590620B (zh) | 2014-11-07 | 2015-09-18 | 处理装置、处理方法以及电子乐器 |
US14/872,882 US10127164B2 (en) | 2014-11-07 | 2015-10-01 | Processing device, processing method, storage medium, and electronic musical instrument |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014226577A JP6447024B2 (ja) | 2014-11-07 | 2014-11-07 | 楽音発生装置、処理方法、プログラムおよび電子楽器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2016090869A true JP2016090869A (ja) | 2016-05-23 |
JP2016090869A5 JP2016090869A5 (ja) | 2017-12-21 |
JP6447024B2 JP6447024B2 (ja) | 2019-01-09 |
Family
ID=55912321
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014226577A Active JP6447024B2 (ja) | 2014-11-07 | 2014-11-07 | 楽音発生装置、処理方法、プログラムおよび電子楽器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10127164B2 (ja) |
JP (1) | JP6447024B2 (ja) |
CN (1) | CN105590620B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018101359A (ja) * | 2016-12-21 | 2018-06-28 | 富士通株式会社 | 情報処理装置、pld管理プログラム及びpld管理方法 |
JP2018120490A (ja) * | 2017-01-26 | 2018-08-02 | キヤノン株式会社 | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 |
JP2019168645A (ja) * | 2018-03-26 | 2019-10-03 | カシオ計算機株式会社 | 楽音生成装置、楽音生成方法、楽音生成プログラム及び電子楽器 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6388048B1 (ja) * | 2017-03-23 | 2018-09-12 | カシオ計算機株式会社 | 楽音生成装置、楽音生成方法、楽音生成プログラム及び電子楽器 |
JP6443772B2 (ja) * | 2017-03-23 | 2018-12-26 | カシオ計算機株式会社 | 楽音生成装置、楽音生成方法、楽音生成プログラム及び電子楽器 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07271376A (ja) * | 1994-03-31 | 1995-10-20 | Yamaha Corp | 音源装置 |
JPH0830549A (ja) * | 1994-07-18 | 1996-02-02 | Fuji Xerox Co Ltd | バス制御装置 |
JPH10177388A (ja) * | 1996-12-18 | 1998-06-30 | Yamaha Corp | サウンドメモリアクセス制御装置 |
US6223244B1 (en) * | 1998-12-10 | 2001-04-24 | International Business Machines Corporation | Method for assuring device access to a bus having a fixed priority arbitration scheme |
JP2005158035A (ja) * | 2003-11-05 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 調停回路及びこれに備える機能処理回路 |
JP2008501157A (ja) * | 2004-06-01 | 2008-01-17 | 新世代株式会社 | データ処理装置及びバス調停装置 |
JP2011085989A (ja) * | 2009-10-13 | 2011-04-28 | Renesas Electronics Corp | メモリ調停回路及びメモリ調停方法 |
JP2013161242A (ja) * | 2012-02-03 | 2013-08-19 | Toyota Motor Corp | 電子制御装置 |
JP2014016378A (ja) * | 2012-07-05 | 2014-01-30 | Casio Comput Co Ltd | 楽音発生装置、楽音発生方法及びプログラム |
US20140189189A1 (en) * | 2012-12-28 | 2014-07-03 | Asmedia Technology Inc. | Computer arbitration system, bandwidth, allocation apparatus, and method thereof |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR970002384B1 (ko) * | 1994-10-26 | 1997-03-03 | 엘지전자 주식회사 | 휴대형 단말기의 사운드 발생 및 디스플레이 제어장치 |
US6444890B2 (en) * | 1999-12-17 | 2002-09-03 | Yamaha Corporation | Musical tone-generating apparatus and method and storage medium |
JP3785934B2 (ja) * | 2001-03-05 | 2006-06-14 | ヤマハ株式会社 | 自動伴奏装置、方法、プログラム及び媒体 |
JP4321418B2 (ja) * | 2004-09-22 | 2009-08-26 | ヤマハ株式会社 | 電子音楽装置及びプログラム |
JP2008191473A (ja) * | 2007-02-06 | 2008-08-21 | Sanyo Electric Co Ltd | 音データ処理装置 |
US8183452B2 (en) * | 2010-03-23 | 2012-05-22 | Yamaha Corporation | Tone generation apparatus |
JP5552918B2 (ja) * | 2010-06-24 | 2014-07-16 | ソニー株式会社 | 接続設定方法、カメラシステム及び記憶媒体 |
JP5614420B2 (ja) * | 2012-03-09 | 2014-10-29 | カシオ計算機株式会社 | 楽音発生装置、電子楽器、プログラム及び楽音発生方法 |
-
2014
- 2014-11-07 JP JP2014226577A patent/JP6447024B2/ja active Active
-
2015
- 2015-09-18 CN CN201510598358.3A patent/CN105590620B/zh active Active
- 2015-10-01 US US14/872,882 patent/US10127164B2/en active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07271376A (ja) * | 1994-03-31 | 1995-10-20 | Yamaha Corp | 音源装置 |
JPH0830549A (ja) * | 1994-07-18 | 1996-02-02 | Fuji Xerox Co Ltd | バス制御装置 |
JPH10177388A (ja) * | 1996-12-18 | 1998-06-30 | Yamaha Corp | サウンドメモリアクセス制御装置 |
US6223244B1 (en) * | 1998-12-10 | 2001-04-24 | International Business Machines Corporation | Method for assuring device access to a bus having a fixed priority arbitration scheme |
JP2005158035A (ja) * | 2003-11-05 | 2005-06-16 | Matsushita Electric Ind Co Ltd | 調停回路及びこれに備える機能処理回路 |
JP2008501157A (ja) * | 2004-06-01 | 2008-01-17 | 新世代株式会社 | データ処理装置及びバス調停装置 |
JP2011085989A (ja) * | 2009-10-13 | 2011-04-28 | Renesas Electronics Corp | メモリ調停回路及びメモリ調停方法 |
JP2013161242A (ja) * | 2012-02-03 | 2013-08-19 | Toyota Motor Corp | 電子制御装置 |
JP2014016378A (ja) * | 2012-07-05 | 2014-01-30 | Casio Comput Co Ltd | 楽音発生装置、楽音発生方法及びプログラム |
US20140189189A1 (en) * | 2012-12-28 | 2014-07-03 | Asmedia Technology Inc. | Computer arbitration system, bandwidth, allocation apparatus, and method thereof |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018101359A (ja) * | 2016-12-21 | 2018-06-28 | 富士通株式会社 | 情報処理装置、pld管理プログラム及びpld管理方法 |
JP2018120490A (ja) * | 2017-01-26 | 2018-08-02 | キヤノン株式会社 | メモリアクセスシステム、その制御方法、プログラム、及び画像形成装置 |
JP2019168645A (ja) * | 2018-03-26 | 2019-10-03 | カシオ計算機株式会社 | 楽音生成装置、楽音生成方法、楽音生成プログラム及び電子楽器 |
JP7159583B2 (ja) | 2018-03-26 | 2022-10-25 | カシオ計算機株式会社 | 楽音生成装置、楽音生成方法、楽音生成プログラム及び電子楽器 |
Also Published As
Publication number | Publication date |
---|---|
CN105590620B (zh) | 2019-12-17 |
CN105590620A (zh) | 2016-05-18 |
JP6447024B2 (ja) | 2019-01-09 |
US20160132438A1 (en) | 2016-05-12 |
US10127164B2 (en) | 2018-11-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6447024B2 (ja) | 楽音発生装置、処理方法、プログラムおよび電子楽器 | |
JP5614420B2 (ja) | 楽音発生装置、電子楽器、プログラム及び楽音発生方法 | |
JP5915420B2 (ja) | 楽音発生装置、楽音発生方法、電子楽器及びプログラム | |
JP4513625B2 (ja) | 楽音発生装置および楽音発生処理のプログラム | |
JP4438766B2 (ja) | 楽音発生装置、及びプログラム | |
JP2009175677A (ja) | 共鳴音付加装置および電子楽器 | |
JP5057280B2 (ja) | ディジタル信号処理用集積回路 | |
JP7131668B2 (ja) | 楽音発生装置、電子楽器、楽音発生方法、及びプログラム | |
JP2762926B2 (ja) | 楽音生成装置 | |
WO2017195292A1 (ja) | 楽曲構造解析装置、楽曲構造解析方法および楽曲構造解析プログラム | |
US5804754A (en) | Wave table sound source capable of processing external waveform | |
JP2017090501A (ja) | 音楽機器及びプログラム | |
JP4353225B2 (ja) | 楽音形成装置 | |
JP3137043B2 (ja) | 波形メモリ音源装置および楽音発生装置 | |
JP3721789B2 (ja) | ミキシング装置 | |
JP7159583B2 (ja) | 楽音生成装置、楽音生成方法、楽音生成プログラム及び電子楽器 | |
JP2018159734A (ja) | 音色制御装置、音色制御方法、プログラムおよび電子楽器 | |
JP5104522B2 (ja) | 波形発生装置および波形発生処理プログラム | |
JP2004361528A (ja) | 楽音信号発生装置及びレガート処理プログラム | |
JPH06259249A (ja) | 信号処理装置 | |
JP3707908B2 (ja) | 電子楽器の効果付加装置 | |
WO2017168694A1 (ja) | 楽曲構造解析装置、楽曲構造解析方法および楽曲構造解析プログラム | |
JP2017181686A (ja) | 電子楽器、及び電子楽器用アンプ制御回路 | |
JP2020154217A (ja) | 電子楽器、電子楽器の制御方法及びプログラム | |
JP2939098B2 (ja) | 電子楽器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171106 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20171106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6447024 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |