JP3721789B2 - ミキシング装置 - Google Patents
ミキシング装置 Download PDFInfo
- Publication number
- JP3721789B2 JP3721789B2 JP19920998A JP19920998A JP3721789B2 JP 3721789 B2 JP3721789 B2 JP 3721789B2 JP 19920998 A JP19920998 A JP 19920998A JP 19920998 A JP19920998 A JP 19920998A JP 3721789 B2 JP3721789 B2 JP 3721789B2
- Authority
- JP
- Japan
- Prior art keywords
- channel
- output
- input
- mixing
- tone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Management Or Editing Of Information On Record Carriers (AREA)
- Electrophonic Musical Instruments (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば、時分割多重で生成された複数チャネルの楽音信号に、エフェクトを付与する際に用いて好適なミキシング装置に関する。
【０００２】
【従来の技術】
近年、複数の制御プログラムをそれぞれ実行することにより、入力されるディジタル信号に様々な数値演算処理を施すディジタル・シグナル・プロセッサ（ＤＳＰ）が、半導体製造技術の進歩に伴い容易に入手できるようになったため、様々な分野で用いられるようになってきている。
例えば、ＤＳＰは、電子楽器において用いられている。この場合のＤＳＰは、楽音に音響効果を付加するエフェクトブロックの集合体として用いられ、これらエフェクトブロックを種々組み合わせて、楽音に異なる音響効果を並列的に付加するようになっている。
【０００３】
一般に、電子楽器においては、楽音信号を生成する音源回路が時分割多重で動作して、複数チャネル分の楽音信号を同時に生成する構成となっているため、ＤＳＰによって所定の音響効果する構成は、次のようになっていた。すなわち、音源回路においては、複数チャネル（の一部）の楽音信号を１サンプリング期間（周期）毎に累算し、この累算結果をＤＳＰに供給する一方、ＤＳＰにおいては、所定のエフェクトアルゴリズムを構築して、音源回路における累算結果に所定の音響効果を並列的に付加して、これらを１サンプリング期間毎に累算する構成となっていた。そして、ＤＳＰにおいて累算された信号がＤ／Ａ変換器でアナログ信号に変換されて、発音が行なわれるようになっていた。
【０００４】
【発明が解決しようとする課題】
上述したように、従来の構成では、音源回路およびＤＳＰのそれぞれにおいて各チャネルの楽音信号を１サンプリング期間毎に累算するためのミキシング回路が必要となる。各ミキシング回路は、乗算器、累算器で構成され、回路規模が大きくなるといった問題があった。ここで、累算器を音源回路およびＤＳＰにおいて共用しようと企図しても、音源回路が時分割多重で動作しているため、簡単には共用できない点に留意すべきである。
ところで、ＤＳＰによりエフェクトを付与する場合、ＤＳＰの演算能力には限りがあるため、ＤＳＰが１個だけでは、付与するエフェクトの程度についても当然限界がある。それならば、電子楽器に、演算能力の高いＤＳＰを実装すれば、あるいは複数のＤＳＰを実装すれば良いと思われるが、そのようなハイスペックの電子楽器は一般ユーザ向けではないし、電子楽器のコストも高くつくといった問題もある。そこで、一般ユーザに対して十分な能力を有するＤＳＰを実装しておき、さらに、ハイスペックを追求するユーザでも満足できるように、ＤＳＰを追加可能にして、予め拡張性を確保しておくことが考えられる。しかし、ＤＳＰを追加するといっても、音源回路の出力および既存のＤＳＰの入出力を考慮しなければならないため、単純にＤＳＰを追加できない点にも留意すべきである。
さらに、近年では、音源回路以外の外部入力、例えば、他の電子楽器により生成した楽音信号や、マイク入力などについても、この電子楽器と同様なエフェクトを付与したいという要望もある。しかし、これらの外部入力を、時分割多重で動作している音源回路の出力と同じように扱うことは、容易ではない点にも留意すべきである。
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、全体の回路規模を小さく抑え、拡張が容易であり、かつ、外部入力も容易に扱うことが可能なミキシング装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記問題を解決するため本発明にあっては、ｎ（ｎは整数）個のタイムスロットでｎチャネルの互いに独立して生成された楽音信号を入力する第１の入力手段と、入力された楽音信号におけるｎ個のタイムスロットを、ｍ（ｍは、ｍ＞ｎを満たす整数）個のタイムスロットであってｎ個のタイムスロットの幅よりも短い幅のｍ個のタイムスロットに変換するとともに、該楽音信号を前記ｍ個のタイムスロットのうちのｎ個に割り当てる変換手段と、最大（ｍ−ｎ）チャネルの楽音信号を入力する第２の入力手段と、前記第２の入力手段により入力された最大（ｍ−ｎ）チャネルの楽音信号を、前記ｍ個のタイムスロットのうちの残りの（ｍ−ｎ）個に割り当てる割当手段と、各タイムスロットに割り当てられた楽音信号を入力してｍチャネル時分割のミキシング処理を行ない、複数出力チャネル分の混合信号を生成するミキシング手段と、を具備することを特徴としている。
【０００６】
（作用）
本発明によれば、変換手段が、第１の入力手段によって入力されたｎチャネルの楽音信号におけるｎ個のタイムスロットを、それよりも多いｍ個のタイムスロットに短縮して変換し、割当手段が、変換により生じた隙間のスロットに、第２の入力手段によって入力した楽音信号を割り当て、出力手段が、各スロットに割り当てられた楽音信号を、当該出力先を示すデータにしたがって任意に出力チャネルに出力し、累積手段が、各出力チャネル毎に、１サンプリング期間累積する。
したがって、第１および第２の入力手段によって入力された楽音信号を、各出力チャネルにおいて累積するため累積手段が共用されるので、全体構成の簡略化に寄与することが可能となる。
また、本発明によれば、第１の入力手段によって入力された楽音信号も、第２の入力手段によって入力された楽音信号も対等で処理される。さらに、出力チャネルについても対等である。したがって、操作者にとって、ミキシングの設定をわかりやすいものにすることが可能となる。また、入出力チャネルが対等であるので、拡張性が容易であり、他の外部入力も容易に扱うことが可能となる。
さらに、本発明によれば、ステレオ単位で楽音信号を演算するようにしたので、ユーザにとっても、装置にとっても扱いが簡略化される。
くわえて、本発明によれば、各出力チャネルについての桁溢れが検出されるので、全チャネルにおいて、桁溢れによる歪みの発生を防止することが可能となる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
＜１：全体構成＞
まず、本実施形態にかかるミキサを組み込んだ電子楽器について説明する。図１は、この電子楽器の全体構成を示すブロック図である。
この図において、符号１０はＣＰＵであり、バスＢを介して各部を制御する。なお、バスＢは、コントロールバス、データバスおよびアドレスバスを総称したものである。
符号１１はＲＯＭであり、ＣＰＵ１０において用いられる基本プログラムや、各種データを記憶する。符号１２はＲＡＭであり、ＣＰＵ１０の制御において発生する各種のデータ等を一時的に記憶する。符号１３はパネルスイッチであり、発生すべき楽音の音色を選択するためや、各種状態を設定するためなどのスイッチ等により構成される。そして、このパネルスイッチ１３において設定された情報はバスＢを介してＣＰＵ１０に供給されるようになっている。
符号１４は表示部であり、ＣＲＴや液晶表示パネルなどから構成され、パネルスイッチ１３により入力された情報や、現時点において設定された情報などをＣＰＵ１０の制御の下、表示する。特に、この表示部１４においては、後述するように、ミキサにおいてオーバーフローが発生した出力チャネルを表示するようになっている。
【０００９】
次に、符号１５は８８鍵からなる鍵盤である。これら各鍵には、それぞれキーセンサが設けられ（図示せず）、演奏者の鍵盤１５に対する演奏操作を検出して、押鍵された鍵の音高を示すキーコードＫＣや、押鍵・離鍵に対応して楽音の発生・消音を指示するキーオンＫＯＮ・キーオフＫＯＦＦ、押鍵速度に対応するキタッチＫＴなどのキー情報をバスＢを介してＣＰＵ１０に供給する。符号１６は外部記憶装置であり、ＦＤＤ（フロッピィ・ディスク・ドライブユニット）や、ＨＤＤ（ハード・ディスク・ドライブユニット）などが該当し、各種のデータを記録するために用いられる。
【００１０】
さて、符号２００は音源回路であり、発音を行なうためのチャネルを時分割で６４チャネル分構築して、各チャネルにおいて楽音信号を生成するとともに、所定のエフェクトアルゴリズムを構築して、エフェクトを付与する。このため、音源回路２００は、後述するように楽音信号を生成するための回路のほかに、エフェクトを付与するためのＤＳＰ（ディジタル・シグナル・プロセッサ）を内蔵している。符号２５０は波形メモリであり、基本的な波形データを音色毎に複数記憶する。
なお、符号２６０は外部回路であって、音源回路２００以外で楽音信号を供給するユニットや、外部に接続されたエフェクタなどのユニットであり、詳細については後述する。符号２７０は遅延メモリであり、内蔵されたＤＳＰにおいて用いられる。
そして、音源回路２００による楽音信号は、ＤＡ変換器１７によりアナログ信号に変換された後、アンプやスピーカ等から構成されたサウンドシステム（ＳＳ）１８により、外部に発音されるようになっている。
【００１１】
＜１−１：音源回路＞
次に、音源回路２００の構成について図２を参照して説明する。この図に示すように、制御レジスタ２０１は、バスＢを介したＣＰＵ１０により各部を制御するものである。読出回路２０２は、波形メモリ２５０に記憶された波形データのうち、指定された音色の波形データを、キーコードＫＣで指定された音高になるようにアドレスを操作して読み出すものである。音量変化制御回路２０３は、読出回路２０２により読み出された波形データを、キータッチＫＴで示された音の大きさとなるようにその振幅値を制御して、エフェクト付与前の音源出力とする。これらの読出回路２０２および音量変化制御回路２０３は、時分割６４チャネルで動作して、各チャネルにおいて異なる楽音信号を生成することが可能となっている。
ＣＰＵ１０は、押鍵等の発音指示が発生した時、該６４チャネルの１つに発音割り当てを行ない、制御レジスタ２０１の割り当てたチャネル領域に該発音指示に応じた楽音の発生を制御する楽音制御データを書き込む。書き込まれた楽音制御データに基づいて読出回路２０２、音量変化制御回路２０３は、対応する楽音の生成を行なう。
なお、音量制御回路２０３からは、生成された各チャネルの楽音が、各サンプリング周期毎に６４チャネル時分割された状態で、ミキサ２１０に対してそのまま出力される。
【００１２】
さて、ミキサ２１０は、音量変化制御回路２０３による楽音信号、内部ＤＳＰ２０５および外部回路２６０からの楽音信号を入力して、所定の処理を施した後、内部ＤＳＰ２０５および外部回路２６０に出力するものである。また、ミキサ２１０は、ＤＳＰに対する出力のうちの任意の出力チャネルの信号をラインを通じて読出回路２０２に戻す。読出回路２０２は、戻された信号を波形メモリのＲＡＭ領域に新たな波形データとして書き込むことが可能である。ミキサ２１０の詳細については後述する。なお、図２および図３において、各信号線に付した符号は、当該チャネルによって伝送される信号のチャネル数である。
ここで、内部ＤＳＰ２０５は、前述したように、楽音信号にエフェクトを付与するためのものであり、この出力の一部である４チャネル分の楽音信号が図１におけるＤＡ変換器１７に供給されて、この電子楽器の最終的な出力となる。
なお、電子楽器の出力が内部ＤＳＰ２０５の出力としている理由は、この電子楽器における出力の最終段をイコライザとしているためであって、このイコライザを、内部ＤＳＰ２０５において構築されるエフェクトブロックの１つとしているからである。
【００１３】
＜１−２：ミキサ＞
次にミキサ２１０について詳細に説明するが、説明の便宜上、ミキサ２１０の構成を説明する前に、ミキサ２１０で実行される処理内容を説明する。
【００１４】
＜１−２−１：ミキサの内部処理＞
ミキサ２１０は、図５に示すように、音源出力による６４チャネルと、内部ＤＳＰ２０５からの１６チャネルと、外部回路２６０からの１６チャネルとの計９６チャネルの楽音信号を入力して、各チャネルの楽音信号に対して設定＃１〜＃９６で定められる乗算処理を施した後、当該設定で定められるアサイン処理にしたがって、内部ＤＳＰ２０５に１６チャネルと、外部回路２６０に１６チャネルとの計３２チャネルに任意に割り当てて出力するものである。
設定＃１〜＃９６はＣＰＵ１０により、制御レジスタ２０１に書き込まれる。設定＃１〜＃６４は、音源の発音チャネル１ｃｈ〜６４ｃｈに、それぞれ対応する。設定＃６５〜＃８０は、ＤＳＰ２０５からミキサ２１０への出力の１ｃｈ〜１６ｃｈに、それぞれ対応する。設定＃８１〜＃９６は、外部入力の１ｃｈ〜１６ｃｈに、それぞれ対応する。各設定＃で定められる処理については後述する。
なお、乗算器２１５における設定＃１〜＃９６に対応した係数乗算処理は、＃の番号順には行われない。図８に見られるように、＃１→＃２→＃６５→＃３→＃４→＃６６→＃５→…→＃３４→＃８１→＃３５→＃３６→＃８２→＃３７→…の順で実行される。
内部ＤＳＰ２０５および外部回路２６０の入出力チャネルのうち、奇数チャネルはステレオのＬ信号に、その奇数の次位の偶数チャネルは当該ステレオのＲ信号に、それぞれ設定される。
したがって、換言すれば、内部ＤＳＰ２０５および外部回路２６０の入出力は、それぞれステレオ８チャネル（ＣＨ）ずつということができる。
【００１５】
なお、説明の便宜上、入出力チャネルを、モノラルで示すときは「ｃｈ」と小文字で表記し、ステレオで示すときは「ＣＨ」と大文字で表記する。したがってステレオ入出力の１つのＣＨは、２つのｃｈで構成される。
ここで、入出力チャネルを「ＣＨ」としてステレオで示す場合、内部ＤＳＰ２０５から供給されるステレオチャネルを、ミキサ２１０から見て入力ＣＨ１〜ＣＨ８と表記し、外部回路２６０から入力したステレオチャネルを入力ＣＨ９〜ＣＨ１６と表記する。同様に、内部ＤＳＰ２０５に入力するステレオチャネルを、ミキサ２１０から見て出力ＣＨ１〜ＣＨ８と表記し、外部回路２６０へ出力するステレオチャネルを出力ＣＨ９〜ＣＨ１６と表記する。また、音源出力については、未だパンニング処理がなされていないので、モノラルのｃｈ１〜ｃｈ６４（発音チャネル１〜６４）と表記する。
【００１６】
＜１−２−２：設定＃（ｉ）＞
次に、設定＃１〜＃９６で定められる処理について図６を参照して説明する。
この処理は、入力する９６チャネルのそれぞれについて実行されるものであり、任意の入力チャネルｉ（ただし、ｉは１〜９６の整数）に対する処理内容は、図６（ａ）に示す設定＃（ｉ）の各情報で定められる。
設定＃１〜＃６４の情報は、各発音チャネルで発音する楽音の音色に応じて設定される。つまり、上述した各発音チャネルの楽音制御データの一部に設定＃（ｉ）の情報が含まれている。
例えばピアノ音色とギター音色が選ばれ、それぞれの音色で同時に別々に演奏が行われる場合、各発音チャネルには、そのチャネルで生成しようとする音色に応じた音色制御データが設定される。つまり、そのチャネルに割り当てられた楽音の音色に応じて異なる設定＃（ｉ）が設定される。
一方、設定＃６５〜＃９６の情報は、パネルスイッチ１３の操作に応じて、ＤＳＰ２０５で実行される各エフェクト毎、あるいは接続される外部回路２６０毎に個別に設定される。
そして設定＃（ｉ）の情報は、第１に、ステレオのＬ、Ｒ信号の重み付けを示すパン情報Ｌ、Ｒと、第２に、そのＬ、Ｒ信号についてのセンドレベルを定めるレベル情報Ｓ１〜Ｓ４と、第３に、これらのパン情報Ｌ、Ｒとレベル情報Ｓ１〜Ｓ４とで定められる乗算結果を、各出力チャネルについてどのように割り当てる（アサインする）かを定めるアサイン情報Ａ１〜Ａ１６とから構成される。アサイン情報Ａ１〜Ａ１６は、それぞれステレオ出力チャネルＣＨ１〜ＣＨ１６に対応している。
【００１７】
ここで、ミキサ２１０の等価回路について図７を参照して説明する。この図に示す回路において、１つの入力チャネルについてみれば、その楽音信号をパン情報Ｌ、ＲにしたがってステレオのＬ、Ｒ信号に重み付けした後に、レベル情報Ｓ１〜Ｓ４をそれぞれ乗算したものと、その楽音信号になにも乗算係数を乗算しないで、そのままＬ、Ｒ信号に分けたものとの、計５チャネル分のステレオ信号が得られる。そして、この５チャネル分のステレオ信号のうちいずれかが、出力チャネルＣＨ１〜ＣＨ１６の各々に対し、後述するアサイン情報により択一的に選択されるようになっている。同様な処理が、入力される９６チャネルの楽音信号に対して行なわれる。
【００１８】
この際、パン情報Ｌ、Ｒおよびレベル情報Ｓ１〜Ｓ４の係数をｄＢ（デシベル）で表記すれば、入力チャネルの楽音信号に乗算すべき８個の乗算係数Ｍ１〜Ｍ８は、図６（ｂ）に示すように、パン情報Ｌ、Ｒとレベル情報Ｓ１〜Ｓ４とを加算する組み合わせにより表わすことができる。
ここで、同図（ｂ）で表わされる乗算係数Ｍ１〜Ｍ８を、後述する構成によって、入力チャネルの楽音信号に時分割で乗算すると、図７に示した８個の乗算結果を等価的に得ることができる。
【００１９】
次に、設定＃（ｉ）の情報のうち、アサイン情報Ａ１〜Ａ１６について説明する。
アサイン情報Ａ１〜Ａ１６は、それぞれステレオ出力チャネルＣＨ１〜ＣＨ１６に対応して設定されるものであり、３ビットで、係数乗算しないものおよび８個の乗算係数をしたものを、当該ステレオ出力チャネルＣＨにアサインするものである。詳細には、任意のステレオ出力チャネルｊ（ただし、ｊは１〜１６の整数）に対するアサイン情報Ａ（ｊ）の内容は、図６（ｃ）に示すとおりである。
この図を用いれば、例えば、設定＃（７９）のアサイン情報Ａ（１０）が「１０１」である場合、入力ｃｈ７９の楽音信号に、乗算係数Ｍ３を乗じたものがステレオ出力ＣＨ１０のＬに、また、乗算係数Ｍ４を乗じたものがステレオ出力ＣＨ１０のＲに、それぞれアサインされることがわかる。すなわち、ステレオ入力ＣＨ８のＬ（内部ＤＳＰ２０５出力ｃｈ１５）の楽音信号に、乗算係数Ｍ３を乗じたものが外部回路２６０への外部出力ｃｈ３に、また、乗算係数Ｍ４を乗じたものが外部回路２６０への外部出力ｃｈ４に、それぞれアサインされる。
【００２０】
＜１−２−３：ミキサの構成＞
次に、上述した内部処理を実行するためのミキサの内部構成について図３を参照して説明する。
図において、タイムスロット変換器２１１には、図８の音源ｃｈタイムスロットに示す時分割の６４チャネル出力が入力され、タイムスロット変換器２１１により、音源出力６４ｃｈの各々に対応するタイムスロット幅は２／３に圧縮される。したがって、１サンプリング期間においては、１．５倍の９６個のタイムスロット数が確保される。セレクタ２１２は、変換された９６個のタイムスロットに、音源出力６４ｃｈと、ＤＳＰ出力ポート２１３を介して供給された内部ＤＳＰ２０５からの１６ｃｈと、インターフェイス２０４および外部入力ポート２１４を介して供給された外部回路２６０からの１６ｃｈとの計９６ｃｈを、それぞれ１対１に割り当てるようにチャネルｃｈの選択を行なう。
【００２１】
ここで、外部回路２６０としては、他の音源により生成された楽音信号を入力する入力手段であっても良いし、楽音信号にエフェクトを付与するための入出力手段であっても良い。本実施形態において、前者の手段としては、マイク入力などのアナログ信号を入力するためＡＤ変換器２６１や、他の音源としてＦＭ音源回路２６３を想定し、後者の手段としては、自然楽器の発音メカニズムをシミュレートした電気的モデルを動作させ、これにより自然楽器の楽音を合成する物理モデル音源２６２や、内部ＤＳＰ２０５以外によってエフェクトを付与するための外部ＤＳＰ２６４を想定している。このうち、物理モデル音源２６２は、例えば、ギターなどの弦楽器による楽音を合成する場合、弦の弾性特性をシミュレートした非線形素子と弦の振動周期に相当する遅延回路とを閉ループ接続したものから構成される。この閉ループに対し一種の励起信号として 前記６４発音チャネルのいずれかを使用して生成した楽音信号を入力（ミキサ２１０から見れば、閉ループ回路に出力）して、閉ループを循環する信号を出力（ミキサ２１０から見れば入力）として取り出すことにより、当該ギターの物理的特性を模したエフェクトが付与されることとなる。
この場合、波形メモリ２５０には、ギターのピッキングパルスを録音した励起波形データがあらかじめ記憶されており、前記発音チャネルではその励起波形データの読み出しにより前記発音信号が発生する。
また、ミキサ２１０における内部信号は、複数ビットのパラレル信号であり、外部回路２６０における内部信号はシリアル信号とされる。そのため、インターフェイス２０４には、ミキサ２１０から外部回路２６０への信号をパラレルからシリアルに変換する機能と、逆に、外部回路２６０からミキサ２１０への信号をシリアルからパラレルに変換する機能とが備わる。それにより、１チップの集積回路で構成される音源回路２００（図２参照）の端子数が低減される。
なお、外部回路２６０は音源回路２００を実装するメイン基板に載置してもよく、あるいは前記メイン基板に設けたコネクタに接続する構造としてもよい。それにより、外部回路２６０の数を変更することが可能になり、機能の多様化を図ることができる。
例えば、外部回路２６０をメイン基板に載置する場合、外部回路２６０の数に応じて電子楽器のグレードを変化させることができる。すなわち、高級機向けとして外部回路２６０の数を３以上の複数とし、中級機向けとして外部回路２６０の数を１ないし２とし、低級機向けとして外部回路２６０を省略したメイン基板を用意することにより、用途、コストに応じた電子楽器を提供することが可能になる。
また、外部回路２６０をメイン基板に設けたコネクタに接続する構造とすれば、機能が異なる外部回路２６０を有する複数のボードを用意し、各ボードを所要に応じて選択して接続することにより、電子楽器のグレードアップをすることができる。
【００２２】
さて、乗算器２１５は、変換後における１個のタイムスロットをさらに８つに分割した各タイミングにおいて、当該設定＃（ｎ）で定められる乗算係数Ｍ１〜Ｍ８をそれぞれ、そのタイムスロットでセレクタ２１２から出力されるチャネル（ｎ）の楽音信号に対して乗算される。
ラッチ回路２１６は、当該ｃｈの楽音信号に対し乗算しないものをラッチするものであり、また、ラッチ回路群２１７は、８個の乗算結果をラッチするものである。
次に、累算器２１０１〜２１０４は、それぞれ出力ＣＨ１〜ＣＨ８のＬ、Ｒおよび出力ＣＨ８〜ＣＨ１６のＬ、Ｒに対応するものである。言い換えれば、累算器２１０１は、内部ＤＳＰ２０５に供給する内部ＤＳＰ入力ｃｈ１、３、５、７、９、１１、１３、１５の奇数チャネルｃｈに対応し、累算器２１０２は、内部ＤＳＰ２０５に供給する内部ＤＳＰ入力ｃｈ２、４、６、８、１０、１２、１４、１６の偶数チャネルｃｈに対応し、累算器２１０３は、外部回路２６０に供給する外部出力ｃｈ１、３、５、７、９、１１、１３、１５の奇数チャネルｃｈに対応し、累算器２１０４は、外部回路２６０に供給する外部出力ｃｈ２、４、６、８、１０、１２、１４、１６の偶数チャネルｃｈに対応する。
累算器２１０１〜２１０４は、各タイムスロットで、同一チャネルの、異なる出力ＣＨに対する処理を互いに並行に行なう。
【００２３】
＜１−２−４：ミキサにおける累算器の構成＞
そこで、累算器２１０１〜２１０４の構成について累算器２１０１を例にとって図４を参照して説明する。
ラッチ回路２１６およびラッチ回路群２１７においては、上述したように１個のタイムスロットについて、その楽音信号に対し乗算しないもの、および乗算係数Ｍ１〜Ｍ８をそれぞれ乗算したものについて計９個の演算結果がラッチされている。セレクタ２１１１は、乗算器２１５による乗算タイミングと同じタイミングにて、すなわち１個のタイムスロットを８個に分割したタイミングにて、設定＃（ｎ）のアサイン情報Ａ１〜Ａ８で定められる乗算結果を、順次選択するものであり、その選択結果を、加算器２１１２の一方の入力端に供給する。
シフトレジスタ２１１３は、加算器２１１２による加算結果を、セレクタ２１１１の選択タイミングにて順次シフトするものであり、そのシフト段数は、出力チャネルＣＨ１〜ＣＨ８のＬ（ｃｈ１、３、５、７、９、１１、１３、１５）に対応して８段である。各タイミングにおいてシフトレジスタ２１１３から出力される加算結果は、ゲート回路２１１４を介して加算器２１１２の他方の入力端に供給される。
【００２４】
ここで、ゲート回路２１１４は、１つ前のサンプリング期間に対応する加算結果が加算器２１１２における他方の入力端に供給されるのを防ぐために、１サンプリング期間における９６個のタイムスロットのうち、最初のタイムスロットにおいてのみ閉じるものである。これにより、加算器２１１２は、各出力チャネルについて、１サンプリング期間における９６個のタイムスロット分、それぞれ累積することとなる。
そして、最終的な累算器２１０１の出力は、１サンプリング期間における９６個のタイムスロットのうち最後のタイムスロットであって、当該アサイン情報Ａ８で定められる演算結果がセレクタ２１１１で選択された後にシフトレジスタ２１１３の各段にセットされたデータである。これら各段にセットされたデータがＤＳＰ入力ポート２１８（図３参照）を介して内部ＤＳＰ２０５（図２参照）に、当該サンプリング期間におけるミキサ２１０の出力ＣＨ１〜ＣＨ８のＬ信号として供給される。
【００２５】
なお、この１サンプリング期間における累算において、選択された乗算結果によっては、オーバーフロー（桁溢れ）が発生する場合がある。このため、加算器２１１２は、オーバーフローが発生した場合に、ビットが「１」となるフラグを桁溢れ情報として出力する。そして、かかる桁溢れ情報が、１個のタイムスロットにおいて、どのタイミングで「１」となったかを判定することで、当該オーバーフローがどの出力チャネルにおいて発生したかを検出することができる。
また、累算器２１０２〜２１０４についても累算器２１０１と同構成である。
ただし、累算器２１０３および２１０４については、出力ＣＨ９〜ＣＨ１６を対象とするから、そのセレクタ２１１１には、アサイン情報Ａ９〜Ａ１６が供給され、その出力は外部出力ポート２１９およびインターフェイス２０４（図３参照）を介して外部回路２６０に供給される。
【００２６】
＜２：動作＞
次に、上述した電子楽器の動作について説明する。図１０は、この電子楽器の主動作を示すフローチャートである。
まず、この電子楽器において電源スイッチがオンされると、ステップＳａ１においてＣＰＵ１０は、イニシャライズ（初期化）処理を行なう。この初期化処理には、例えば、ＲＡＭ１２のリセットや、前回の終了処理において外部記憶装置１６において記憶した設定状態を読み出して、今回における設定状態としてセットするなどの処理が該当する。
次に、ＣＰＵ１０は、ステップＳａ２において起動要因をチェックする。ここで、この電子楽器における起動要因とは、次の事由によって発生するものである。
すなわち、この起動要因は、
▲１▼：鍵盤１５における状態が変化した場合に発生する（ＭＩＤＩにおけるイベント発生と同義）、
▲２▼：パネルスイッチ１３における設定状態が変化した場合に発生する、
▲３▼：所定の時間毎に周期的に発生する、
▲４▼：電源スイッチのオフ操作により発生する、
▲５▼：▲１▼〜▲４▼以外の要因により発生する。
なお、▲１▼、▲２▼、▲４▼について各部の状態変化は、各部の状態をチェックして、その状態をＲＡＭ１２に記憶するとともに、前回のチェック時において記憶した各部の状態を読み出し比較して、その変化があった部分を判別することで、検出が可能である。また、▲３▼については、システムクロックにより起動可能である。
次に、ＣＰＵ１０は、ステップＳａ３において起動要因が発生していないと判別すれば、処理手順をステップＳａ２に戻して、起動要因が発生するまで待機する一方、起動要因が発生すれば、次のステップＳａ４において当該起動要因が上記▲１▼〜▲５▼のいずれかによるものであるかを判別する。
【００２７】
＜２−１：鍵盤処理＞
この判別の結果、当該起動要因が▲１▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ５において鍵盤処理を実行する。かかる鍵盤処理においては、押鍵に対応する押鍵処理と、離鍵に対応する離鍵処理との２通りがある。
前者の押鍵処理の場合、ＣＰＵ１０は、音源回路２００に対し、当該押鍵によるキーオンＫＯＮの情報を転送するとともに、当該押鍵に係る発音を行なわせるため、６４の発音チャネルの中から空きとなっている発音チャネルを１チャネル分、割り当てる。ここで、ＣＰＵ１０は、音源回路２００の発音チャネルがすべて使用中であるならば、発音が最も進行しているチャネル、あるいは、発音開始が早くかつ最も音量が小さいチャネルの楽音を消音させて、強制的に空きチャネルを作り、このチャネルを当該押鍵に係る発音用に割り当てる。そして、ＣＰＵ１０は、割り当てた発音チャネルに対応する制御レジスタ２０１の記憶領域に、指定されている音色対応し、かつ、前記キーオンの情報で示されるキーコードＫＣ、キータッチＫＴに応じた楽音制御データを書き込む。
音源回路２００では、読出回路２０２が、制御レジスタ２０１に設定された該楽音制御データに基づいて、波形メモリ２５０から、指定された音色の波形データを、当該キーオンＫＯＮに付帯するキーコードＫＣで指定された音高になるようにアドレスを操作して読み出し、これを音量変化制御回路２０３が、やはり制御レジスタ２０１に設定された該楽音制御データに基づいて、キータッチＫＴで指定された音の大きさとなるように当該波形データのエンベロープを制御する。
こうして、当該押鍵操作に対応した楽音信号の発生が開始され、生成された楽音信号がミキサ２１０に供給される。なお、上述したように、発音チャネルの楽音制御データには、ミキサ２１０の設定＃１〜＃６４が含まれており、発音開始時に発音チャネルｎに対応する設定＃（ｎ）も同時に設定される。
【００２８】
一方、後者の離鍵処理の場合、ＣＰＵ１０は、音源回路２００に対し、当該離鍵によるキーオフＫＯＦＦの情報を転送する。これにより、音源回路２００では、読出回路２００が、離鍵された鍵盤に対応した楽音を生成している発音チャネルを６４の発音チャネルからサーチし、発見された場合にはその発音チャネルに対し当該キーオフＫＯＦＦの対であるキーオンＫＯＮによって行なわれている波形データの読出を停止して、楽音信号の生成を終了させる。
なお、かかる鍵盤処理の後に、ＣＰＵ１０は、再び起動要因をチェックすべく、処理手順をステップＳａ２に戻す。
【００２９】
＜２−１−１：ミキシング動作＞
ここで、楽音信号がミキサ２１０に供給された場合におけるミキシング動作について説明する。
まず、音量変化制御回路２０３（図２参照）によって、キータッチＫＴで指定された音の大きさとなるようにその振幅値が制御された６４ｃｈの楽音信号は、ミキサ２１０内部のタイムスロット変換器２１１（図３参照）に入力される。タイムスロット変換器２１１は、図８に示すように、音源出力チャネル６４ｃｈのそれぞれに対応するタイムスロット幅を、奇数スロットの始点をそのままにして、２／３に圧縮する。これにより、偶数スロットの次位にはそれぞれ１個の空きスロットが発生し、全体でみれば、計３２個の空きスロットが発生する。
セレクタ２１２は、これらの空きスロットに対し、内部ＤＳＰ２０５からの内部ＤＳＰ出力ｃｈ１〜ｃｈ１６および外部回路２６０から入力した外部入力ｃｈ１〜ｃｈ１６を選択して順次割り当てる。
こうして、６４個のタイムスロットを圧縮して得た９６個のタイムスロットに対し、音源出力６４ｃｈ、内部ＤＳＰ２０５からの出力された１６ｃｈおよび外部回路２６０から入力した１６チャネルの計９６チャネルが、それぞれ個々に割り当てられる。
【００３０】
次に、乗算器２１５（図３参照）は、図９に示すように、変換後のタイムスロット１個をさらに８つに分割した各タイミングにおいて、当該タイムスロットに割り当てられているチャネルの設定＃（ｎ）で定められる乗算係数Ｍ１〜Ｍ８を、当該タイムスロットに割り当てられたチャネルの楽音信号に、それぞれ順次乗算する。そして、ラッチ回路群２１７（図３参照）は、これら８個の乗算結果をラッチする一方、ラッチ回路２１６は、当該楽音信号に乗算しないものをラッチする。
したがって、ラッチ回路群２１７およびラッチ回路２１６においては、１個のタイムスロットにかかる入力１ｃｈ分について、その楽音信号に対し乗算係数Ｍ１〜Ｍ８を乗算したものと乗算しないものとについて計９個の演算結果がラッチされるので、入力１ｃｈについて、図７に示した等価回路における選択前の演算結果が得られることとなる。
なお、ラッチ回路群２１７およびラッチ回路２１６におけるラッチのため、当該累算処理は、次のタイムスロットに移行して実行される。
【００３１】
次のタイムスロットにおいて、累算器２１０１のセレクタ２１１１（図４参照）には、タイムスロット１個をさらに８つに分割した、乗算器２１５と同じタイミングにおいて、当該チャネルに対応する設定＃（ｎ）のアサイン情報Ａ１〜Ａ８が順次供給される。
このため、セレクタ２１１１は、第１番目のタイミングにおいて、アサイン情報Ａ１により出力チャネルＣＨ１のＬにアサインされる演算結果を選択する。この選択結果は、加算器２１１２によって、シフトレジスタ２１１３のシフト結果と加算されるが、ここで、説明の便宜上、処理にかかるタイムスロットを１サンプリング期間において最初ものとすると、ゲート回路２１１４が閉じているので、選択結果には何も加算されない。
次の第２番目のタイミングにおいて、セレクタ２１１１は、アサイン情報Ａ２よって出力チャネルＣＨ２のＬにアサインされる演算結果を選択する一方、シフトレジスタ２１１３は、格納した内容を１段だけシフトする。
以降、第８番目のタイミングまで、同様な動作を繰り返すことにより、シフトレジスタ２１１３には、出力チャネルＣＨ１〜ＣＨ８のＬにアサインされた選択結果が順次格納されることとなる。
【００３２】
次に、処理が次のタイムスロットにかかると、その第１番目のタイミングでは、シフトレジスタ２１１３から、前のタイムスロットにおける第１番目のタイミングでの選択結果がシフトされ、ゲート回路２１１４を介して加算器２１１２の他方の入力端に供給される。このため、今回のタイムスロットにおける出力チャネルＣＨ１のＬのデータに、前回のタイムスロットにおける出力チャネルＣＨ１のＬのデータが累算されることになる。第２番目〜第８番目のタイミングでも同様である。
したがって、今回のタイムスロットにおいて、シフトレジスタ２１１３には、前回のタイムスロットにおける出力チャネルＣＨ１〜ＣＨ８のＬの各データを、それぞれのチャネルにおいて累算した結果が格納されることになる。
このような動作が１サンプリング期間における９６個のタイムスロットについてそれぞれ実行される。そして、９６個のタイムスロットのすべてについて実行されると、累算器２１０１のシフトレジスタ２１１３の各段には、当該サンプリング期間における出力チャネルＣＨ１〜ＣＨ８のＬの各累算結果が格納されることとなる。したがって、これが、当該サンプリング期間における出力チャネルＣＨ１〜ＣＨ８のＬの各出力としてＤＳＰ入力ポート２１８を介し、内部ＤＳＰ２０５に供給される。
【００３３】
累算器２１０２についても、累算器２１０１と同様に動作することで、当該サンプリング期間における出力チャネルＣＨ１〜ＣＨ８のＲの各累算結果が、ＤＳＰ入力ポート２１８を介し、内部ＤＳＰ２０５に供給される。
累算器２１０３についても、累算器２１０１、２１０２と同様に動作する。ただし、各タイムスロットにおける第１番目〜第８番目のタイミングにおいては、アサイン情報Ａ９〜Ａ１６よって出力チャネルＣＨ９〜ＣＨ１６のＬにアサインされる演算結果が選択され、それら各累算結果が、外部出力ポート２１９およびインターフェイス２０４を介し外部回路２６０に供給される。
累算器２１０４についても、累算器２１０３と同様に動作することで、当該サンプリング期間における出力チャネルＣＨ９〜ＣＨ１６のＲの各累算結果が、外部出力ポート２１９およびインターフェイス２０４を介し外部回路２６０に供給される。
【００３４】
そして、ＤＳＰ入力ポート２１８を介して内部ＤＳＰ２０５に供給されたＣＨ１〜ＣＨ８は、所定の効果が付与された後、ＤＳＰ出力ポート２１３を介して、その一部がミキサ２１０に再入力される一方、その一部がＤＡ変換器１７およびサウンドシステム１８を介して発音される。
一方、外部出力ポート２１９およびインターフェイス２０４を介して外部回路２６０に供給された出力ＣＨ９〜ＣＨ１６は、やはり所定の効果が付与された後、インターフェイス２０４および外部入力ポート２１４を介して、ミキサ２１０に再入力される。なお、Ａ／Ｄ変換器２６１や、ＦＭ音源回路２６３などから楽音信号を入力する場合、入力ＣＨ９〜ＣＨ１６の一部がその入力用に割り当てられる。また、出力ＣＨ９〜ＣＨ１６のすべてを常にミキサ２１０から外部回路２６０に出力する必要はなく、任意である。
【００３５】
このようなミキシング動作により、図７に示した回路が等価的に実行されることとなる。
【００３６】
＜２−２：パネルスイッチ処理＞
さて、動作説明を図１０に示したフローチャートに戻す。ステップＳａ４における判別の結果、起動要因が▲２▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ６においてパネルスイッチ処理を実行し、パネルスイッチ１３の設定状態を認識し、各部における状態を認識した設定状態に変更する。
パネルスイッチには、音色選択スイッチ、音色エディットスイッチ、エフェクト選択スイッチ、エフェクトエディットスイッチ、ミキサ制御スイッチ等のスイッチがあり、パネルスイッチ処理では、それらのスイッチ操作に応じて演奏音色の指定、エディット、内部ＤＳＰ２０５にて同時に実行される複数エフェクトの選択あるいは設定、さらに外部回路２６０の入出力信号のレベル設定等が行なわれる。
なお、かかるパネルスイッチ処理の後に、ＣＰＵ１０は、再び、起動要因をチェックすべく、処理手順をステップＳａ２に戻す。
【００３７】
＜２−３：フラグ処理＞
また、ステップＳａ４における判別の結果、起動要因が▲３▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ７において、図１１に示すフラグ処理を実行する。
このフラグ処理は、一定時間間隔で、詳細には、１つのタイムスロットを８つに分割したタイミング毎に実行されるものであり、当該タイミングで処理対象となっている出力チャネルにおいてオーバーフローが発生しているか否かを検出するとともに、発生した場合にはユーザにその旨を表示部１４に表示する処理である。
まず、ＣＰＵ１０は、ステップＳｂ１において、累算器２１０１〜２１０４の各加算器において出力される桁溢れ情報をそれぞれ取り込む。そして、ＣＰＵ１０は、ステップＳｂ２において、取り込んだ桁溢れ情報から、いずれかの累算器においてオーバーフローが発生しているかを判別する。
この判別結果が「Ｙｅｓ」ならば、ＣＰＵ１０はステップＳｂ３において、第１に、当該桁溢れ情報を出力した累算器と、このフラグ処理を起動したタイミングとから、オーバーフローが発生した出力チャネル（ｊ）を特定する。例えば、当該桁溢れ情報が累算器２１０３から出力され、このフラグ処理の起動タイミングがタイムスロットにおける第２番目のタイミングであるならば、オーバーフローが発生した出力チャネルは、出力ＣＨ１０のＬ（すなわち、外部回路２６０への外部出力ｃｈ３）である。第２に、ＣＰＵ１０は、表示部１４（図１参照）に対し、当該出力チャネルｃｈ（ｊ）においてオーバーフローが発生した旨を表示させ、ユーザに対し、当該出力チャネルｃｈ（ｊ）に対する入力チャネルのレベル設定を下げるように警告する。第３に、ＣＰＵ１０は、当該出力チャネルｃｈ（ｊ）に対応して設けられるレジスタＷＴ（ｊ）に初期値ｐをセットする。なお、ここで、説明の便宜上、外部回路２６０への外部出力ｃｈ１〜ｃｈ１６を、出力ｃｈ１７〜ｃｈ３２として、内部ＤＳＰ２０５に供給する内部ＤＳＰ入力ｃｈ１〜ｃｈ１６の続番と考えることとする。
したがって、レジスタＷＴ（ｊ）としてＷＴ１〜ＷＴ３２がそれぞれ出力ｃｈ１〜ｃｈ３２に対応することとなる。
一方、ステップＳｂ２における判別結果が「Ｎｏ」ならば、ＣＰＵ１０はステップＳｂ３の処理を実行することなく、処理手順をステップＳｂ４にスキップさせる。
【００３８】
次にステップＳｂ４でＣＰＵ１０は、レジスタＷＴ１〜ＷＴ３２において、そこにセットされた値が「０」となっていないものを「１」だけデクリメントする。すなわち、レジスタＷＴ（ｊ）にセットされた初期値ｐは、このフラグ処理が起動される毎に「１」だけデクリメントされるようになっている。
そして、ＣＰＵ１０はステップＳｂ５において、レジスタＷＴ１〜ＷＴ３２のうち、デクリメント後において値が「０」となっていないものが存在するか否かを判別し、あればステップＳｂ６において当該レジスタＷＴ（ｊ）に対応する出力チャネルｃｈ（ｊ）のオーバーフロー表示を消去させる。
【００３９】
これにより、出力チャネルｃｈ（ｊ）においてオーバーフローが発生した旨の表示は、オーバーフローが発生しなくなった時点から初期値ｐでセットされた回数だけフラグ処理が起動されると、その表示が消去されるようになっている。逆に言えば、初期値ｐは、出力チャネルにおいてオーバーフローが発生した旨の表示をオーバーフローが発生しなくなった時点からどのくらい継続させるかについて、フラグ処理の起動回数で示したものである。
そして、ステップＳｂ５の判別結果が「Ｎｏ」であれば、あるいはステップＳｂ６の処理が終了すると、このフラグ処理をＣＰＵ１０は終了させる。
【００４０】
このようなフラグ処理により、ユーザは、オーバーフローが発生した出力チャネルを認識して、当該出力チャネルに対する入力チャネルのレベル設定を下げて、当該オーバーフローに対処することができる。
なお、この実施形態においては、オーバーフローが発生した出力チャネルを表示部１４に表示するのみとしているが、ＣＰＵ１０が当該出力チャネルにおける入力ゲインを自動設定して、当該オーバーフローに対し自動的に対処することとしても良い。
【００４１】
＜２−４：終了処理＞
さて、動作説明を図１０に示したフローチャートに戻す。ステップＳａ４における判別の結果、起動要因が▲４▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ８において、例えば、各部の設定状態を外部記憶装置１６に保存するなどの終了処理を実行した後、実際に電源を遮断させる。これにより電子楽器として動作は終了する。
【００４２】
＜２−５：その他の処理＞
また、ステップＳａ４における判別の結果、起動要因が▲５▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ９において、その起動要因に対応する処理を実行した後、処理手順を再びステップＳａ２に戻す。
【００４３】
＜３：ミキサの効果＞
さて、このような電子楽器における内部ＤＳＰ２０５は、楽音信号に対し、ある１つの音響効果を付与する効果付与手段（エフェクトブロック）の集合体である。外部回路２６０における外部ＤＳＰ２６４も同様である。ここで、内部ＤＳＰ２０５と、外部ＤＳＰ２６４とによって、例えば、図１２に示すようなエフェクトアルゴリズムを構築する場合について考えてみる。
図１２において、パネルスイッチの操作に応じて、内部ＤＳＰ２０５に、インサーションエフェクト１、ローパスフィルタ、エフェクト１およびエフェクト２、イコライザ、の５つのエフェクトが設定されおり、また、外部ＤＳＰ２６４には１つの外部ＤＳＰエフェクトが設定されている。そして、ミキサには、ＤＳＰに対する５つのステレオ出力チャネル▲１▼〜▲５▼、および外部ＤＳＰエフェクトに対する１つのステレオ出力チャネル▲６▼が設定されている。
【００４４】
図１２の構成の場合、ミキサ２１０は、図１３に示すように、内部ＤＳＰ２０５におけるエフェクトブロックへの入出力と、外部ＤＳＰ２６４へのエフェクトブロックの入出力とを同じ位置付けで扱うことができる。このことは、ユーザが所望のエフェクトアルゴリズムを構築する際に、内部ＤＳＰ２０５のエフェクトブロックと外部２６４のエフェクトブロックとを特に意識して区別する必要がないことを意味する。したがって、ユーザにとっては、エフェクトアルゴリズムを構築や、ミキシングの設定をする際の負担を減らすことができる。
【００４５】
また、内部ＤＳＰ２０５のエフェクトブロックと外部２６４のエフェクトブロックとを区別する必要がないことは、他の外部ＤＳＰを導入する場合でも、内部ＤＳＰ２０５や、外部ＤＳＰ２６４と、同じ位置付けで扱うことができることを意味する。このため、本実施形態におけるミキサ２１０は、機能拡張をユーザに意識させずにできるので、さらに複雑なエフェクトブロックも容易に構築することができる。
さらに、図１３をみても判るように、ミキサ２１０において、内部の音源出力と、Ａ／Ｄ変換器２６１を介して供給される外部出力についても、同じ位置付けで扱うことができる。この意味においてもエフェクトアルゴリズムの構築や、ミキシングの設定におけるユーザの負担を減らすことができる。
なお、図１２において、音源出力が同時に異なる音色を生成しているが、これは、鍵盤１５についてある領域ではギター音色を、他の領域ではピアノ音色を、それぞれ生成するように設定することが可能である。
【００４６】
その場合、６４発音チャネルのうち、ギター音色の押鍵に応じた発音が割り当てられたチャネルでは、制御レジスタの対応する領域にギター音色の音色制御データが設定され、ピアノ音色の押鍵に応じた発音が割り当てられたチャネルでは、ピアノ音色の音色制御データが割り当てられる。ピアノ音色を発音中複数チャネルの出力がミキサ▲４▼により混合され、内部ＤＳＰで実行されているインサーションエフェクトに供給される。ここで、ミキサ▲４▼の設定は、アサイン情報Ａ４で行われる。また、ミキサ▲４▼以外のアサイン情報Ａ（ｊ）には「０００」すなわち「出力しない」を設定する。
【００４７】
一方、ギター音色で発音中の複数チャネルは、ミキサ▲１▼（Ａ１）、ミキサ▲２▼（Ａ２）、ミキサ▲３▼（Ａ３）、ミキサ▲６▼（Ａ９）でミキシングされ、各エフェクトブロックに供給される。外部のＡ／Ｄ変換器２６１の出力は、ミキサ▲５▼を通じてローパスフィルタに供給される。また、イコライザの出力は、内部ＤＳＰからＤＡＣ１７へ出力するよう設定されている。制御レジスタ２０１の設定により、１６個のミキサ出力のうちから任意の１つを選択し、読出回路を通じて波形メモリに波形データとして書き込むことが可能である。
【００４８】
図１３に示されるように本実施形態では、Ａ／Ｄ変換器、外部音源、外部ＤＳＰ等の外部回路が、チップ内部の音源、ＤＳＰと同様に扱うことができるため、外部回路の追加により音源回路２００の機能を容易かつ自由に拡張することができる。
また、図１２、１３においてインサーションエフェクトとは、音色に固有なエフェクトブロックである。さらに、図１３に示すエフェクトブロックは、一例であり、内部ＤＳＰ２０５において構築可能なすべてのブロックを示すものではない。外部ＤＳＰ２６４についても同様である。
【００４９】
また、本実施形態におけるミキサ２１０は、内部回路２０５や外部ＤＳＰ２６４などの出力を累算する累算器を共用しているので、全体として回路規模を簡略化を図ることができる。
くわえて、ミキサ２１０によれば、ステレオ単位で楽音信号を処理するようにしたので、ユーザにとっても、装置にとっても扱いが簡略化される。例えば、ミキサ２１０においては、入力チャネル１ｃｈに対し、Ｌ、Ｒ信号について４つの乗算結果、すなわち、８つの乗算結果を求めるが、この演算に対する乗算係数は、パン情報Ｌ、Ｒおよびレベル情報Ｓ１〜Ｓ４の計６つで済んでいる。このため、各種の情報を簡略化することができる。
ミキサ２１０の入力側についてのミキシング情報は、設定＃（ｉ）という情報を用いて共通の態様で設定され、ミキサ２１０の出力側についてのミキシング情報は、アサイン情報Ａ１〜Ａ１６を用いて共通の態様で設定される。ミキサ２１０の入力側は、実施形態においては、内部音源、内部ＤＳＰ、外部入力などがあるが、外部入力は、内部音源、内部ＤＳＰからのミキサへの入力と同様に扱うことができ設定が容易である。また、ミキサ２１０の出力側は、実施形態においては内部ＤＳＰ、外部出力などがあるが、外部出力は、内部ＤＳＰへのミキサ出力と同様に扱うことができ設定が容易である。
なお、実施形態においては、内部ＤＳＰを介してＤ／Ａ変換器へミキサ出力が供給される場合を示したが、これに代えて、ミキサ出力を直接Ｄ／Ａ変換器へ出力してもよい。この場合においても、内部回路への出力と同様に扱うことができ、設定が容易である。
【００５０】
＜４：その他＞
なお、上述した本実施形態においては、設定＃（ｎ）の情報をパネルスイッチ１３で設定することとしたが、表示部１４にパネルスイッチを模した画面を表示させて、この画面を操作する、いわゆるＧＵＩ（グラフィカル・ユーザ・インターフェイス）により設定することとしても良い。
さらに上述した本実施形態では、鍵盤操作に応じて楽音の発生を制御するようになっていたが本発明はそれに限らず、ＭＩＤＩ端子から入力するノートオン、ノートオフ等のＭＩＤＩイベントに応じて制御したり、あるいは、曲データを再生して再生されたノートオン、ノートオフ等のイベントに応じて制御するようにしてもよい。
また、演奏入力は、上述した実施例の１パート、２パートの例に限らず、ＭＩＤＩの１６パート、あるいはそれ以上の演奏パートを入力があってもよい。それにより、音色が各パート毎に設定され、複数の音色によるアンサンブル演奏を行なうことが可能になる。
【００５１】
【発明の効果】
以上説明したように本発明によれば、全体の回路規模を小さく抑え、拡張が容易であり、かつ、外部入力も容易に扱うことが可能となる。
【図面の簡単な説明】
【図１】 本発明を適用した実施形態にかかる電子楽器の構成を示すブロック図である。
【図２】 同実施形態における音源回路の構成を示すブロック図である。
【図３】 同音源回路におけるミキサの構成を示すブロック図である。
【図４】 同ミキサにおける累算器の構成を示すブロック図である。
【図５】 同ミキサにおける各入出力チャネルを説明するためのブロック図である。
【図６】 （ａ）は、同ミキサにおける各入力チャネルを処理するための設定＃（ｎ）の情報を説明するための図であり、（ｂ）は、同設定＃（ｎ）の情報で定められる乗算係数を説明するための図であり、（ｃ）は、同設定＃（ｎ）のうち、アサイン情報Ａ（ｎ）の内容を説明するための図表である。
【図７】 同ミキサにおけるミキシング処理の等価回路を示す図である。
【図８】 同ミキサにおけるタイムスロット変換の動作を説明するためのタイミングチャートである。
【図９】 同ミキサにおけるミキシング処理の動作を説明するためのタイミングチャートである。
【図１０】 同電子楽器の全体動作を示すフローチャートである。
【図１１】 同電子楽器のフラグ処理を示すフローチャートである。
【図１２】 同ミキサ、内部ＤＳＰおよび外部回路によって構築されるエフェクトブロックの一例を示すブロック図である。
【図１３】 同ミキサによる内部ＤＳＰと外部回路との対等関係を説明するためのブロック図である。
【符号の説明】
１００……ＣＰＵ（検出手段）、２１１……タイムスロット変換器（第１の入力手段、変換手段）、２１２……セレクタ（２１１、２１２により割当手段）、２１３……ＤＳＰ出力ポート、２１４……外部入力ポート（２１３、２１４いずれも第２の入力手段）、２１５……乗算器（演算手段）、２１０１〜２１０４……累算器（累積手段）、２１１１……セレクタ（出力手段）
【発明の属する技術分野】
本発明は、例えば、時分割多重で生成された複数チャネルの楽音信号に、エフェクトを付与する際に用いて好適なミキシング装置に関する。
【０００２】
【従来の技術】
近年、複数の制御プログラムをそれぞれ実行することにより、入力されるディジタル信号に様々な数値演算処理を施すディジタル・シグナル・プロセッサ（ＤＳＰ）が、半導体製造技術の進歩に伴い容易に入手できるようになったため、様々な分野で用いられるようになってきている。
例えば、ＤＳＰは、電子楽器において用いられている。この場合のＤＳＰは、楽音に音響効果を付加するエフェクトブロックの集合体として用いられ、これらエフェクトブロックを種々組み合わせて、楽音に異なる音響効果を並列的に付加するようになっている。
【０００３】
一般に、電子楽器においては、楽音信号を生成する音源回路が時分割多重で動作して、複数チャネル分の楽音信号を同時に生成する構成となっているため、ＤＳＰによって所定の音響効果する構成は、次のようになっていた。すなわち、音源回路においては、複数チャネル（の一部）の楽音信号を１サンプリング期間（周期）毎に累算し、この累算結果をＤＳＰに供給する一方、ＤＳＰにおいては、所定のエフェクトアルゴリズムを構築して、音源回路における累算結果に所定の音響効果を並列的に付加して、これらを１サンプリング期間毎に累算する構成となっていた。そして、ＤＳＰにおいて累算された信号がＤ／Ａ変換器でアナログ信号に変換されて、発音が行なわれるようになっていた。
【０００４】
【発明が解決しようとする課題】
上述したように、従来の構成では、音源回路およびＤＳＰのそれぞれにおいて各チャネルの楽音信号を１サンプリング期間毎に累算するためのミキシング回路が必要となる。各ミキシング回路は、乗算器、累算器で構成され、回路規模が大きくなるといった問題があった。ここで、累算器を音源回路およびＤＳＰにおいて共用しようと企図しても、音源回路が時分割多重で動作しているため、簡単には共用できない点に留意すべきである。
ところで、ＤＳＰによりエフェクトを付与する場合、ＤＳＰの演算能力には限りがあるため、ＤＳＰが１個だけでは、付与するエフェクトの程度についても当然限界がある。それならば、電子楽器に、演算能力の高いＤＳＰを実装すれば、あるいは複数のＤＳＰを実装すれば良いと思われるが、そのようなハイスペックの電子楽器は一般ユーザ向けではないし、電子楽器のコストも高くつくといった問題もある。そこで、一般ユーザに対して十分な能力を有するＤＳＰを実装しておき、さらに、ハイスペックを追求するユーザでも満足できるように、ＤＳＰを追加可能にして、予め拡張性を確保しておくことが考えられる。しかし、ＤＳＰを追加するといっても、音源回路の出力および既存のＤＳＰの入出力を考慮しなければならないため、単純にＤＳＰを追加できない点にも留意すべきである。
さらに、近年では、音源回路以外の外部入力、例えば、他の電子楽器により生成した楽音信号や、マイク入力などについても、この電子楽器と同様なエフェクトを付与したいという要望もある。しかし、これらの外部入力を、時分割多重で動作している音源回路の出力と同じように扱うことは、容易ではない点にも留意すべきである。
本発明は、上述した事情に鑑みてなされたものであり、その目的とするところは、全体の回路規模を小さく抑え、拡張が容易であり、かつ、外部入力も容易に扱うことが可能なミキシング装置を提供することにある。
【０００５】
【課題を解決するための手段】
上記問題を解決するため本発明にあっては、ｎ（ｎは整数）個のタイムスロットでｎチャネルの互いに独立して生成された楽音信号を入力する第１の入力手段と、入力された楽音信号におけるｎ個のタイムスロットを、ｍ（ｍは、ｍ＞ｎを満たす整数）個のタイムスロットであってｎ個のタイムスロットの幅よりも短い幅のｍ個のタイムスロットに変換するとともに、該楽音信号を前記ｍ個のタイムスロットのうちのｎ個に割り当てる変換手段と、最大（ｍ−ｎ）チャネルの楽音信号を入力する第２の入力手段と、前記第２の入力手段により入力された最大（ｍ−ｎ）チャネルの楽音信号を、前記ｍ個のタイムスロットのうちの残りの（ｍ−ｎ）個に割り当てる割当手段と、各タイムスロットに割り当てられた楽音信号を入力してｍチャネル時分割のミキシング処理を行ない、複数出力チャネル分の混合信号を生成するミキシング手段と、を具備することを特徴としている。
【０００６】
（作用）
本発明によれば、変換手段が、第１の入力手段によって入力されたｎチャネルの楽音信号におけるｎ個のタイムスロットを、それよりも多いｍ個のタイムスロットに短縮して変換し、割当手段が、変換により生じた隙間のスロットに、第２の入力手段によって入力した楽音信号を割り当て、出力手段が、各スロットに割り当てられた楽音信号を、当該出力先を示すデータにしたがって任意に出力チャネルに出力し、累積手段が、各出力チャネル毎に、１サンプリング期間累積する。
したがって、第１および第２の入力手段によって入力された楽音信号を、各出力チャネルにおいて累積するため累積手段が共用されるので、全体構成の簡略化に寄与することが可能となる。
また、本発明によれば、第１の入力手段によって入力された楽音信号も、第２の入力手段によって入力された楽音信号も対等で処理される。さらに、出力チャネルについても対等である。したがって、操作者にとって、ミキシングの設定をわかりやすいものにすることが可能となる。また、入出力チャネルが対等であるので、拡張性が容易であり、他の外部入力も容易に扱うことが可能となる。
さらに、本発明によれば、ステレオ単位で楽音信号を演算するようにしたので、ユーザにとっても、装置にとっても扱いが簡略化される。
くわえて、本発明によれば、各出力チャネルについての桁溢れが検出されるので、全チャネルにおいて、桁溢れによる歪みの発生を防止することが可能となる。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して説明する。
【０００８】
＜１：全体構成＞
まず、本実施形態にかかるミキサを組み込んだ電子楽器について説明する。図１は、この電子楽器の全体構成を示すブロック図である。
この図において、符号１０はＣＰＵであり、バスＢを介して各部を制御する。なお、バスＢは、コントロールバス、データバスおよびアドレスバスを総称したものである。
符号１１はＲＯＭであり、ＣＰＵ１０において用いられる基本プログラムや、各種データを記憶する。符号１２はＲＡＭであり、ＣＰＵ１０の制御において発生する各種のデータ等を一時的に記憶する。符号１３はパネルスイッチであり、発生すべき楽音の音色を選択するためや、各種状態を設定するためなどのスイッチ等により構成される。そして、このパネルスイッチ１３において設定された情報はバスＢを介してＣＰＵ１０に供給されるようになっている。
符号１４は表示部であり、ＣＲＴや液晶表示パネルなどから構成され、パネルスイッチ１３により入力された情報や、現時点において設定された情報などをＣＰＵ１０の制御の下、表示する。特に、この表示部１４においては、後述するように、ミキサにおいてオーバーフローが発生した出力チャネルを表示するようになっている。
【０００９】
次に、符号１５は８８鍵からなる鍵盤である。これら各鍵には、それぞれキーセンサが設けられ（図示せず）、演奏者の鍵盤１５に対する演奏操作を検出して、押鍵された鍵の音高を示すキーコードＫＣや、押鍵・離鍵に対応して楽音の発生・消音を指示するキーオンＫＯＮ・キーオフＫＯＦＦ、押鍵速度に対応するキタッチＫＴなどのキー情報をバスＢを介してＣＰＵ１０に供給する。符号１６は外部記憶装置であり、ＦＤＤ（フロッピィ・ディスク・ドライブユニット）や、ＨＤＤ（ハード・ディスク・ドライブユニット）などが該当し、各種のデータを記録するために用いられる。
【００１０】
さて、符号２００は音源回路であり、発音を行なうためのチャネルを時分割で６４チャネル分構築して、各チャネルにおいて楽音信号を生成するとともに、所定のエフェクトアルゴリズムを構築して、エフェクトを付与する。このため、音源回路２００は、後述するように楽音信号を生成するための回路のほかに、エフェクトを付与するためのＤＳＰ（ディジタル・シグナル・プロセッサ）を内蔵している。符号２５０は波形メモリであり、基本的な波形データを音色毎に複数記憶する。
なお、符号２６０は外部回路であって、音源回路２００以外で楽音信号を供給するユニットや、外部に接続されたエフェクタなどのユニットであり、詳細については後述する。符号２７０は遅延メモリであり、内蔵されたＤＳＰにおいて用いられる。
そして、音源回路２００による楽音信号は、ＤＡ変換器１７によりアナログ信号に変換された後、アンプやスピーカ等から構成されたサウンドシステム（ＳＳ）１８により、外部に発音されるようになっている。
【００１１】
＜１−１：音源回路＞
次に、音源回路２００の構成について図２を参照して説明する。この図に示すように、制御レジスタ２０１は、バスＢを介したＣＰＵ１０により各部を制御するものである。読出回路２０２は、波形メモリ２５０に記憶された波形データのうち、指定された音色の波形データを、キーコードＫＣで指定された音高になるようにアドレスを操作して読み出すものである。音量変化制御回路２０３は、読出回路２０２により読み出された波形データを、キータッチＫＴで示された音の大きさとなるようにその振幅値を制御して、エフェクト付与前の音源出力とする。これらの読出回路２０２および音量変化制御回路２０３は、時分割６４チャネルで動作して、各チャネルにおいて異なる楽音信号を生成することが可能となっている。
ＣＰＵ１０は、押鍵等の発音指示が発生した時、該６４チャネルの１つに発音割り当てを行ない、制御レジスタ２０１の割り当てたチャネル領域に該発音指示に応じた楽音の発生を制御する楽音制御データを書き込む。書き込まれた楽音制御データに基づいて読出回路２０２、音量変化制御回路２０３は、対応する楽音の生成を行なう。
なお、音量制御回路２０３からは、生成された各チャネルの楽音が、各サンプリング周期毎に６４チャネル時分割された状態で、ミキサ２１０に対してそのまま出力される。
【００１２】
さて、ミキサ２１０は、音量変化制御回路２０３による楽音信号、内部ＤＳＰ２０５および外部回路２６０からの楽音信号を入力して、所定の処理を施した後、内部ＤＳＰ２０５および外部回路２６０に出力するものである。また、ミキサ２１０は、ＤＳＰに対する出力のうちの任意の出力チャネルの信号をラインを通じて読出回路２０２に戻す。読出回路２０２は、戻された信号を波形メモリのＲＡＭ領域に新たな波形データとして書き込むことが可能である。ミキサ２１０の詳細については後述する。なお、図２および図３において、各信号線に付した符号は、当該チャネルによって伝送される信号のチャネル数である。
ここで、内部ＤＳＰ２０５は、前述したように、楽音信号にエフェクトを付与するためのものであり、この出力の一部である４チャネル分の楽音信号が図１におけるＤＡ変換器１７に供給されて、この電子楽器の最終的な出力となる。
なお、電子楽器の出力が内部ＤＳＰ２０５の出力としている理由は、この電子楽器における出力の最終段をイコライザとしているためであって、このイコライザを、内部ＤＳＰ２０５において構築されるエフェクトブロックの１つとしているからである。
【００１３】
＜１−２：ミキサ＞
次にミキサ２１０について詳細に説明するが、説明の便宜上、ミキサ２１０の構成を説明する前に、ミキサ２１０で実行される処理内容を説明する。
【００１４】
＜１−２−１：ミキサの内部処理＞
ミキサ２１０は、図５に示すように、音源出力による６４チャネルと、内部ＤＳＰ２０５からの１６チャネルと、外部回路２６０からの１６チャネルとの計９６チャネルの楽音信号を入力して、各チャネルの楽音信号に対して設定＃１〜＃９６で定められる乗算処理を施した後、当該設定で定められるアサイン処理にしたがって、内部ＤＳＰ２０５に１６チャネルと、外部回路２６０に１６チャネルとの計３２チャネルに任意に割り当てて出力するものである。
設定＃１〜＃９６はＣＰＵ１０により、制御レジスタ２０１に書き込まれる。設定＃１〜＃６４は、音源の発音チャネル１ｃｈ〜６４ｃｈに、それぞれ対応する。設定＃６５〜＃８０は、ＤＳＰ２０５からミキサ２１０への出力の１ｃｈ〜１６ｃｈに、それぞれ対応する。設定＃８１〜＃９６は、外部入力の１ｃｈ〜１６ｃｈに、それぞれ対応する。各設定＃で定められる処理については後述する。
なお、乗算器２１５における設定＃１〜＃９６に対応した係数乗算処理は、＃の番号順には行われない。図８に見られるように、＃１→＃２→＃６５→＃３→＃４→＃６６→＃５→…→＃３４→＃８１→＃３５→＃３６→＃８２→＃３７→…の順で実行される。
内部ＤＳＰ２０５および外部回路２６０の入出力チャネルのうち、奇数チャネルはステレオのＬ信号に、その奇数の次位の偶数チャネルは当該ステレオのＲ信号に、それぞれ設定される。
したがって、換言すれば、内部ＤＳＰ２０５および外部回路２６０の入出力は、それぞれステレオ８チャネル（ＣＨ）ずつということができる。
【００１５】
なお、説明の便宜上、入出力チャネルを、モノラルで示すときは「ｃｈ」と小文字で表記し、ステレオで示すときは「ＣＨ」と大文字で表記する。したがってステレオ入出力の１つのＣＨは、２つのｃｈで構成される。
ここで、入出力チャネルを「ＣＨ」としてステレオで示す場合、内部ＤＳＰ２０５から供給されるステレオチャネルを、ミキサ２１０から見て入力ＣＨ１〜ＣＨ８と表記し、外部回路２６０から入力したステレオチャネルを入力ＣＨ９〜ＣＨ１６と表記する。同様に、内部ＤＳＰ２０５に入力するステレオチャネルを、ミキサ２１０から見て出力ＣＨ１〜ＣＨ８と表記し、外部回路２６０へ出力するステレオチャネルを出力ＣＨ９〜ＣＨ１６と表記する。また、音源出力については、未だパンニング処理がなされていないので、モノラルのｃｈ１〜ｃｈ６４（発音チャネル１〜６４）と表記する。
【００１６】
＜１−２−２：設定＃（ｉ）＞
次に、設定＃１〜＃９６で定められる処理について図６を参照して説明する。
この処理は、入力する９６チャネルのそれぞれについて実行されるものであり、任意の入力チャネルｉ（ただし、ｉは１〜９６の整数）に対する処理内容は、図６（ａ）に示す設定＃（ｉ）の各情報で定められる。
設定＃１〜＃６４の情報は、各発音チャネルで発音する楽音の音色に応じて設定される。つまり、上述した各発音チャネルの楽音制御データの一部に設定＃（ｉ）の情報が含まれている。
例えばピアノ音色とギター音色が選ばれ、それぞれの音色で同時に別々に演奏が行われる場合、各発音チャネルには、そのチャネルで生成しようとする音色に応じた音色制御データが設定される。つまり、そのチャネルに割り当てられた楽音の音色に応じて異なる設定＃（ｉ）が設定される。
一方、設定＃６５〜＃９６の情報は、パネルスイッチ１３の操作に応じて、ＤＳＰ２０５で実行される各エフェクト毎、あるいは接続される外部回路２６０毎に個別に設定される。
そして設定＃（ｉ）の情報は、第１に、ステレオのＬ、Ｒ信号の重み付けを示すパン情報Ｌ、Ｒと、第２に、そのＬ、Ｒ信号についてのセンドレベルを定めるレベル情報Ｓ１〜Ｓ４と、第３に、これらのパン情報Ｌ、Ｒとレベル情報Ｓ１〜Ｓ４とで定められる乗算結果を、各出力チャネルについてどのように割り当てる（アサインする）かを定めるアサイン情報Ａ１〜Ａ１６とから構成される。アサイン情報Ａ１〜Ａ１６は、それぞれステレオ出力チャネルＣＨ１〜ＣＨ１６に対応している。
【００１７】
ここで、ミキサ２１０の等価回路について図７を参照して説明する。この図に示す回路において、１つの入力チャネルについてみれば、その楽音信号をパン情報Ｌ、ＲにしたがってステレオのＬ、Ｒ信号に重み付けした後に、レベル情報Ｓ１〜Ｓ４をそれぞれ乗算したものと、その楽音信号になにも乗算係数を乗算しないで、そのままＬ、Ｒ信号に分けたものとの、計５チャネル分のステレオ信号が得られる。そして、この５チャネル分のステレオ信号のうちいずれかが、出力チャネルＣＨ１〜ＣＨ１６の各々に対し、後述するアサイン情報により択一的に選択されるようになっている。同様な処理が、入力される９６チャネルの楽音信号に対して行なわれる。
【００１８】
この際、パン情報Ｌ、Ｒおよびレベル情報Ｓ１〜Ｓ４の係数をｄＢ（デシベル）で表記すれば、入力チャネルの楽音信号に乗算すべき８個の乗算係数Ｍ１〜Ｍ８は、図６（ｂ）に示すように、パン情報Ｌ、Ｒとレベル情報Ｓ１〜Ｓ４とを加算する組み合わせにより表わすことができる。
ここで、同図（ｂ）で表わされる乗算係数Ｍ１〜Ｍ８を、後述する構成によって、入力チャネルの楽音信号に時分割で乗算すると、図７に示した８個の乗算結果を等価的に得ることができる。
【００１９】
次に、設定＃（ｉ）の情報のうち、アサイン情報Ａ１〜Ａ１６について説明する。
アサイン情報Ａ１〜Ａ１６は、それぞれステレオ出力チャネルＣＨ１〜ＣＨ１６に対応して設定されるものであり、３ビットで、係数乗算しないものおよび８個の乗算係数をしたものを、当該ステレオ出力チャネルＣＨにアサインするものである。詳細には、任意のステレオ出力チャネルｊ（ただし、ｊは１〜１６の整数）に対するアサイン情報Ａ（ｊ）の内容は、図６（ｃ）に示すとおりである。
この図を用いれば、例えば、設定＃（７９）のアサイン情報Ａ（１０）が「１０１」である場合、入力ｃｈ７９の楽音信号に、乗算係数Ｍ３を乗じたものがステレオ出力ＣＨ１０のＬに、また、乗算係数Ｍ４を乗じたものがステレオ出力ＣＨ１０のＲに、それぞれアサインされることがわかる。すなわち、ステレオ入力ＣＨ８のＬ（内部ＤＳＰ２０５出力ｃｈ１５）の楽音信号に、乗算係数Ｍ３を乗じたものが外部回路２６０への外部出力ｃｈ３に、また、乗算係数Ｍ４を乗じたものが外部回路２６０への外部出力ｃｈ４に、それぞれアサインされる。
【００２０】
＜１−２−３：ミキサの構成＞
次に、上述した内部処理を実行するためのミキサの内部構成について図３を参照して説明する。
図において、タイムスロット変換器２１１には、図８の音源ｃｈタイムスロットに示す時分割の６４チャネル出力が入力され、タイムスロット変換器２１１により、音源出力６４ｃｈの各々に対応するタイムスロット幅は２／３に圧縮される。したがって、１サンプリング期間においては、１．５倍の９６個のタイムスロット数が確保される。セレクタ２１２は、変換された９６個のタイムスロットに、音源出力６４ｃｈと、ＤＳＰ出力ポート２１３を介して供給された内部ＤＳＰ２０５からの１６ｃｈと、インターフェイス２０４および外部入力ポート２１４を介して供給された外部回路２６０からの１６ｃｈとの計９６ｃｈを、それぞれ１対１に割り当てるようにチャネルｃｈの選択を行なう。
【００２１】
ここで、外部回路２６０としては、他の音源により生成された楽音信号を入力する入力手段であっても良いし、楽音信号にエフェクトを付与するための入出力手段であっても良い。本実施形態において、前者の手段としては、マイク入力などのアナログ信号を入力するためＡＤ変換器２６１や、他の音源としてＦＭ音源回路２６３を想定し、後者の手段としては、自然楽器の発音メカニズムをシミュレートした電気的モデルを動作させ、これにより自然楽器の楽音を合成する物理モデル音源２６２や、内部ＤＳＰ２０５以外によってエフェクトを付与するための外部ＤＳＰ２６４を想定している。このうち、物理モデル音源２６２は、例えば、ギターなどの弦楽器による楽音を合成する場合、弦の弾性特性をシミュレートした非線形素子と弦の振動周期に相当する遅延回路とを閉ループ接続したものから構成される。この閉ループに対し一種の励起信号として 前記６４発音チャネルのいずれかを使用して生成した楽音信号を入力（ミキサ２１０から見れば、閉ループ回路に出力）して、閉ループを循環する信号を出力（ミキサ２１０から見れば入力）として取り出すことにより、当該ギターの物理的特性を模したエフェクトが付与されることとなる。
この場合、波形メモリ２５０には、ギターのピッキングパルスを録音した励起波形データがあらかじめ記憶されており、前記発音チャネルではその励起波形データの読み出しにより前記発音信号が発生する。
また、ミキサ２１０における内部信号は、複数ビットのパラレル信号であり、外部回路２６０における内部信号はシリアル信号とされる。そのため、インターフェイス２０４には、ミキサ２１０から外部回路２６０への信号をパラレルからシリアルに変換する機能と、逆に、外部回路２６０からミキサ２１０への信号をシリアルからパラレルに変換する機能とが備わる。それにより、１チップの集積回路で構成される音源回路２００（図２参照）の端子数が低減される。
なお、外部回路２６０は音源回路２００を実装するメイン基板に載置してもよく、あるいは前記メイン基板に設けたコネクタに接続する構造としてもよい。それにより、外部回路２６０の数を変更することが可能になり、機能の多様化を図ることができる。
例えば、外部回路２６０をメイン基板に載置する場合、外部回路２６０の数に応じて電子楽器のグレードを変化させることができる。すなわち、高級機向けとして外部回路２６０の数を３以上の複数とし、中級機向けとして外部回路２６０の数を１ないし２とし、低級機向けとして外部回路２６０を省略したメイン基板を用意することにより、用途、コストに応じた電子楽器を提供することが可能になる。
また、外部回路２６０をメイン基板に設けたコネクタに接続する構造とすれば、機能が異なる外部回路２６０を有する複数のボードを用意し、各ボードを所要に応じて選択して接続することにより、電子楽器のグレードアップをすることができる。
【００２２】
さて、乗算器２１５は、変換後における１個のタイムスロットをさらに８つに分割した各タイミングにおいて、当該設定＃（ｎ）で定められる乗算係数Ｍ１〜Ｍ８をそれぞれ、そのタイムスロットでセレクタ２１２から出力されるチャネル（ｎ）の楽音信号に対して乗算される。
ラッチ回路２１６は、当該ｃｈの楽音信号に対し乗算しないものをラッチするものであり、また、ラッチ回路群２１７は、８個の乗算結果をラッチするものである。
次に、累算器２１０１〜２１０４は、それぞれ出力ＣＨ１〜ＣＨ８のＬ、Ｒおよび出力ＣＨ８〜ＣＨ１６のＬ、Ｒに対応するものである。言い換えれば、累算器２１０１は、内部ＤＳＰ２０５に供給する内部ＤＳＰ入力ｃｈ１、３、５、７、９、１１、１３、１５の奇数チャネルｃｈに対応し、累算器２１０２は、内部ＤＳＰ２０５に供給する内部ＤＳＰ入力ｃｈ２、４、６、８、１０、１２、１４、１６の偶数チャネルｃｈに対応し、累算器２１０３は、外部回路２６０に供給する外部出力ｃｈ１、３、５、７、９、１１、１３、１５の奇数チャネルｃｈに対応し、累算器２１０４は、外部回路２６０に供給する外部出力ｃｈ２、４、６、８、１０、１２、１４、１６の偶数チャネルｃｈに対応する。
累算器２１０１〜２１０４は、各タイムスロットで、同一チャネルの、異なる出力ＣＨに対する処理を互いに並行に行なう。
【００２３】
＜１−２−４：ミキサにおける累算器の構成＞
そこで、累算器２１０１〜２１０４の構成について累算器２１０１を例にとって図４を参照して説明する。
ラッチ回路２１６およびラッチ回路群２１７においては、上述したように１個のタイムスロットについて、その楽音信号に対し乗算しないもの、および乗算係数Ｍ１〜Ｍ８をそれぞれ乗算したものについて計９個の演算結果がラッチされている。セレクタ２１１１は、乗算器２１５による乗算タイミングと同じタイミングにて、すなわち１個のタイムスロットを８個に分割したタイミングにて、設定＃（ｎ）のアサイン情報Ａ１〜Ａ８で定められる乗算結果を、順次選択するものであり、その選択結果を、加算器２１１２の一方の入力端に供給する。
シフトレジスタ２１１３は、加算器２１１２による加算結果を、セレクタ２１１１の選択タイミングにて順次シフトするものであり、そのシフト段数は、出力チャネルＣＨ１〜ＣＨ８のＬ（ｃｈ１、３、５、７、９、１１、１３、１５）に対応して８段である。各タイミングにおいてシフトレジスタ２１１３から出力される加算結果は、ゲート回路２１１４を介して加算器２１１２の他方の入力端に供給される。
【００２４】
ここで、ゲート回路２１１４は、１つ前のサンプリング期間に対応する加算結果が加算器２１１２における他方の入力端に供給されるのを防ぐために、１サンプリング期間における９６個のタイムスロットのうち、最初のタイムスロットにおいてのみ閉じるものである。これにより、加算器２１１２は、各出力チャネルについて、１サンプリング期間における９６個のタイムスロット分、それぞれ累積することとなる。
そして、最終的な累算器２１０１の出力は、１サンプリング期間における９６個のタイムスロットのうち最後のタイムスロットであって、当該アサイン情報Ａ８で定められる演算結果がセレクタ２１１１で選択された後にシフトレジスタ２１１３の各段にセットされたデータである。これら各段にセットされたデータがＤＳＰ入力ポート２１８（図３参照）を介して内部ＤＳＰ２０５（図２参照）に、当該サンプリング期間におけるミキサ２１０の出力ＣＨ１〜ＣＨ８のＬ信号として供給される。
【００２５】
なお、この１サンプリング期間における累算において、選択された乗算結果によっては、オーバーフロー（桁溢れ）が発生する場合がある。このため、加算器２１１２は、オーバーフローが発生した場合に、ビットが「１」となるフラグを桁溢れ情報として出力する。そして、かかる桁溢れ情報が、１個のタイムスロットにおいて、どのタイミングで「１」となったかを判定することで、当該オーバーフローがどの出力チャネルにおいて発生したかを検出することができる。
また、累算器２１０２〜２１０４についても累算器２１０１と同構成である。
ただし、累算器２１０３および２１０４については、出力ＣＨ９〜ＣＨ１６を対象とするから、そのセレクタ２１１１には、アサイン情報Ａ９〜Ａ１６が供給され、その出力は外部出力ポート２１９およびインターフェイス２０４（図３参照）を介して外部回路２６０に供給される。
【００２６】
＜２：動作＞
次に、上述した電子楽器の動作について説明する。図１０は、この電子楽器の主動作を示すフローチャートである。
まず、この電子楽器において電源スイッチがオンされると、ステップＳａ１においてＣＰＵ１０は、イニシャライズ（初期化）処理を行なう。この初期化処理には、例えば、ＲＡＭ１２のリセットや、前回の終了処理において外部記憶装置１６において記憶した設定状態を読み出して、今回における設定状態としてセットするなどの処理が該当する。
次に、ＣＰＵ１０は、ステップＳａ２において起動要因をチェックする。ここで、この電子楽器における起動要因とは、次の事由によって発生するものである。
すなわち、この起動要因は、
▲１▼：鍵盤１５における状態が変化した場合に発生する（ＭＩＤＩにおけるイベント発生と同義）、
▲２▼：パネルスイッチ１３における設定状態が変化した場合に発生する、
▲３▼：所定の時間毎に周期的に発生する、
▲４▼：電源スイッチのオフ操作により発生する、
▲５▼：▲１▼〜▲４▼以外の要因により発生する。
なお、▲１▼、▲２▼、▲４▼について各部の状態変化は、各部の状態をチェックして、その状態をＲＡＭ１２に記憶するとともに、前回のチェック時において記憶した各部の状態を読み出し比較して、その変化があった部分を判別することで、検出が可能である。また、▲３▼については、システムクロックにより起動可能である。
次に、ＣＰＵ１０は、ステップＳａ３において起動要因が発生していないと判別すれば、処理手順をステップＳａ２に戻して、起動要因が発生するまで待機する一方、起動要因が発生すれば、次のステップＳａ４において当該起動要因が上記▲１▼〜▲５▼のいずれかによるものであるかを判別する。
【００２７】
＜２−１：鍵盤処理＞
この判別の結果、当該起動要因が▲１▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ５において鍵盤処理を実行する。かかる鍵盤処理においては、押鍵に対応する押鍵処理と、離鍵に対応する離鍵処理との２通りがある。
前者の押鍵処理の場合、ＣＰＵ１０は、音源回路２００に対し、当該押鍵によるキーオンＫＯＮの情報を転送するとともに、当該押鍵に係る発音を行なわせるため、６４の発音チャネルの中から空きとなっている発音チャネルを１チャネル分、割り当てる。ここで、ＣＰＵ１０は、音源回路２００の発音チャネルがすべて使用中であるならば、発音が最も進行しているチャネル、あるいは、発音開始が早くかつ最も音量が小さいチャネルの楽音を消音させて、強制的に空きチャネルを作り、このチャネルを当該押鍵に係る発音用に割り当てる。そして、ＣＰＵ１０は、割り当てた発音チャネルに対応する制御レジスタ２０１の記憶領域に、指定されている音色対応し、かつ、前記キーオンの情報で示されるキーコードＫＣ、キータッチＫＴに応じた楽音制御データを書き込む。
音源回路２００では、読出回路２０２が、制御レジスタ２０１に設定された該楽音制御データに基づいて、波形メモリ２５０から、指定された音色の波形データを、当該キーオンＫＯＮに付帯するキーコードＫＣで指定された音高になるようにアドレスを操作して読み出し、これを音量変化制御回路２０３が、やはり制御レジスタ２０１に設定された該楽音制御データに基づいて、キータッチＫＴで指定された音の大きさとなるように当該波形データのエンベロープを制御する。
こうして、当該押鍵操作に対応した楽音信号の発生が開始され、生成された楽音信号がミキサ２１０に供給される。なお、上述したように、発音チャネルの楽音制御データには、ミキサ２１０の設定＃１〜＃６４が含まれており、発音開始時に発音チャネルｎに対応する設定＃（ｎ）も同時に設定される。
【００２８】
一方、後者の離鍵処理の場合、ＣＰＵ１０は、音源回路２００に対し、当該離鍵によるキーオフＫＯＦＦの情報を転送する。これにより、音源回路２００では、読出回路２００が、離鍵された鍵盤に対応した楽音を生成している発音チャネルを６４の発音チャネルからサーチし、発見された場合にはその発音チャネルに対し当該キーオフＫＯＦＦの対であるキーオンＫＯＮによって行なわれている波形データの読出を停止して、楽音信号の生成を終了させる。
なお、かかる鍵盤処理の後に、ＣＰＵ１０は、再び起動要因をチェックすべく、処理手順をステップＳａ２に戻す。
【００２９】
＜２−１−１：ミキシング動作＞
ここで、楽音信号がミキサ２１０に供給された場合におけるミキシング動作について説明する。
まず、音量変化制御回路２０３（図２参照）によって、キータッチＫＴで指定された音の大きさとなるようにその振幅値が制御された６４ｃｈの楽音信号は、ミキサ２１０内部のタイムスロット変換器２１１（図３参照）に入力される。タイムスロット変換器２１１は、図８に示すように、音源出力チャネル６４ｃｈのそれぞれに対応するタイムスロット幅を、奇数スロットの始点をそのままにして、２／３に圧縮する。これにより、偶数スロットの次位にはそれぞれ１個の空きスロットが発生し、全体でみれば、計３２個の空きスロットが発生する。
セレクタ２１２は、これらの空きスロットに対し、内部ＤＳＰ２０５からの内部ＤＳＰ出力ｃｈ１〜ｃｈ１６および外部回路２６０から入力した外部入力ｃｈ１〜ｃｈ１６を選択して順次割り当てる。
こうして、６４個のタイムスロットを圧縮して得た９６個のタイムスロットに対し、音源出力６４ｃｈ、内部ＤＳＰ２０５からの出力された１６ｃｈおよび外部回路２６０から入力した１６チャネルの計９６チャネルが、それぞれ個々に割り当てられる。
【００３０】
次に、乗算器２１５（図３参照）は、図９に示すように、変換後のタイムスロット１個をさらに８つに分割した各タイミングにおいて、当該タイムスロットに割り当てられているチャネルの設定＃（ｎ）で定められる乗算係数Ｍ１〜Ｍ８を、当該タイムスロットに割り当てられたチャネルの楽音信号に、それぞれ順次乗算する。そして、ラッチ回路群２１７（図３参照）は、これら８個の乗算結果をラッチする一方、ラッチ回路２１６は、当該楽音信号に乗算しないものをラッチする。
したがって、ラッチ回路群２１７およびラッチ回路２１６においては、１個のタイムスロットにかかる入力１ｃｈ分について、その楽音信号に対し乗算係数Ｍ１〜Ｍ８を乗算したものと乗算しないものとについて計９個の演算結果がラッチされるので、入力１ｃｈについて、図７に示した等価回路における選択前の演算結果が得られることとなる。
なお、ラッチ回路群２１７およびラッチ回路２１６におけるラッチのため、当該累算処理は、次のタイムスロットに移行して実行される。
【００３１】
次のタイムスロットにおいて、累算器２１０１のセレクタ２１１１（図４参照）には、タイムスロット１個をさらに８つに分割した、乗算器２１５と同じタイミングにおいて、当該チャネルに対応する設定＃（ｎ）のアサイン情報Ａ１〜Ａ８が順次供給される。
このため、セレクタ２１１１は、第１番目のタイミングにおいて、アサイン情報Ａ１により出力チャネルＣＨ１のＬにアサインされる演算結果を選択する。この選択結果は、加算器２１１２によって、シフトレジスタ２１１３のシフト結果と加算されるが、ここで、説明の便宜上、処理にかかるタイムスロットを１サンプリング期間において最初ものとすると、ゲート回路２１１４が閉じているので、選択結果には何も加算されない。
次の第２番目のタイミングにおいて、セレクタ２１１１は、アサイン情報Ａ２よって出力チャネルＣＨ２のＬにアサインされる演算結果を選択する一方、シフトレジスタ２１１３は、格納した内容を１段だけシフトする。
以降、第８番目のタイミングまで、同様な動作を繰り返すことにより、シフトレジスタ２１１３には、出力チャネルＣＨ１〜ＣＨ８のＬにアサインされた選択結果が順次格納されることとなる。
【００３２】
次に、処理が次のタイムスロットにかかると、その第１番目のタイミングでは、シフトレジスタ２１１３から、前のタイムスロットにおける第１番目のタイミングでの選択結果がシフトされ、ゲート回路２１１４を介して加算器２１１２の他方の入力端に供給される。このため、今回のタイムスロットにおける出力チャネルＣＨ１のＬのデータに、前回のタイムスロットにおける出力チャネルＣＨ１のＬのデータが累算されることになる。第２番目〜第８番目のタイミングでも同様である。
したがって、今回のタイムスロットにおいて、シフトレジスタ２１１３には、前回のタイムスロットにおける出力チャネルＣＨ１〜ＣＨ８のＬの各データを、それぞれのチャネルにおいて累算した結果が格納されることになる。
このような動作が１サンプリング期間における９６個のタイムスロットについてそれぞれ実行される。そして、９６個のタイムスロットのすべてについて実行されると、累算器２１０１のシフトレジスタ２１１３の各段には、当該サンプリング期間における出力チャネルＣＨ１〜ＣＨ８のＬの各累算結果が格納されることとなる。したがって、これが、当該サンプリング期間における出力チャネルＣＨ１〜ＣＨ８のＬの各出力としてＤＳＰ入力ポート２１８を介し、内部ＤＳＰ２０５に供給される。
【００３３】
累算器２１０２についても、累算器２１０１と同様に動作することで、当該サンプリング期間における出力チャネルＣＨ１〜ＣＨ８のＲの各累算結果が、ＤＳＰ入力ポート２１８を介し、内部ＤＳＰ２０５に供給される。
累算器２１０３についても、累算器２１０１、２１０２と同様に動作する。ただし、各タイムスロットにおける第１番目〜第８番目のタイミングにおいては、アサイン情報Ａ９〜Ａ１６よって出力チャネルＣＨ９〜ＣＨ１６のＬにアサインされる演算結果が選択され、それら各累算結果が、外部出力ポート２１９およびインターフェイス２０４を介し外部回路２６０に供給される。
累算器２１０４についても、累算器２１０３と同様に動作することで、当該サンプリング期間における出力チャネルＣＨ９〜ＣＨ１６のＲの各累算結果が、外部出力ポート２１９およびインターフェイス２０４を介し外部回路２６０に供給される。
【００３４】
そして、ＤＳＰ入力ポート２１８を介して内部ＤＳＰ２０５に供給されたＣＨ１〜ＣＨ８は、所定の効果が付与された後、ＤＳＰ出力ポート２１３を介して、その一部がミキサ２１０に再入力される一方、その一部がＤＡ変換器１７およびサウンドシステム１８を介して発音される。
一方、外部出力ポート２１９およびインターフェイス２０４を介して外部回路２６０に供給された出力ＣＨ９〜ＣＨ１６は、やはり所定の効果が付与された後、インターフェイス２０４および外部入力ポート２１４を介して、ミキサ２１０に再入力される。なお、Ａ／Ｄ変換器２６１や、ＦＭ音源回路２６３などから楽音信号を入力する場合、入力ＣＨ９〜ＣＨ１６の一部がその入力用に割り当てられる。また、出力ＣＨ９〜ＣＨ１６のすべてを常にミキサ２１０から外部回路２６０に出力する必要はなく、任意である。
【００３５】
このようなミキシング動作により、図７に示した回路が等価的に実行されることとなる。
【００３６】
＜２−２：パネルスイッチ処理＞
さて、動作説明を図１０に示したフローチャートに戻す。ステップＳａ４における判別の結果、起動要因が▲２▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ６においてパネルスイッチ処理を実行し、パネルスイッチ１３の設定状態を認識し、各部における状態を認識した設定状態に変更する。
パネルスイッチには、音色選択スイッチ、音色エディットスイッチ、エフェクト選択スイッチ、エフェクトエディットスイッチ、ミキサ制御スイッチ等のスイッチがあり、パネルスイッチ処理では、それらのスイッチ操作に応じて演奏音色の指定、エディット、内部ＤＳＰ２０５にて同時に実行される複数エフェクトの選択あるいは設定、さらに外部回路２６０の入出力信号のレベル設定等が行なわれる。
なお、かかるパネルスイッチ処理の後に、ＣＰＵ１０は、再び、起動要因をチェックすべく、処理手順をステップＳａ２に戻す。
【００３７】
＜２−３：フラグ処理＞
また、ステップＳａ４における判別の結果、起動要因が▲３▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ７において、図１１に示すフラグ処理を実行する。
このフラグ処理は、一定時間間隔で、詳細には、１つのタイムスロットを８つに分割したタイミング毎に実行されるものであり、当該タイミングで処理対象となっている出力チャネルにおいてオーバーフローが発生しているか否かを検出するとともに、発生した場合にはユーザにその旨を表示部１４に表示する処理である。
まず、ＣＰＵ１０は、ステップＳｂ１において、累算器２１０１〜２１０４の各加算器において出力される桁溢れ情報をそれぞれ取り込む。そして、ＣＰＵ１０は、ステップＳｂ２において、取り込んだ桁溢れ情報から、いずれかの累算器においてオーバーフローが発生しているかを判別する。
この判別結果が「Ｙｅｓ」ならば、ＣＰＵ１０はステップＳｂ３において、第１に、当該桁溢れ情報を出力した累算器と、このフラグ処理を起動したタイミングとから、オーバーフローが発生した出力チャネル（ｊ）を特定する。例えば、当該桁溢れ情報が累算器２１０３から出力され、このフラグ処理の起動タイミングがタイムスロットにおける第２番目のタイミングであるならば、オーバーフローが発生した出力チャネルは、出力ＣＨ１０のＬ（すなわち、外部回路２６０への外部出力ｃｈ３）である。第２に、ＣＰＵ１０は、表示部１４（図１参照）に対し、当該出力チャネルｃｈ（ｊ）においてオーバーフローが発生した旨を表示させ、ユーザに対し、当該出力チャネルｃｈ（ｊ）に対する入力チャネルのレベル設定を下げるように警告する。第３に、ＣＰＵ１０は、当該出力チャネルｃｈ（ｊ）に対応して設けられるレジスタＷＴ（ｊ）に初期値ｐをセットする。なお、ここで、説明の便宜上、外部回路２６０への外部出力ｃｈ１〜ｃｈ１６を、出力ｃｈ１７〜ｃｈ３２として、内部ＤＳＰ２０５に供給する内部ＤＳＰ入力ｃｈ１〜ｃｈ１６の続番と考えることとする。
したがって、レジスタＷＴ（ｊ）としてＷＴ１〜ＷＴ３２がそれぞれ出力ｃｈ１〜ｃｈ３２に対応することとなる。
一方、ステップＳｂ２における判別結果が「Ｎｏ」ならば、ＣＰＵ１０はステップＳｂ３の処理を実行することなく、処理手順をステップＳｂ４にスキップさせる。
【００３８】
次にステップＳｂ４でＣＰＵ１０は、レジスタＷＴ１〜ＷＴ３２において、そこにセットされた値が「０」となっていないものを「１」だけデクリメントする。すなわち、レジスタＷＴ（ｊ）にセットされた初期値ｐは、このフラグ処理が起動される毎に「１」だけデクリメントされるようになっている。
そして、ＣＰＵ１０はステップＳｂ５において、レジスタＷＴ１〜ＷＴ３２のうち、デクリメント後において値が「０」となっていないものが存在するか否かを判別し、あればステップＳｂ６において当該レジスタＷＴ（ｊ）に対応する出力チャネルｃｈ（ｊ）のオーバーフロー表示を消去させる。
【００３９】
これにより、出力チャネルｃｈ（ｊ）においてオーバーフローが発生した旨の表示は、オーバーフローが発生しなくなった時点から初期値ｐでセットされた回数だけフラグ処理が起動されると、その表示が消去されるようになっている。逆に言えば、初期値ｐは、出力チャネルにおいてオーバーフローが発生した旨の表示をオーバーフローが発生しなくなった時点からどのくらい継続させるかについて、フラグ処理の起動回数で示したものである。
そして、ステップＳｂ５の判別結果が「Ｎｏ」であれば、あるいはステップＳｂ６の処理が終了すると、このフラグ処理をＣＰＵ１０は終了させる。
【００４０】
このようなフラグ処理により、ユーザは、オーバーフローが発生した出力チャネルを認識して、当該出力チャネルに対する入力チャネルのレベル設定を下げて、当該オーバーフローに対処することができる。
なお、この実施形態においては、オーバーフローが発生した出力チャネルを表示部１４に表示するのみとしているが、ＣＰＵ１０が当該出力チャネルにおける入力ゲインを自動設定して、当該オーバーフローに対し自動的に対処することとしても良い。
【００４１】
＜２−４：終了処理＞
さて、動作説明を図１０に示したフローチャートに戻す。ステップＳａ４における判別の結果、起動要因が▲４▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ８において、例えば、各部の設定状態を外部記憶装置１６に保存するなどの終了処理を実行した後、実際に電源を遮断させる。これにより電子楽器として動作は終了する。
【００４２】
＜２−５：その他の処理＞
また、ステップＳａ４における判別の結果、起動要因が▲５▼によるものであると判別した場合、ＣＰＵ１０は、ステップＳａ９において、その起動要因に対応する処理を実行した後、処理手順を再びステップＳａ２に戻す。
【００４３】
＜３：ミキサの効果＞
さて、このような電子楽器における内部ＤＳＰ２０５は、楽音信号に対し、ある１つの音響効果を付与する効果付与手段（エフェクトブロック）の集合体である。外部回路２６０における外部ＤＳＰ２６４も同様である。ここで、内部ＤＳＰ２０５と、外部ＤＳＰ２６４とによって、例えば、図１２に示すようなエフェクトアルゴリズムを構築する場合について考えてみる。
図１２において、パネルスイッチの操作に応じて、内部ＤＳＰ２０５に、インサーションエフェクト１、ローパスフィルタ、エフェクト１およびエフェクト２、イコライザ、の５つのエフェクトが設定されおり、また、外部ＤＳＰ２６４には１つの外部ＤＳＰエフェクトが設定されている。そして、ミキサには、ＤＳＰに対する５つのステレオ出力チャネル▲１▼〜▲５▼、および外部ＤＳＰエフェクトに対する１つのステレオ出力チャネル▲６▼が設定されている。
【００４４】
図１２の構成の場合、ミキサ２１０は、図１３に示すように、内部ＤＳＰ２０５におけるエフェクトブロックへの入出力と、外部ＤＳＰ２６４へのエフェクトブロックの入出力とを同じ位置付けで扱うことができる。このことは、ユーザが所望のエフェクトアルゴリズムを構築する際に、内部ＤＳＰ２０５のエフェクトブロックと外部２６４のエフェクトブロックとを特に意識して区別する必要がないことを意味する。したがって、ユーザにとっては、エフェクトアルゴリズムを構築や、ミキシングの設定をする際の負担を減らすことができる。
【００４５】
また、内部ＤＳＰ２０５のエフェクトブロックと外部２６４のエフェクトブロックとを区別する必要がないことは、他の外部ＤＳＰを導入する場合でも、内部ＤＳＰ２０５や、外部ＤＳＰ２６４と、同じ位置付けで扱うことができることを意味する。このため、本実施形態におけるミキサ２１０は、機能拡張をユーザに意識させずにできるので、さらに複雑なエフェクトブロックも容易に構築することができる。
さらに、図１３をみても判るように、ミキサ２１０において、内部の音源出力と、Ａ／Ｄ変換器２６１を介して供給される外部出力についても、同じ位置付けで扱うことができる。この意味においてもエフェクトアルゴリズムの構築や、ミキシングの設定におけるユーザの負担を減らすことができる。
なお、図１２において、音源出力が同時に異なる音色を生成しているが、これは、鍵盤１５についてある領域ではギター音色を、他の領域ではピアノ音色を、それぞれ生成するように設定することが可能である。
【００４６】
その場合、６４発音チャネルのうち、ギター音色の押鍵に応じた発音が割り当てられたチャネルでは、制御レジスタの対応する領域にギター音色の音色制御データが設定され、ピアノ音色の押鍵に応じた発音が割り当てられたチャネルでは、ピアノ音色の音色制御データが割り当てられる。ピアノ音色を発音中複数チャネルの出力がミキサ▲４▼により混合され、内部ＤＳＰで実行されているインサーションエフェクトに供給される。ここで、ミキサ▲４▼の設定は、アサイン情報Ａ４で行われる。また、ミキサ▲４▼以外のアサイン情報Ａ（ｊ）には「０００」すなわち「出力しない」を設定する。
【００４７】
一方、ギター音色で発音中の複数チャネルは、ミキサ▲１▼（Ａ１）、ミキサ▲２▼（Ａ２）、ミキサ▲３▼（Ａ３）、ミキサ▲６▼（Ａ９）でミキシングされ、各エフェクトブロックに供給される。外部のＡ／Ｄ変換器２６１の出力は、ミキサ▲５▼を通じてローパスフィルタに供給される。また、イコライザの出力は、内部ＤＳＰからＤＡＣ１７へ出力するよう設定されている。制御レジスタ２０１の設定により、１６個のミキサ出力のうちから任意の１つを選択し、読出回路を通じて波形メモリに波形データとして書き込むことが可能である。
【００４８】
図１３に示されるように本実施形態では、Ａ／Ｄ変換器、外部音源、外部ＤＳＰ等の外部回路が、チップ内部の音源、ＤＳＰと同様に扱うことができるため、外部回路の追加により音源回路２００の機能を容易かつ自由に拡張することができる。
また、図１２、１３においてインサーションエフェクトとは、音色に固有なエフェクトブロックである。さらに、図１３に示すエフェクトブロックは、一例であり、内部ＤＳＰ２０５において構築可能なすべてのブロックを示すものではない。外部ＤＳＰ２６４についても同様である。
【００４９】
また、本実施形態におけるミキサ２１０は、内部回路２０５や外部ＤＳＰ２６４などの出力を累算する累算器を共用しているので、全体として回路規模を簡略化を図ることができる。
くわえて、ミキサ２１０によれば、ステレオ単位で楽音信号を処理するようにしたので、ユーザにとっても、装置にとっても扱いが簡略化される。例えば、ミキサ２１０においては、入力チャネル１ｃｈに対し、Ｌ、Ｒ信号について４つの乗算結果、すなわち、８つの乗算結果を求めるが、この演算に対する乗算係数は、パン情報Ｌ、Ｒおよびレベル情報Ｓ１〜Ｓ４の計６つで済んでいる。このため、各種の情報を簡略化することができる。
ミキサ２１０の入力側についてのミキシング情報は、設定＃（ｉ）という情報を用いて共通の態様で設定され、ミキサ２１０の出力側についてのミキシング情報は、アサイン情報Ａ１〜Ａ１６を用いて共通の態様で設定される。ミキサ２１０の入力側は、実施形態においては、内部音源、内部ＤＳＰ、外部入力などがあるが、外部入力は、内部音源、内部ＤＳＰからのミキサへの入力と同様に扱うことができ設定が容易である。また、ミキサ２１０の出力側は、実施形態においては内部ＤＳＰ、外部出力などがあるが、外部出力は、内部ＤＳＰへのミキサ出力と同様に扱うことができ設定が容易である。
なお、実施形態においては、内部ＤＳＰを介してＤ／Ａ変換器へミキサ出力が供給される場合を示したが、これに代えて、ミキサ出力を直接Ｄ／Ａ変換器へ出力してもよい。この場合においても、内部回路への出力と同様に扱うことができ、設定が容易である。
【００５０】
＜４：その他＞
なお、上述した本実施形態においては、設定＃（ｎ）の情報をパネルスイッチ１３で設定することとしたが、表示部１４にパネルスイッチを模した画面を表示させて、この画面を操作する、いわゆるＧＵＩ（グラフィカル・ユーザ・インターフェイス）により設定することとしても良い。
さらに上述した本実施形態では、鍵盤操作に応じて楽音の発生を制御するようになっていたが本発明はそれに限らず、ＭＩＤＩ端子から入力するノートオン、ノートオフ等のＭＩＤＩイベントに応じて制御したり、あるいは、曲データを再生して再生されたノートオン、ノートオフ等のイベントに応じて制御するようにしてもよい。
また、演奏入力は、上述した実施例の１パート、２パートの例に限らず、ＭＩＤＩの１６パート、あるいはそれ以上の演奏パートを入力があってもよい。それにより、音色が各パート毎に設定され、複数の音色によるアンサンブル演奏を行なうことが可能になる。
【００５１】
【発明の効果】
以上説明したように本発明によれば、全体の回路規模を小さく抑え、拡張が容易であり、かつ、外部入力も容易に扱うことが可能となる。
【図面の簡単な説明】
【図１】 本発明を適用した実施形態にかかる電子楽器の構成を示すブロック図である。
【図２】 同実施形態における音源回路の構成を示すブロック図である。
【図３】 同音源回路におけるミキサの構成を示すブロック図である。
【図４】 同ミキサにおける累算器の構成を示すブロック図である。
【図５】 同ミキサにおける各入出力チャネルを説明するためのブロック図である。
【図６】 （ａ）は、同ミキサにおける各入力チャネルを処理するための設定＃（ｎ）の情報を説明するための図であり、（ｂ）は、同設定＃（ｎ）の情報で定められる乗算係数を説明するための図であり、（ｃ）は、同設定＃（ｎ）のうち、アサイン情報Ａ（ｎ）の内容を説明するための図表である。
【図７】 同ミキサにおけるミキシング処理の等価回路を示す図である。
【図８】 同ミキサにおけるタイムスロット変換の動作を説明するためのタイミングチャートである。
【図９】 同ミキサにおけるミキシング処理の動作を説明するためのタイミングチャートである。
【図１０】 同電子楽器の全体動作を示すフローチャートである。
【図１１】 同電子楽器のフラグ処理を示すフローチャートである。
【図１２】 同ミキサ、内部ＤＳＰおよび外部回路によって構築されるエフェクトブロックの一例を示すブロック図である。
【図１３】 同ミキサによる内部ＤＳＰと外部回路との対等関係を説明するためのブロック図である。
【符号の説明】
１００……ＣＰＵ（検出手段）、２１１……タイムスロット変換器（第１の入力手段、変換手段）、２１２……セレクタ（２１１、２１２により割当手段）、２１３……ＤＳＰ出力ポート、２１４……外部入力ポート（２１３、２１４いずれも第２の入力手段）、２１５……乗算器（演算手段）、２１０１〜２１０４……累算器（累積手段）、２１１１……セレクタ（出力手段）
Claims (4)
- ｎ（ｎは整数）個のタイムスロットでｎチャネルの互いに独立して生成された楽音信号を入力する第１の入力手段と、
入力された楽音信号におけるｎ個のタイムスロットを、ｍ（ｍは、ｍ＞ｎを満たす整数）個のタイムスロットであってｎ個のタイムスロットの幅よりも短い幅のｍ個のタイムスロットに変換するとともに、該楽音信号を前記ｍ個のタイムスロットのうちのｎ個に割り当てる変換手段と、
最大（ｍ−ｎ）チャネルの楽音信号を入力する第２の入力手段と、
前記第２の入力手段により入力された最大（ｍ−ｎ）チャネルの楽音信号を、前記ｍ個のタイムスロットのうちの残りの（ｍ−ｎ）個に割り当てる割当手段と、
各タイムスロットに割り当てられた楽音信号を入力してｍチャネル時分割のミキシング処理を行ない、複数出力チャネル分の混合信号を生成するミキシング手段と、
を具備することを特徴とするミキシング装置。 - 前記ミキシング装置は、さらに、
前記ｍ個のタイムスロットに割り当てられた楽音信号毎に、それぞれ、ステレオの定位情報と、ｋ（ｋは整数）個のレベル情報と、ステレオ波形を単位として各出力チャネルの選択情報を指定する指定手段を具備しており、
前記ミキシング手段は、前記割り当てられた楽音信号に対し、前記定位情報と前記ｋ個のレベル情報に基づく２ｋ個の乗算係数を乗算するとともに、乗算で得られた複数楽音信号を前記選択情報に基づき出力チャネル毎に選択的に累算して、複数出力チャネル分の混合楽音信号を生成する
ことを特徴とする請求項１記載のミキシング装置。 - 前記ミキシング装置は、さらに、
所定時間おきに、各出力チャネル別に前記ミキシング処理において桁溢れが生じたか否かを検出し、各チャネル毎に対応する表示処理を実行する検出手段を有する、
ことを特徴とする請求項１記載のミキシング装置。 - 前記ミキシング装置は、さらに、
前記ｍ個のタイムスロットに割り当てられた楽音信号に、それぞれ共通態様のミキシング制御情報を指定する指定手段であり、前記ｎチャネルの楽音が生成開始されるタイミングで、前記ｍ個中のｎ個のミキシング制御情報を指定すると共に、第２の入力に関する設定操作に応じて、前記（ｍ−ｎ）チャネルのミキシング制御情報を指定する前記指定手段を具備する、
ことを特徴とする請求項１記載のミキシング装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19920998A JP3721789B2 (ja) | 1997-07-14 | 1998-07-14 | ミキシング装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18876997 | 1997-07-14 | ||
| JP9-188769 | 1997-07-14 | ||
| JP19920998A JP3721789B2 (ja) | 1997-07-14 | 1998-07-14 | ミキシング装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001093842A Division JP3578103B2 (ja) | 1997-07-14 | 2001-03-28 | 音源用集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1185155A JPH1185155A (ja) | 1999-03-30 |
| JP3721789B2 true JP3721789B2 (ja) | 2005-11-30 |
Family
ID=26505135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19920998A Expired - Fee Related JP3721789B2 (ja) | 1997-07-14 | 1998-07-14 | ミキシング装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3721789B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003046734A1 (en) * | 2001-11-21 | 2003-06-05 | Line 6, Inc. | Multimedia presentation that assists a user in the playing of a musical instrument |
| JP5190751B2 (ja) * | 2007-03-28 | 2013-04-24 | ヤマハ株式会社 | 信号処理用集積回路 |
| EP1976160A3 (en) | 2007-03-28 | 2010-02-17 | Yamaha Corporation | Mixing signal processing apparatus and mixing signal processing integrated circuit |
-
1998
- 1998-07-14 JP JP19920998A patent/JP3721789B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1185155A (ja) | 1999-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5521322A (en) | Tone information processing device for an electronic musical instrument for generating sounds | |
| JPH06195073A (ja) | 効果付与装置 | |
| JP2623878B2 (ja) | 電子楽器 | |
| JP3707300B2 (ja) | 楽音発生装置用拡張ボード | |
| JP4848371B2 (ja) | 楽音出力切り換え装置、楽音出力切り換え方法、楽音出力切り換えのためのコンピュータプログラム | |
| JP3721789B2 (ja) | ミキシング装置 | |
| US6351475B1 (en) | Mixing apparatus with compatible multiplexing of internal and external voice signals | |
| JP4066533B2 (ja) | カラオケ装置 | |
| JPH08314450A (ja) | ミュージックシステムおよび電子楽器 | |
| JP3578103B2 (ja) | 音源用集積回路 | |
| JP3246911B2 (ja) | 電子楽器 | |
| JP2797142B2 (ja) | 電子楽器用処理装置 | |
| JP2698942B2 (ja) | 楽音発生装置 | |
| JP2900082B2 (ja) | 楽音発生装置 | |
| JP2817521B2 (ja) | 電子楽器 | |
| JP3087631B2 (ja) | 効果付与装置 | |
| JP3257400B2 (ja) | エフェクト装置 | |
| JP3508139B2 (ja) | デジタル信号処理プロセッサ | |
| JP2738789B2 (ja) | 音響データ発生合成方式 | |
| JP3700605B2 (ja) | 楽音信号処理装置 | |
| JP3159442B2 (ja) | 楽音発生装置 | |
| JP3405170B2 (ja) | 楽音合成装置 | |
| JP4124433B2 (ja) | デジタル音源付き電子楽器 | |
| JPH0764553A (ja) | 電子楽器 | |
| JP3684078B2 (ja) | 楽音波形データ記憶装置、楽音波形データ記憶方法、楽音波形データ再生装置及び楽音波形データ再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050728 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050823 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050905 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090922 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100922 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110922 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120922 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130922 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |