JP3159442B2 - 楽音発生装置 - Google Patents

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、例えばシンセサイザ、電子ピアノ、電子オ
ルガン等の電子楽器に用いられる楽音発生装置に関し、
特に音色に応じたピッチ調整情報を有する楽音発生装置
に関する。

（従来の技術） 従来、複数の音律を切り換えて使用できる電子楽器が
知られている。

例えば、特開昭60−178493号公報には、オクターブ内
の音名単位でピッチを自由に設定することができる電子
楽器が開示されている。

この電子楽器で用いられているピッチを変更するため
のピッチ調整値は、平均律からのピッチずれとしてセン
ト値で表すようになっており、該ピッチ調整値は操作パ
ネルから与えられるようになっている。そして、楽音発
生器において使用する周波数ナンバ（発音周波数に比例
する値であり、以下、「Ｆナンバ」という）は、平均律
におけるC,C＃,D,D＃,E,F,F＃,G,G＃,A,A＃、Ｂという1
2個のデータのみを有した構成となっており、これらの
データに対しピッチ調整値としてのセント値に対応した
所定値（周波数比）を乗算し、該乗算により変更された
音律を累算し、さらに累算結果をオクターブ情報により
該当音域までシフトして所望の音高の楽音を発生するよ
うになっている。

この電子楽器によれば、例えば、ピッチ調整値がゼロ
のときは上記所定値（周波数比）は「1.00000」であ
り、記憶されている平均律Ｆナンバをそのまま使える
が、そうでないときは対応する平均律Ｆナンバに所定値
（例えば、＋10セントの時は「1.00579」）を乗算する
ようになっている。

このように構成される上記電子楽器には、次の欠点が
ある。

オクターブ内の音名に対してピッチ調整はできるが、
オクターブ毎に独立に、つまり全鍵に対して独立したピ
ッチ調整ができない。

Ｆナンバ情報は、C,C＃,D,…,A＃、Ｂの12個だけであ
るため、データを記憶するROMの容量は少なくて済むと
いう利点はあるが、その替わりにセントずれを計算する
ための16ビット×16ビット程度の乗算器が必要であり、
ハードウエアが大規模になる。

また、特開昭61−194497号公報には、音色系列に合わ
せて独立した音律を選択する技術が、本出願人により開
示されている。

しかしながら、上記独立した音律は半音内を分割指定
できないため、ビブラート等の周波数変調がかけられな
かった。

また、音色系列に合わせて独立した音律を選択できる
といっても、それを行うのは演奏者であり、演奏途中に
音色を選択し、さらにその音色に最適な音律を即座に選
択するというのは熟練者といえども困難であった。

さらに、この発明における音律は、所謂、音律理論を
意識したものであり、例えば平均律、純正律、ピタゴラ
ス音律という代表的な音律の中のどれに近いかを音色系
列毎に選択するというものである。

しかしながら、実際には使用する楽器毎に独特のピッ
チがある。例えば、ピアノの場合を例にとると、そのピ
ッチはオクターブで２倍という関係は満たされておら
ず、高音域では低めのピッチに設定され、低音域では高
めのピッチに設定されるという、所謂Ｓ字カーブを有し
ている。したがって、それを既存の限られた音律に対応
させるのには困難を伴う。

（発明が解決しようとする課題） この発明は、上記各従来技術の欠点を解消するために
なされたもので、音色に応じて全鍵にわたり独立したピ
ッチ調整が可能であるとともに発音周波数の変調をも可
能にした楽音発生装置を提供することを第１の目的とす
る。

また、この発明は、音色または音色系列に対応したピ
ッチ調整の度合いを全鍵にわたって変更可能にし、かつ
細かなピッチ調整が可能である楽音発生装置を提供する
ことを第２の目的とする。

〔発明の構成〕

（課題を解決するための手段） この発明の楽音発生装置は、上記第１の目的を達成す
るために、音色選択操作に従って音律の選択を行う機能
を備えた楽音発生装置において、各々の鍵についての平
均律の基本周波数と選択された音律の基本周波数との差
分であるセント数を、ピッチ調整表にピッチ調整値とし
て記憶する記憶手段と、各鍵についての平均律の基本周
波数に対応した周波数ナンバを、平均律周波数ナンバ表
に１オクターブにつき、半音を分割した値Ｎに12を乗じ
た値に相当するワード数分にわたり記憶する記憶手段
と、発音周波数の変調を指示する変調データと、押鍵に
対応するキーコードをアドレスとして前記ピッチ調整表
から読み出したピッチ調整値と前記変調データとを演算
することによって得られた新しいピッチ調整値を用い
て、前記平均律周波数ナンバ表から対応する周波数ナン
バを読み出し、発音周波数の制御を行う制御手段と、を
有することを特徴とする。

また、この発明の楽音発生装置は、上記第２の目的を
達成するために、前記制御手段は、各音律のピッチ調整
値を付加する度合いを示すピッチ調整比率データによっ
て前記ピッチ調整値の変更を各鍵にわたり行うことを特
徴とする。

（作用） 本発明は、各々の鍵についての平均律の基本周波数と
選択された音律の基本周波数との差分として得られたセ
ント数をピッチ調整情報として予め記憶手段に記憶して
おき、発音が指示された際に該ピッチ調整情報を参照し
てピッチに修正を加えながら発音するようにしたもので
あり、また、発音周波数の変調、例えばビブラートを指
定する手段を備え、周波数の変調が指定された際に上述
したピッチ調整情報に周波数変調情報を演算してピッチ
に修正を加えながら発音するようにしたものである。こ
れにより、小規模なハードウエア構成であるにもかかわ
らず、音色に応じてそれぞれの鍵について独立したピッ
チ調整が可能であるとともに発音周波数の変調も可能と
なる。

さらに上述の構成要素に加えて前記ピッチ調整情報を
付加する度合いを指定する手段を備え、これによってピ
ッチ調整情報を付加する度合いが指定された際に該度合
いに応じて前記ピッチ調整情報を変更するようにしたも
のである。これにより音色または音色系列に対応したピ
ッチ調整の度合いが全鍵にわたって変更可能になり、細
かいピッチ調整が可能となっている。

（実施例） 第１図は、本発明に係る楽音発生装置の一実施例の全
体的な構成を示す概略ブロック図である。

図において、11はMIDI（Musical Instrument Digit
al Interface）インタフェース回路であり、外部装置と
の間の楽音情報の送受を行うものである。このMIDIイン
タフェース回路11のMIDI入力には、外部装置からシリア
ル楽音信号が入力されるようになっており、このシリア
ル楽音信号は該MIDIインタフェース回路11でパラレル楽
音信号に変換され、システムバス24を介してCPU17に供
給されるようになっている。この際、MIDI入力があった
旨は、該楽音信号の入力とは別に割り込み信号IT1によ
りCPU17に通知されるようになっている。

また、CPU17から出力されるパラレル楽音信号は、シ
ステムバス24を介してMIDIインタフェース回路11に供給
され、このMIDIインタフェース回路11でシリアル楽音信
号に変換され、MIDI出力信号として外部装置に供給され
るようになっている。

12はキースイッチマトリックスであり、図示しない鍵
盤の各鍵に取り付けられた鍵スイッチをマトリックス状
に配列してなるものである。このキースイッチマトリッ
クス12は、キースキャン回路13により走査されるように
なっている。

13はキースキャン回路であり、スキャン信号SG1をキ
ースイッチマトリックス12に出力して走査を行い、押鍵
／離鍵の状態を示す信号SG2を得るものである。この信
号SG2はシステムバス24を介してCPU17に送られるように
なっている。

14はタブレットスイッチマトリックスであり、図示し
ない操作パネルに取り付けられた、音色、効果、音量等
の変更機能を有するスイッチをマトリックス状に配列し
てなるものである。このタブレットスイッチマトリック
ス14は、タブレットスキャン回路15により走査されるよ
うになっている。

15はタブレットスキャン回路であり、スキャン信号SG
3をタブレットスイッチマトリックス14に出力して走査
を行い、操作パネルの各スイッチのオン／オフの状態を
示す信号SG4を得るものである。この信号SG4はシステム
バス24を介してCPU17に送られるようになっている。

16はプリセット可能なタイマである。このタイマ16
は、ダウンカウンタを内蔵しており、該ダウンカウンタ
はCPU17からシステムバス24を介して任意の値がセット
されるようになっている。そして、ダウンカウントの結
果、カウント値がゼロになると割り込み信号IT2を発生
するようになっている。この割り込み信号IT2はCPU17に
供給され、割り込み処理を開始させるために用いられ
る。この割り込み信号IT2に基づく割り込み処理では、
ビブラート演算が行われる。

17はCPUであり、例えばマイクロプロセッサ等で構成
される。このCPU17は、ROM18に格納されたプログラムに
従って動作し、該楽音コンピュータ発生装置各部を制御
するものである。

18はROM（読み出し専用メモリ）であり、大容量の記
憶が可能な専用LSI（大規模集積回路）で構成されるも
のである。このROM18は、上述した制御プログラムが格
納される他、「平均律Ｆナンバ表」や「ピッチ調整表」
が格納されるものである。「平均律Ｆナンバ表」や「ピ
ッチ調整表」の詳細については後述する。

19はRAM（読み出し／書込み可能な記憶装置）であ
り、装置のステータス情報、各種レジスタ、フラグ類、
CPU17の作業用領域等の他、発音割当てを行うためのア
サイメントメモリＡが設けられている。このアサイメン
トメモリＡの詳細については後述する。

20はROMであり、上述したROM18と同様に、大容量の記
憶が可能な専用LSIで構成されるものである。このROM20
には、トーンジェネレータ21に供給されるPCMの音色デ
ータ（波形データ）が格納されるようになっている。

21はトーンジェネレータであり、16チャネル時分割で
デジタル楽音信号を発生し、例えば４系列にまとめて出
力するものである。ここで４系列にまとめて出力するの
は、次段のD/A変換器22が４チャネル時分割で動作する
のに対応させたものであり、D/A変換器22の構成に応じ
てこれ以外の数の系列にまとめて出力するように構成し
ても良い。このトーンジェネレータ21の内部にアサイメ
ントメモリＢが設けられており、該アサイメントメモリ
Ｂには、アサイメントメモリＡにて割当てが決定された
各チャネルのキー情報がＦナンバ情報に変換されて格納
されるようになっている。このトーンジェネレータ21及
びアサイメントメモリＢの詳細については後述する。

このトーンジェネレータ21が出力するデジタル楽音信
号はD/A変換器22に供給されるようになっている。

22はD/A変換器であり、トーンジェネレータ21の中で
４系列にまとめられ、時分割で出力されるデジタル楽音
信号（サンプル値）を４系統のアナログ楽音信号に変換
した後ホールドするものである。このD/A変換器22で変
換されたアナログ楽音信号は、サウンドシステム23に供
給されるようになっている。

23はサウンドシステムであり、入力された電気信号と
してのアナログ楽音信号を増幅して音響信号に変換し、
例えばスピーカやヘッドホン等に代表される音響発生手
段により放音を行うものである。

上記MIDIインタフェース回路11、キースキャン回路1
3、タブレットスキャン回路15、タイマ16、CPU17、ROM1
8、RAM19、及びトーンジェネレータ21は、システムバス
24を介して相互に接続されるようになっている。

第２図は、アサイメントメモリＡのデータ格納形式を
示すものである。アサイメントメモリＡは、同時発音可
能な16チャネル（０〜15チャネル（CH））分のデータで
構成されており、アサイメントメモリＡのアドレスに対
応している。

各チャネルのデータは４バイトで構成され、第２図
（ａ）に示すように、第１バイト目は鍵の状態を示すON
/OFFビット（ビット７）及び鍵の番号を示すキーコード
（ビット６〜０）が割当てられ、第２バイト目は押鍵の
速さを示すベロシティ（ビット６〜０）が割当てられ、
第３バイト目は当該チャネルがどの音色で発音するかを
指定するトーンデータ（ビット３〜０）が割当てられ、
第４バイト目は現在のビブラートの揺れを指定するVIB
データ（ビット７〜０）が割当てられている。なお、第
２バイト目のビット７及び第３バイト目のビット７〜４
は未割当てである。

第２図（ｂ）は、第３バイト目のビット７〜４にピッ
チテーブルの指定を行うピッチTBLを割り当てた場合の
例を示す。このピッチテーブルの詳細については後述す
る。

上記キーコードとベロシティに関してはMIDIフォーマ
ットで規格化されているものと同じであり、それぞれ７
ビットで構成されている。

第３図は、アサイメントメモリＢのデータ格納形式を
示すものである。アサイメントメモリＢは、同時発音可
能な16チャネル（０〜15CH）分のデータで構成されてお
り、アサイメントメモリＢのアドレスに対応している。

各チャネルのデータは４バイトで構成され、第１バイ
ト目は鍵がどこのオクターブに属するかを示すOCT（ビ
ット７〜４）、及び当該チャネルがどの音色で発音する
かを指定するトーンデータ（ビット３〜０）が割当てら
れ、第２バイト目は鍵の状態を示すON/OFFビット（ビッ
ト７）及び押鍵の速さを示すベロシティ（ビット６〜
０）が割当てられ、第３バイト目及び第４バイト目は読
み出し楽音周波数を表す16ビットのＦナンバが割当てら
れている。なお、第３バイト目はＦナンバの下位バイト
（Ｌ）であり、第４バイト目はＦナンバの上位バイト
（Ｈ）である。

第４図はトーンジェネレータ21の詳細なブロック図を
示している。

図において、アサイメントメモリＢは、第１図で既に
説明したものと同一のものである。このアサイメントメ
モリＢには、CPU17によりシステムバス24を介して第３
図に示す形式のデータが書き込まれる。そして、書き込
まれたデータは、16チャネル時分割で読み出され、トー
ンジェネレータ21を構成する各回路に供給されるように
なっている。

また、ROM20も第１図で説明したものと同一のもので
あり、PCMの音色データ（波形データ）を格納するもの
である。このROM20には、アサイメントメモリＢから４
ビットのトーンデータがアドレスの一部として供給さ
れ、後述するリセット回路53から20ビットのデータがア
ドレスの他の一部として供給されるようになっている。
そして、合計24ビットのアドレスにより所望の音色デー
タ（11ビット）が読み出されるようになっている。この
ROM20に記憶される音色データは、１ビットの符号と10
ビットの数値から構成されている。

51はシフト回路であり、アサイメントメモリＢから供
給されるＦナンバデータを、同じくアサイメントメモリ
Ｂから供給されるOCTデータに応じたシフトを行って出
力するものである。

例えば、ＦナンバがOCT＝４に対応して作成されたも
のであるならば、下記表１のようにシフト動作が行われ
る。

このシフト回路51でシフトされた結果は22ビットのデ
ータとして累算器52に供給されるようになっている。

52は累算器であり、シフト回路51でシフトされたＦナ
ンバを16チャネル時分割で累算するものである。したが
って、該累算器52の内部には、16個のレジスタを有して
おり、各レジスタは36ビット構成となっている。この累
算器52が16チャネル時分割で出力する36ビットのＦナン
バデータは、リセット回路53に供給されるようになって
いる。

53はリセット回路であり、鍵盤のキーオンに同期し
て、つまりアサイメントメモリのON/OFFビットが「０」
から「１」に変化した時に、該キーに対応するチャネル
のＦナンバを強制的にクリアするものである。上記に該
当しないチャネルのＦナンバは累算器52に戻されて、シ
フト回路51からのＦナンバが加算され、再度内部レジス
タに格納される。これにより累算機能が実現されてい
る。また、このリセット回路53の出力のうち上位20ビッ
トはROM20に供給され、波形データの読み出しアドレス
の一部として使用されるようになっている。

54はエンベロープ発生器であり、アサイメントメモリ
Ｂからの４ビットのトーンデータ、１ビットのON/OFFデ
ータ、及び７ビットのベロシティデータを入力して16チ
ャネル時分割でエンベロープデータ（14ビット）を発生
するものである。したがって、このエンベロープ発生器
54も内部に16個のレジスタを有した構成となっている。

このエンベロープ発生器54が出力する14ビットのエン
ベロープデータは浮動小数点形式のデータであり、上記
４ビットが指数（Ｐ）、下位10ビットが仮数（Ｍ）で構
成される。したがって、エンベロープ発生器54が出力す
る14ビットのエンベロープデータは広いレンジの数値を
表現できるようになっている。

このエンベロープ発生器54が出力する14ビットのデー
タのうち、10ビットの仮数（Ｍ）は乗算器55に供給さ
れ、４ビットの指数（Ｐ）はシフト回路56に供給される
ようになっている。

55は乗算器であり、ROM20から読み出されたデータの
うち符号を除く10ビットの音色データとエンベロープ発
生器54が出力する10ビットの仮数（Ｍ）を乗算し、20ビ
ットのデータとして出力するものである。この乗算器55
の出力は、シフト回路56に供給されるようになってい
る。

56はシフト回路であり、乗算器55から出力される乗算
結果を、エンベロープ発生器54が出力する指数（Ｐ）に
応じてシフトダウンするものである。このシフトダウン
動作は、下記表２のように行われる。

57は系列加算器であり、16チャネル時分割のサンプル
データを４系列にまとめる加減算を行うものである。即
ち、シフト回路56から出力される20ビットのデータに対
しROM20から読み出された１ビットの符号ビットに応じ
て加算または減算を行い、20ビットのデータとして出力
するものである。したがって、内部に４つのレジスタを
有しており、それらの値は16チャネルの時分割周期で定
期的にクリアされるようになっている。この系列加算器
57の出力は、上述したようにD/A変換器22に供給される
ようになっている。

第５図は、ROM18に格納される平均律Ｆナンバ表の一
例を示すものである。この平均律Ｆナンバ表は、１オク
ターブを構成する12個の半音のそれぞれを、さらに128
分割して、（1/128）×100セント単位の精度を得るもの
である。したがって、１オクターブ分12（半音）×128
（分割）＝1536ワードのメモリが必要である。

この実施例では、Ｆナンバはそれぞれ16ビット構成と
して示しているが、必要に応じて加減できる。

このＦナンバの値は、どのオクターブを基準にしたか
ということと、再生サンプリング周波数と、時分割チャ
ネル数と、ROM20に記憶されたPCM音色データの録音サン
プリング周波数とが関係する。

第６図は各音色（トーン）に対応して設けられたピッ
チ調整表を示す。このピッチ調整表は、１音色当たり０
〜7F_H（添字の「_Ｈ」は16進数であることを示す）の128
バイトで構成され、そのアドレスはMIDIのキーコードが
そのまま利用できるようになっている。

しかしながら、実際に使用されるキーコードは、24_H
〜61_Hの61鍵が殆どであることを考慮すると、下記表３
のように36（＝24_H）のバイアスアドレスを用いてメモ
リ容量を半減させることも可能である。

この場合、キーコードが24_H未満のものは、24_Hと同じ
ピッチ調整値を用い、キーコードが64_H以上のものは63_H
と同じピッチ調整値を用いるものとする。

また第６図（下記表３も同じ）においては、各キーに
対応してピッチ調整表を有するようにしているが、２キ
ー、３キー或いは４キーに対して１つのピッチ調整値を
持つように構成しても良い。

この場合、求めるピッチ調整値は２つのピッチ調整値
の間の値（補間値）であることが望ましい。

例えば、下記表４のようなピッチ調整表を用いる場合
（図中の数値は全て16進数である）、下記（１）により
ピッチ調整値が求められる。

例えばキーコードが32_Hであった場合、求めるピッチ
調整値は、 20_H＋｛18_H−20_H｝×（3/4） …（１） ＝20_H＋（−8_H）×（3/4） ＝20_H−6_H ＝1A_H として求められる。ここで、20_Hはアドレス03_H番地の内
容であり、18_Hはアドレス04_H番地の内容である。

このピッチ調整表に記憶されたピッチ調整値は、第７
図に示すように符号とセントデータにより表現されるも
のであり、その調整範囲はセントデータが７ビットであ
るから、 −（127/128）×100〜＋（127/128）×100セントであ
る。

第６図のピッチ調整表は、各音色毎に独立してテーブ
ルを持った場合を示したが、実際には音色毎にテーブル
を持たなくても、音色の数より少ないピッチ調整表で全
ての音色のピッチを調整することも可能である。

即ち、これを実現するためには、第２図（ｂ）に示す
ようなアサイメントメモリＡのデータ格納形式にすれば
良い。つまり、各チャネルの第３バイト目の上位４ビッ
トにピッチTBLという領域を定義し、該ピッチTBLで16種
類のピッチTBLのうちの何れを選択するかという選択ナ
ンバを記憶する。

かかる構成とすることにより、例えトーン（音色）の
種類が256種類あったとしても、ピッチ調整表は16種類
で済むことになる。

次に、上記のような構成において、本発明の実施例の
動作を説明する。

第８図は本発明にかかる実施例のメインルーチンの動
作をフローチャートで示したものである。

電源が投入されると、先ず、初期設定処理を行う（ス
テップS11）。この初期設定処理は、RAM19、パネル、ト
ーンジェネレータ21のそれぞれに初期値を設定する処理
である。

初期設定処理が完了するとタブレットスキャン処理を
行う（ステップS12）。このタブレットスキャン処理
は、タブレットスキャン回路15でタブレットスイッチマ
トリックス14を走査し、タブレットスイッチの設定状態
のデータをCPU17に取り込む処理である。ここでタブレ
ットスイッチとしては、音色選択スイッチ、ボリューム
スイッチ、ピッチ調整比率スイッチ（詳細は後述）等が
設けられている。

次いで、上記で取り込んだデータを解析し、タブレッ
トイベントがあるか否かを調べる（ステップS13）。そ
して、タブレットイベントがあることが判断されると、
タブレットアサイン処理を実行する（ステップS14）。

このタブレットアサイン処理において、本発明の特徴
に直接関係するピッチ調整比率の選択処理が行われるこ
とになる。

第10図は上記ピッチ調整比率の選択処理に用いるピッ
チ調整比率スイッチ60の構成を示す図である。このピッ
チ調整比率スイッチ60は、Ａ〜Ｅの５個のモジュールに
より構成されている。各モジュールは、タブレットスイ
ッチマトリックス14の一部を構成するスイッチSWと該ス
イッチSWに対応する表示器LEDとにより構成されてい
る。

そして、スイッチSWの選択状態に応じて、表５に示す
ように、ピッチ調整比率0/8〜8/8のうちの何れかが選択
されるようになっている。

ここで、0/8は何もピッチ調整をしないことを意味
し、逆に8/8はピッチ調整表のままの100％の調整を行う
ことを意味する。

上記ステップS13でタブレットイベントがないことが
判明されると、タブレットアサイン処理はスキップされ
る。

次いで、キースキャン処理が行われる（ステップS1
5）。このキースキャン処理は、キースキャン回路13で
キースイッチマトリックス12を走査し、キースイッチの
押下状態のデータをCPU17に取り込む処理である。

次いで、上記で取り込んだデータを解析し、キーイベ
ントがあるか否かを調べる（ステップS16）。そして、
キーイベントがあることが判断されると、キーアサイン
処理を実行する（ステップS17）。このキーアサイン処
理では、キーのオン／オフに対応した処理が行われる。
即ち、アサインメントメモリＡのON/OFF、キーコード、
ベロシティ、トーン（場合によってはピッチTBL）の各
値がセットされ、また、アサイメントメモリＢのON/OF
F、キーコード、ベロシティの各値がセットされる。

次いで、発音周波数設定処理が行われる（ステップS1
8）。この発音周波数設定処理の詳細については後述す
るが、該処理によりOCT及びＦナンバが算出され、アサ
イメントメモリＢにセットされる。

上記ステップS16でキーイベントがないことが判断さ
れると、上記キーアサイン処理及び発音周波数設定処理
はスキップされる。

次いで、MIDI I/Oバッファの処理が行われる（ステ
ップS19）。この処理は、MIDI入力による発音制御処理
である。そして、該MIDI I/Oバッファの処理が完了す
るとステップS12へ戻り、再度、上記シーケンスを繰り
返す。

第９図は、発音周波数設定処理の詳細な動作を示すフ
ローチャートである。

先ず、発音しようとするチャネルのキーコードを読み
出す（ステップS21）。次いで、同様にしてトーンデー
タを読み出す（ステップS22）。

次いで、読み出したキーコード及びトーンデータを用
いてピッチ調整表（第６図参照）を参照し、ピッチ調整
値PAを得る（ステップS23）。ここで得られるピッチ調
整値PAは、符号付の８ビットのデータであり、 ０〜±7F_H（±127/128±100セント） …（２） の範囲の値である。

次いで、ピッチ調整比率PRを読み出す（ステップS2
4）。このピッチ調整比率PRは、メインルーチンのタブ
レットアサイン処理（ステップS14）で得られた比率デ
ータを読み出す処理である。ここで得られるピッチ調整
比率PRは、 0/8,1/8,…,7/8,8/8 …（３） の範囲のいずれかの値である。

次に、ピッチ調整値PAとピッチ調整比率PRとを乗算
し、新たなピッチ調整値P1とする（ステップS25）。即
ち、 P1＝PA×PR …（４） したがって、P1は、 ０〜±7F_H（±127/128±100セント） …（５） の範囲の値である。

次いで、発音しようとするチャネルのVIBデータPVを
読み出す（ステップS26）。ここで読み出されるVIBデー
タPVは、符号付の８ビットのデータであり、 ０〜±7F_H（±127/128×100セント） …（６） の範囲の値である。

そして、上記で求めたピッチ調整値P1とVIBデータPV
を加算し、新たなピッチ調整値P2とする（ステップS2
7）。即ち、 P2＝P1＋PV …（７） したがって、P2は、 ０〜±ＦE_Ｈ（±254/128×100セント） …（８） の範囲の値である。

次いで、ピッチ調整値P2とキーコードKCとを加算し、
キーデータKDとする（ステップS28）。即ち、 KD＝P2＋KC …（９） この加算は、第11図（ａ）〜（ｃ）に示すように、ピ
ッチ調整値P2の符号を除いた下位８ビット（|0|〜|FE
|）と、７ビットのキーコードを左に８ビットシフトし
た値（下位はゼロ）とを加算するものである。

そして、得られたキーデータKDの上位バイトを、第11
図（ｄ）に示すように、OCTとノートデータに変換する
（ステップS29）。

次いで、上記で得られたOCTデータをアサイメントメ
モリＢに書き込む（ステップS30）。

次いで、ノートデータとセントデータ（第11図（ｅ）
参照）とを用いて平均律ナンバ表を参照し、第11図
（ｆ）に示すようなＦナンバFNを得る（ステップS3
1）。そして、得られたＦナンバFNをアサイメントメモ
リＢに書込み、本サブルーチンをリターンする（ステッ
プS32）。以上で発音周波数設定処理を終了する。

なお、ピッチテーブルを用いてピッチ調整値PAを求め
る場合は、第９図に示すように、先ず、発音しようとす
るチャネルのキーコードを読み出す（ステップS41）。
次いで、発音しようとするチャネルのピッチTBLを読み
出し（ステップS42）、次いで、キーコードとピッチTBL
を用いてピッチ調整表を参照してピッチ調整値PAを得る
（ステップS43）。以下、ステップS24へ分岐して上述し
た処理と同一の処理を実行する。この処理は既に説明し
たので省略する。

［発明の効果］ 以上詳述したように、この発明によれば小規模なハー
ドウエア構成であるにも拘わず、音色に応じて全鍵独立
したピッチ調整が可能であるとともに発音周波数の変調
をも可能にした楽音発生装置を提供することができる。

さらに、音色又は音色系列に対応したピッチ調整の度
合いを全鍵にわたって変更可能にし、細かなピッチ調整
ができる楽音発生装置を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、 第２図は本発明の一実施例のアサイメントメモリＡのデ
ータ格納形式を示す図、 第３図は本発明の一実施例のアサイメントメモリＢのデ
ータ格納形式を示す図、 第４図は本発明の一実施例のトーンジェネレータの詳細
なブロック図、 第５図は本発明の一実施例の平均律ナンバ表の一例を示
す図、 第６図は本発明の一実施例のピッチ調整表の一例を示す
図、 第７図は第６図のピッチ調整表のデータ形式を示す図、 第８図及び第９図は本発明の一実施例の動作を示すフロ
ーチャート図、 第10図は本発明の一実施例のピッチ調整比率スイッチの
構成を示す回路図、 第11図は本発明の動作を説明するための説明図である。 14……タブレットスイッチマトリックス（選択手段、第
１、第２の指定手段）、 15……タブレットスキャン回路、 17……CPU（第１、第２の制御手段、変更手段）、 18……ROM（記憶手段）、 60……ピッチ調整比率スイッチ（第２の指定手段）。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】音色選択操作に従って音律の選択を行う機
   能を備えた楽音発生装置において、 各々の鍵についての平均律の基本周波数と選択された音
   律の基本周波数との差分であるセント数を、ピッチ調整
   表にピッチ調整値として記憶する記憶手段と、 各鍵についての平均律の基本周波数に対応した周波数ナ
   ンバを、平均律周波数ナンバ表に１オクターブにつき、
   半音を分割した値Ｎに12を乗じた値に相当するワード数
   分にわたり記憶する記憶手段と、 発音周波数の変調を指示する変調データと、 押鍵に対応するキーコードをアドレスとして前記ピッチ
   調整表から読み出したピッチ調整値と前記変調データと
   を演算することによって得られた新しいピッチ調整値を
   用いて、前記平均律周波数ナンバ表から対応する周波数
   ナンバを読み出し、発音周波数の制御を行う制御手段
   と、 を有することを特徴とする楽音発生装置。
2. 【請求項２】前記制御手段は、各音律のピッチ調整値を
   付加する度合いを示すピッチ調整比率データによって前
   記ピッチ調整値の変更を各鍵にわたり行うことを特徴と
   する請求項１に記載の楽音発生装置。