JP2000259548A - Dmaバス転送方式 - Google Patents

Dmaバス転送方式

Info

Publication number
JP2000259548A
JP2000259548A JP11058354A JP5835499A JP2000259548A JP 2000259548 A JP2000259548 A JP 2000259548A JP 11058354 A JP11058354 A JP 11058354A JP 5835499 A JP5835499 A JP 5835499A JP 2000259548 A JP2000259548 A JP 2000259548A
Authority
JP
Japan
Prior art keywords
dma
transfer
bus
request
controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11058354A
Other languages
English (en)
Inventor
Shoji Wakita
昌二 脇田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP11058354A priority Critical patent/JP2000259548A/ja
Publication of JP2000259548A publication Critical patent/JP2000259548A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Bus Control (AREA)

Abstract

(57)【要約】 (修正有) 【課題】あるDMAコントローラの転送中でも他のDM
AコントローラからのDMAリクエストがあった場合に
は、調停を行い、DMA Grantを返して準備させ
ておく。さらに他のより高位のDMAコントローラから
DMAリクエストがあった場合、再度調整を行うことが
できること。 【解決手段】DMAリクエスト・スヌープ回路201及
び各DMAコントローラ103〜105に各々のDMA
コントローラより高い優先順位を持つDMAコントロー
ラからのリクエストが発生したことを通知するDMA
Snoop信号202,203及びDMAリクエスト・
スヌープ回路201の機能を無効にするDMA Snp
msk信号204を有している。各コントローラはDM
A Snoop信号により、DMA動作準備を中断し、
より高位のDMAリクエストにDMAをゆずる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はDMA(Direct Me
mory Access)バス転送方式、特に優先順位のある複数
のDMA転送を実行する場合のDMAバス転送方式に関
する。
【0002】
【従来の技術】DMA、即ち直接メモリアクセスは、コ
ンピュータシステム等において、主記憶装置と周辺装置
の間にて、処理装置(CPU)によるデータの処理を必
要とせず、データを直接移動させる技法である。
【0003】従来のDMAバス転送方式を図5のブロッ
ク図を参照して説明する。この従来例にあっては、DM
Aアービタ(調停器)101、共通バッファメモリ10
2、DMAコントローラ103、104、105より構
成される。共通バッファメモリ102とDMAコントロ
ーラ103〜105間はDMAバス106で接続されて
いる。また、DMAアービタ101とDMAコントロー
ラ103〜105間は、DMA転送中フラグバス107
で接続されている。
【0004】各DMAコントローラ103〜105から
DMAアービタ101に対してDMAリクエスト信号
(DMA転送要求信号)108、110、112が送ら
れる。これに対して、DMAアービタ101は、予め決
められた優先順位等に基づいて調停を行い特定のDMA
コントローラ103〜105に対してDMA転送許可
(Grant)信号109、111、113を送る。このD
MA転送許可信号109、111、113に基づいて、
共通バッファメモリ102からDMAバス106を介し
てDMA転送を行う。
【0005】1回のDMA転送におけるデータ転送サイ
ズが小さく且つ各DMAコントローラから頻繁にDMA
転送が行われる場合には、データ転送を中断するより
も、あるDMAコントローラ103〜105のDMA転
送が完了してから次のDMA転送を開始するDMAコン
トローラの転送開始までの時間を短絡することで、DM
Aバスの空き時間を少なくする方がシステム性能が向上
する。
【0006】このような場合に、従来のDMAバス転送
方式では、あるDMAコントローラ(例えば103)が
DMA転送中に、続いて転送するDMAコントローラ
(例えば105)をDMAアービタ101が調停して、
予め次に転送するDMAコントローラに通知する(DM
A転送許可を与える)。また、現在実際にDMA転送中
であるDMAコントローラ(103)が転送中であると
いうフラグをフラグバス107に送出し、他のDMAコ
ントローラ(104、105)及びDMAアビータ10
1が、このフラグバス107の状態をモニタ(監視)で
きる。続いて転送するDMAコントローラ(105)
は、先に転送中のDMAコントローラ(103)から出
力される転送中フラグをモニタすることにより、このD
MA転送が完了すると直ちにDMA転送が開始できる。
【0007】尚、斯るDMAバス転送方式の従来例は、
例えば特開平9−330288号公報の「DMAバス転
送システム」、特開平8−115290号公報の「デー
タ転送装置」及び特開平6−131294号公報の「デ
ータ転送装置」に開示されているので、ここに従来技術
として引用する。
【0008】
【発明が解決しようとする課題】上述した従来技術によ
ると、あるDMAコントローラへのDMA転送中に、他
のDMAコントローラからのDMAリクエストがあった
場合には、DMAアービタが調停を行い、予めDMA転
送許可信号を返送しておく。その後、更に他のDMAコ
ントローラからDMAリクエストがあった場合、そのD
MAリクエストが仮え現在DMA転送許可信号を受け取
っているDMAコントローラよりも優先度が高い場合で
あっても、現在の転送が完了する迄は調停を待たされる
ことになるという問題がある。即ち、あるDMAコント
ローラにDMA転送中に行われる調停は1回のみであ
る。そこで、各DMAコントローラ間に優先順位がある
DMAバスシステムでは、実質データ転送効率が低下す
ることとなる。
【0009】斯る問題が生じる理由は、従来のDMAバ
ス転送方式では、DMAアービタは、あるDMAコント
ローラのDMA転送中に、一度他のDMAコントローラ
にDMA転送許可信号を返すと、現在のDMA転送が完
了し、次のDMA転送が開始する迄は次の調停を行わな
いので、仮えその後に優先順位の高いDMAコントロー
ラからのDMAリクエストがあっても、それを受付けな
い為である。その結果、本来先に処理されるべき優先順
位の高いDMAコントローラへのDMA転送開始が後回
しにされることとなり、バス転送は高速化されても実質
データ転送効率が低下することとなる。
【0010】本発明の目的は、複数のDMAコントロー
ラが競合するDMAバスシステムにおいて、あるDMA
コントローラのDMA転送開始からDMA転送完了まで
の間に新しいDMAリクエストが発生する度に、DMA
リクエストのあった全てのDMAコントローラの優先度
を考慮したDMA転送を行い、DMAバス使用効率を向
上するDMAバス転送方式を提供することである。
【0011】
【課題を解決するための手段】前述の課題を解決するた
め、本発明によるDMAバス転送方式は、次のような特
徴的な構成を採用している。
【0012】(1)DMA転送を行う複数のDMAコン
トローラがDMAバスにて接続されると共に前記DMA
コントローラからのDMA転送要求を調停するDMAア
ービタと接続されているDMAバス転送方式において、
DMAリクエストスヌープ回路を設け、前記DMAコン
トローラの1つがDMA転送中に前記DMAコントロー
ラの他のDMAコントローラからのDMA転送要求に対
して前記DMAアービタが予め行った調停を前記DMA
コントローラの優先順位に基づき中断させ、優先順位の
最も高いDMAコントローラからDMA転送を可能にす
るDMAバス転送方式。
【0013】(2)前記DMAアービタにはアービタモ
ード切替レジスタを設け、DMA転送要求発生順又は優
先順位順にDMA転送許可する前記DMAコントローラ
を選択可能にする上記(1)のDMAバス転送方式。
【0014】(3)前記複数のDMAコントローラ及び
前記DMAアービタは、転送フラグバスで接続され、前
記DMAコントローラがDMA転送中前記転送フラグバ
スをオンにする上記(1)のDMAバス転送方式。
【0015】(4)前記DMAアービタはレイテンシタ
イマを設け、優先順位の低い前記DMAコントローラか
らのDMA要求が転送許可されない場合に前記DMAリ
クエストスヌープ回路の機能を一時的に無効にする上記
(1)のDMAバス転送方式。
【0016】(5)前記レイテンシタイマは、前記DM
Aコントローラの数をnとするとき、n−2個使用する
上記(4)のDMAバス転送方式。
【0017】(6)前記レイテンシカウンタは、予め設
定されたカウント数をカウントするよう構成された上記
(4)のDMAバス転送方式。
【0018】
【発明の実施の形態】以下、本発明によるDMAバス転
送方式の実施形態例を添付図1乃至図4を参照して詳細
に説明する。尚、これら各実施形態例において、対応す
る構成素子には、便宜上、同様参照符号を使用すること
とする。
【0019】先ず、図1を参照して本発明によるDMA
バス転送方式の第1実施形態例の構成を説明する。この
DMAバス転送方式は、DMAアービタ101、共通バ
ッファメモリ102、DMAコントローラ103〜10
5、共通バッファメモリ102及びDMAコントローラ
103〜105間のDMAバス106、DMAアービタ
101及びDMAコントローラ103〜105間の転送
中フラグバス107を有する点では、図5を参照して上
述した従来のDMAバス転送方式と同様である。しか
し、図1のDMAバス転送方式にあっては、DMAリク
エストスヌープ(Snoop)回路201を付加したことを
特徴とする。
【0020】各DMAコントローラ103〜105から
DMAアービタ101には、DMAリクエスト信号10
8、110、112が送られる。また、DMAアービタ
101から各DMAコントローラ103〜105には、
DMA転送許可信号109、111、113が返され
る。更に、各DMAコントローラ103〜105に、こ
れらDMAコントローラより高い優先順位を有するDM
AコントローラからのDMA転送リクエストが発生した
ことを通知するDMA Snoop信号202、203と、
DMAリクエストスヌープ回路201の機能を無効にす
るDMA Snpmsk(スヌープマスク)信号204を有す
る。尚、図1において、DMAコントローラは103〜
105の3台であるが、DMAアービタ101が制御可
能な数であれば台数に制限はないこと勿論である。
【0021】DMAフラグバス107の動作と、DMA
フラグバス107がオフ(転送なし)のとき、DMAコ
ントローラ103〜105からDMAリクエストが発生
した場合のDMAアービタ101による調停及び動作は
従来どおりである。
【0022】DMAフラグバス107がオン(転送あ
り)のとき、新たなDMAリクエストが発生した場合に
は、DMAアービタ101は調停を行い、最も優先順位
の高いDMAコントローラ103〜105に対してDM
A転送許可信号を返し、このDMA転送許可信号を得た
DMAコントローラは転送準備を開始する。このとき、
そのDMAコントローラよりも優先順位の高いDMAコ
ントローラからDMAリクエストが発生していなけれ
ば、DMA転送準備中のDMAコントローラはDMAフ
ラグバス107のオフを確認して直ちにDMA転送を開
始する。
【0023】しかし、現在のDMA転送が完了する前
に、即ち、既に現在の転送に続いてDMA転送を開始す
る準備をしているDMAコントローラがある場合に、更
に新たなDMAリクエストが発生した場合には、DMA
アービタ101は再度調停を行う。新たにDMAリクエ
ストを発行したDMAコントローラ(103〜105の
いずれか)は、DMAリクエストの発行をDMAリクエ
ストスヌープ回路201に通知する。この通知を受取る
と、DMAリクエストスヌープ回路201は、新たにD
MAリクエストを発行したDMAコントローラより優先
順位の低いDMAコントローラのDMA Snoop信号
(202、203)をオンにする。このとき、新たにD
MAリクエストを発行したDMAコントローラの優先順
位が、現在DMA転送許可信号を得て、次にDMA転送
を開始する準備をしているDMAコントローラよりも高
いときは、現在DMA転送許可信号を受取っているDM
AコントローラはDMA Snoop信号202、203を
検出することにより、転送準備を中断する。これによ
り、次にDMA転送を開始できる権利を一時保留するの
で、DMAフラグバス107のオフを検出してもデータ
転送を開始しない。
【0024】ここで、DMAアービタ101は、再調停
を行い、現在のDMA転送許可信号はオンにしたままと
し、優先順位の高いDMAコントローラのDMA転送許
可信号もオンとする。新たにDMA転送許可を得た優先
順位の高いDMAコントローラは、DMA転送準備を開
始し、それよりも優先順位の高いDMAコントローラの
DMAリクエストがないと、転送中フラグバス107の
オフを確認後直ちにDMA転送を開始する。また、DM
A転送準備を中断していたDMAコントローラは、DM
ASnoopのオフと転送中フラグバス107のオフを確認
してDMA転送を開始する。但し、DMASnoopのオン
と、転送中フラグバス107のオフを同時に検出した場
合には、転送準備の中断は行わず、直ちに転送中フラグ
バス107をオンにしてDMA転送を開始する。
【0025】上述の構成により、従来のバス転送の完了
から開始までの空き時間の短縮機能を維持したままで、
常に優先順位の高いDMAコントローラからのDMA転
送を開始することが可能になる。
【0026】また、図1のDMAバス転送方式では、D
MAアービタ101にアービタモード切替レジスタを内
蔵している(図示せず)。このレジスタを切替えること
により、調停を従来通りに戻し且つDMASnpmsk信号2
05をオンにすることにより、DMAリクエストスヌー
プ回路201の動作を無効にすることが可能である。こ
れにより、従来どおり、転送フラグバス107がオンの
間に行われる調停は1回のみとなり、各DMAコントロ
ーラ103〜105間の優先順位に関係なく、先にDM
Aリクエストを発行し、DMA転送許可信号がオンとな
ったDMAコントローラが常にDMA転送を開始するよ
うにすることができる。
【0027】次に、図1のDMAバス転送方式の動作
を、図2のタイミングチャートを用いて詳細に説明す
る。尚、各信号は「L」、即ちローレベルのとき有効と
する。また、3台のDMAコントローラ103〜105
の優先順位は、高い順に103、104、105である
と仮定する。
【0028】図2において、DMAコントローラ10
3、104、105のDMAリクエストを各々DMAリ
クエストa、b、cとし、対応するDMA転送許可信号
を各々DMA Grant a、b、cとする。また、DM
Aリクエストスヌープ回路201からDMAコントロー
ラ104、105に接続されるDMASnoop信号を各々
DMASnoop b、cとする。
【0029】図2の例にあっては、先ずDMAコントロ
ーラ104からDMA転送要求であるDMAリクエスト
bが発行される。そこで、DMAリクエストbを検出し
たDMAリクエストスヌープ回路201は、DMA Sn
oop cをオンにする。
【0030】その後、DMAアービタ101からDMA
Grantbを得たDMAコントローラ104は、DMA S
noop bとDMAフラグバス107がオフであることを
確認し、DMA転送を開始する。このとき、DMAコン
トローラ104は、DMAフラグバス107をオンにし
て、DMAバス106を使用中であることをDMAアー
ビタ101と他のDMAコントローラ103、105に
通知する。
【0031】その後、DMAコントローラ105からD
MAリクエストcが発行される。DMAアービタ101
は調停を行い、DMA Grantcをオンとし、現在転送
中のDMAコントローラ104に続いてDMAコントロ
ーラ105が転送することを許可する。DMA Grant
cを得たDMAコントローラ105は、DMA転送準備
を開始し、DMA Snoop cとDMAフラグバス10
7のオフを待つ。
【0032】しかし、その後DMAコントローラ103
からDMAリクエストaが発行される。このとき、DM
Aアービタ101は、現在DMA転送中のデータ転送完
了を待っているDMAコントローラ105と調停する。
上述の如く、DMAコントローラ103はDMAコント
ローラ105よりも優先順位が高い。そこで、DMAア
ービタ101は、DMA Grant aもオンとし、DM
Aリクエストスヌープ回路201は、DMAリクエスト
の検出によりDMA Snoop bもオンにする。
【0033】DMAコントローラ104のデータ転送が
完了すると、DMAコントローラ104は、DMAリク
エストbとDMAフラグバス107をオフにする。この
とき、DMAリクエストbはオフになるが、DMAリク
エストaがオンであるので、DMA Snoop cはオン
のままである。その為に、DMAコントローラ105
は、DMAフラグバス107がオフであることを検出し
てもDMA転送開始できない。しかし、DMAコントロ
ーラ103は、優先順位が最も高いDMAコントローラ
であり、DMA Grantaが既にオンであるので、転送
フラグバス107のオフを検出すると直ちに転送フラグ
バス107をオンにし、DMA転送を開始する。
【0034】先に転送準備を中断したDMAコントロー
ラ105は、再度DMA Snoop cのオフを待つ。D
MAコントローラ103のデータ転送が完了すると、D
MAコントローラ103はDMAリクエストaをオフに
すると共にDMAフラグバス107も同時にオフにす
る。よって、DMA Snoop cもオフとなり、DMA
コントローラ105は直ちに転送フラグバス107をオ
ンとし、DMA転送を開始する。
【0035】
【他の実施形態例】次に、図3及び図4を参照して、本
発明によるDMAバス転送方式の第2及び第3実施形態
例を説明する。尚、これらの実施形態例においても対応
構成素子には類似又は同様の参照符号を使用することと
する。
【0036】図3のDMAバス転送方式は、DMAアー
ビタ101、共通バッファメモリ102、DMAコント
ローラ103〜105及びDMAリクエストスヌープ回
路201を有する点で、図1のDMAバス転送方式と同
様である。しかし、DMAアービタ101内にレイテン
シタイマ205を有する点で相違する。そこで、DMA
アービタには参照符号101′を使用することとする。
【0037】このレイテンシタイマ205は、DMAコ
ントローラ105のDMAリクエスト(要求信号)11
2がオフのときは「0」であり、DMA転送要求信号1
12がオンの期間をカウントする。このレイテンシタイ
マ205の設定値は可変であり、レイテンシタイマ20
5のカウント値が予め設定された値に達すると、DMA
アービタ101′はDMAコントローラ105のDMA
転送が開始される迄DMA転送許可信号113以外の新
たなDMA転送許可信号をオンにしない。また、オンに
なっているDMA転送信号がDMA転送許可信号113
のみになった時点で、DMAアービタ101′はDMA
Snpmsk信号204をオンにする。
【0038】これにより、DMAコントローラ105よ
り優先順位の高いDMAコントローラからDMA転送要
求が発行されてもDMA Snoop信号203がオンにな
らない。その結果、DMAコントローラ105は、DM
Aフラグバス107のオフを検出次第直ちにDMA転送
を開始することができるようになる。また、DMAアー
ビタ101′は、DMAコントローラ105のデータ転
送開始を検出することにより、再度調停を開始する。
【0039】このDMAバス転送方式の第2実施形態例
によると、例えばDMAコントローラ103、104か
ら頻繁にDMA転送要求がなされ、DMAコントローラ
103、104が交互にDMAバス106を占有してし
まうような場合でも、最も優先順位の低いDMAコント
ローラ105にもDMAバス106の使用許可を与える
ことができるという新たな効果を有する。また、DMA
コントローラをn個使用する場合には、レイテンシタイ
マ205はn−2個使用されることになる。
【0040】図4は、本発明によるDMAバス転送方式
の第3実施形態例のブロック図を示す。この実施形態例
にあっては、DMAコントローラがn個使用される点を
特徴とし、他の構成及び動作は図1のDMAバス転送方
式と同様である。
【0041】以上、本発明によるDMAバス転送方式の
いくつかの実施形態例を詳述した。しかし、本発明は斯
かる実施形態例のみに限定すべきではなく、本発明の趣
旨を逸脱することなく種々の変形変更が可能であること
が当業者には容易に理解できよう。
【0042】
【発明の効果】上述の説明から理解される如く本発明の
DMAバス転送方式によると、複数のDMAコントロー
ラ間の優先順位を考慮して、あるDMAコントローラの
DMA転送完了から次のDMAコントローラが転送を開
始する迄の時間を最小化することが可能である。その理
由は、1つのDMAコントローラがDMA転送中に次の
DMA転送を行うDMAコントローラを決める手段を有
する。更に、常に自分よりも優先順位の高いDMAコン
トローラからのDMA転送要求(リクエスト)を知る手
段を有することにより、次の転送権利を迅速により優先
順位の高いDMAコントローラに渡すことが可能であ
る。その結果、ある転送完了から次のDMA転送の開始
までの時間を最小化すると共に常に優先順位の高いDM
Aコントローラから順にDMA転送を開始することが可
能になる。
【0043】また、本発明のDMAバス転送方式による
と、DMAアービタにレイテンシタイマを設け、優先順
位の低いDMAコントローラからのDMA転送要求が予
め設定した時間以上放置される事態を回避することも可
能である。
【0044】更にまた、DMAアービタ内にアービタモ
ード切替レジスタを設けることにより、複数のDMAコ
ントローラからのDMA転送要求を従来方式又は優先順
位を考慮する方式に選択することも可能であるので、用
途に応じて適宜対応可能である。
【図面の簡単な説明】
【図1】本発明によるDMAバス転送方式の第1実施形
態例の構成図である。
【図2】図1に示すDMAバス転送方式の動作説明用タ
イミングチャートである。
【図3】本発明によるDMAバス転送方式の第2実施形
態例の構成図である。
【図4】本発明によるDMAバス転送方式の第3実施形
態例の構成図である。
【図5】従来のDMAバス転送方式の構成図である。
【符号の説明】
101、101′ DMAアービタ 103〜105 DMAコントローラ 106 DMAバス 107 転送フラグバス 201 DMAリクエストスヌープ回路 205 レイテンシカウンタ

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】DMA転送を行う複数のDMAコントロー
    ラがDMAバスにて接続されると共に前記DMAコント
    ローラからのDMA転送要求を調停するDMAアービタ
    と接続されているDMAバス転送方式において、DMA
    リクエストスヌープ回路を設け、前記DMAコントロー
    ラの1つがDMA転送中に前記DMAコントローラの他
    のDMAコントローラからのDMA転送要求に対して前
    記DMAアービタが予め行った調停を前記DMAコント
    ローラの優先順位に基づき中断させ、優先順位の最も高
    いDMAコントローラからDMA転送を可能にするDM
    Aバス転送方式。
  2. 【請求項2】前記DMAアービタにはアービタモード切
    替レジスタを設け、DMA転送要求発生順又は優先順位
    順にDMA転送許可する前記DMAコントローラを選択
    可能にすることを特徴とする請求項1に記載のDMAバ
    ス転送方式。
  3. 【請求項3】前記複数のDMAコントローラ及び前記D
    MAアービタは、転送フラグバスで接続され、前記DM
    AコントローラがDMA転送中前記転送フラグバスをオ
    ンにすることを特徴とする請求項1に記載のDMAバス
    転送方式。
  4. 【請求項4】前記DMAアービタはレイテンシタイマを
    設け、優先順位の低い前記DMAコントローラからのD
    MA要求が転送許可されない場合に前記DMAリクエス
    トスヌープ回路の機能を一時的に無効にすることを特徴
    とする請求項1に記載のDMAバス転送方式。
  5. 【請求項5】前記レイテンシタイマは、前記DMAコン
    トローラの数をnとするとき、n−2個使用することを
    特徴とする請求項4に記載のDMAバス転送方式。
  6. 【請求項6】前記レイテンシカウンタは、予め設定され
    たカウント数をカウントするよう構成されたことを特徴
    とする請求項4に記載のDMAバス転送方式。
JP11058354A 1999-03-05 1999-03-05 Dmaバス転送方式 Pending JP2000259548A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP11058354A JP2000259548A (ja) 1999-03-05 1999-03-05 Dmaバス転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11058354A JP2000259548A (ja) 1999-03-05 1999-03-05 Dmaバス転送方式

Publications (1)

Publication Number Publication Date
JP2000259548A true JP2000259548A (ja) 2000-09-22

Family

ID=13081999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11058354A Pending JP2000259548A (ja) 1999-03-05 1999-03-05 Dmaバス転送方式

Country Status (1)

Country Link
JP (1) JP2000259548A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8463956B2 (en) 2010-03-04 2013-06-11 Ricoh Company, Ltd. Data transfer control apparatus
US8713205B2 (en) 2008-11-27 2014-04-29 Ricoh Company, Ltd. Data transfer device and data transfer method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8713205B2 (en) 2008-11-27 2014-04-29 Ricoh Company, Ltd. Data transfer device and data transfer method
US8463956B2 (en) 2010-03-04 2013-06-11 Ricoh Company, Ltd. Data transfer control apparatus

Similar Documents

Publication Publication Date Title
US6496890B1 (en) Bus hang prevention and recovery for data communication systems employing a shared bus interface with multiple bus masters
KR100708096B1 (ko) 버스 시스템 및 그 실행 순서 조정방법
JP2007058716A (ja) データ転送バスシステム
US6629178B1 (en) System and method for controlling bus access for bus agents having varying priorities
US20070260793A1 (en) Method and System for Data Transfer
JP2008513886A (ja) バスの送信チャネル上の帯域幅を割り振る方法および装置
JP2000259548A (ja) Dmaバス転送方式
JP4151362B2 (ja) バス調停方式、データ転送装置、及びバス調停方法
JPH10320349A (ja) プロセッサ及び当該プロセッサを用いるデータ転送システム
JPH03263158A (ja) 共通バス調停制御方式
JPH08171528A (ja) データ処理装置
JP2002288120A (ja) 調停装置およびバスシステム
JPH0830549A (ja) バス制御装置
JPH07219887A (ja) Dma転送制御装置
JP2002091903A (ja) バスシステム
JPH0660017A (ja) 競合回路
JPH05151147A (ja) コンピユータシステム
US7117281B1 (en) Circuit, system, and method for data transfer control for enhancing data bus utilization
JPH04178869A (ja) マルチプロセッサシステムの割込み制御装置とその割込み通信方法
JPH05151143A (ja) Dmaコントローラ内蔵コンピユータの割り込み処理方式
JP4432268B2 (ja) バス調停システム及びこのシステムにおけるバスマスタとなる装置の中断処理方法
JP3458439B2 (ja) 情報処理装置
JPH08137785A (ja) Dma制御装置
JP2019020766A (ja) 電子装置
JP2002229932A (ja) Dma転送装置及びデータ転送システム