JPH0660017A - 競合回路 - Google Patents
競合回路Info
- Publication number
- JPH0660017A JPH0660017A JP20986692A JP20986692A JPH0660017A JP H0660017 A JPH0660017 A JP H0660017A JP 20986692 A JP20986692 A JP 20986692A JP 20986692 A JP20986692 A JP 20986692A JP H0660017 A JPH0660017 A JP H0660017A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- signal
- request signal
- output
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
(57)【要約】
【目的】 転送データが損失するのを防止する。
【構成】 一つの周辺装置コントローラ４がＤＭＡを行
っている最中に、別の周辺装置コントローラ４がデータ
転送要求信号ａ6 を出力してきたとき、タイマー監視部
９は、後発のデータ転送要求信号ａ6 に対する競合制御
部８からの内部バス獲得許可信号ａ5 が出力されるまで
の時間を監視する。その結果、この監視した時間が後発
の周辺装置コントローラ４の持つオーバフロ／アンダフ
ロ制限時間を過ぎた場合には、タイマー監視部９より競
合制御部８に対して緊急バス獲得要求信号ａ4 を出力す
る。これにより、先発の周辺装置コントローラ４のＤＭ
Ａサービスを競合制御部８から出力させるデータ転送終
了信号ａ13を使用して一時中断させ、緊急バス獲得要求
信号ａ4 を出力しているのに対応した周辺装置コントロ
ーラ４のＤＭＡをサービスさせる。
っている最中に、別の周辺装置コントローラ４がデータ
転送要求信号ａ6 を出力してきたとき、タイマー監視部
９は、後発のデータ転送要求信号ａ6 に対する競合制御
部８からの内部バス獲得許可信号ａ5 が出力されるまで
の時間を監視する。その結果、この監視した時間が後発
の周辺装置コントローラ４の持つオーバフロ／アンダフ
ロ制限時間を過ぎた場合には、タイマー監視部９より競
合制御部８に対して緊急バス獲得要求信号ａ4 を出力す
る。これにより、先発の周辺装置コントローラ４のＤＭ
Ａサービスを競合制御部８から出力させるデータ転送終
了信号ａ13を使用して一時中断させ、緊急バス獲得要求
信号ａ4 を出力しているのに対応した周辺装置コントロ
ーラ４のＤＭＡをサービスさせる。
Description
【０００１】
【産業上の利用分野】本発明は、競合回路に関し、特に
システムバス上に接続されたメインメモリに直接アクセ
スし、システムバスを占有することのできるバスマスタ
間の競合回路に関する。
システムバス上に接続されたメインメモリに直接アクセ
スし、システムバスを占有することのできるバスマスタ
間の競合回路に関する。
【０００２】
【従来の技術】バスマスタ間のバス獲得要求競合制御と
して、従来、次の２つの方式が採用されている。その１
つの方式は、中央処理装置からの入出力命令発行により
設定される固定優先及び回転優先などの優先順位決定方
式である。他の１つの方式は、システム設計時に決めら
れる固定式である。
して、従来、次の２つの方式が採用されている。その１
つの方式は、中央処理装置からの入出力命令発行により
設定される固定優先及び回転優先などの優先順位決定方
式である。他の１つの方式は、システム設計時に決めら
れる固定式である。
【０００３】
【発明が解決しようとする課題】上述したように、従来
のバスマスタ間の競合制御では、バスマスタである辺装
置のＤＭＡサービスの優先順位は固定式、あるいは回転
式があるが、ＤＭＡ転送速度が極端に遅い装置または早
い装置が混在する情報処理システムではＤＭＡ転送が正
常に行われず、転送データが損失してしまう虞がある。
又、情報処理システム内で他のバスマスタが何等かの要
因によりバス占有時間が規定時間よりも長くなってしま
った場合、他のバスマスタに対するＤＭＡサービスが規
定値内にサービスが間に合わず、転送データが損失され
てしまう場合があった。
のバスマスタ間の競合制御では、バスマスタである辺装
置のＤＭＡサービスの優先順位は固定式、あるいは回転
式があるが、ＤＭＡ転送速度が極端に遅い装置または早
い装置が混在する情報処理システムではＤＭＡ転送が正
常に行われず、転送データが損失してしまう虞がある。
又、情報処理システム内で他のバスマスタが何等かの要
因によりバス占有時間が規定時間よりも長くなってしま
った場合、他のバスマスタに対するＤＭＡサービスが規
定値内にサービスが間に合わず、転送データが損失され
てしまう場合があった。
【０００４】又、さらに固定式・回転式の優先順位決定
方式では、システム動作中に、あまりサービスされない
バスマスタに対しても最高優先順位が割当られる場合が
あり、システム性能に影響を与えることも考えられる。
方式では、システム動作中に、あまりサービスされない
バスマスタに対しても最高優先順位が割当られる場合が
あり、システム性能に影響を与えることも考えられる。
【０００５】従って、本発明の目的は、転送データが損
失するのを防止できる競合回路を提供することにある。
失するのを防止できる競合回路を提供することにある。
【０００６】本発明の他の目的は、システム性能の向上
を計ることができる競合回路を提供することにある。
を計ることができる競合回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明が適用される競合
回路は、中央処理装置とメインメモリと複数のバスマス
タとがシステムバスに接続されている情報処理システム
に於ける、複数のバスマスタのバス競合制御を行う競合
回路である。競合回路は複数のバスマスタからデータ転
送要求信号を受けて中央処理装置へ外部バス獲得要求信
号を送出し、中央処理装置から外部バス獲得許可信号を
受けて複数のバスマスタのいづれか１つへデータ転送許
可信号を送出する。
回路は、中央処理装置とメインメモリと複数のバスマス
タとがシステムバスに接続されている情報処理システム
に於ける、複数のバスマスタのバス競合制御を行う競合
回路である。競合回路は複数のバスマスタからデータ転
送要求信号を受けて中央処理装置へ外部バス獲得要求信
号を送出し、中央処理装置から外部バス獲得許可信号を
受けて複数のバスマスタのいづれか１つへデータ転送許
可信号を送出する。
【０００８】本発明の第１の態様によれば、上記競合回
路は、中央処理装置からの入出力命令により複数のバス
マスタの優先順位を決め、次の入出力命令が来るまで前
の状態を保持し、その状態情報を優先順位情報として出
力する競合制御レジスタ部と；中央処理装置からの入出
力命令により複数のバスマスタのオーバフロ／アンダフ
ロの発生するまでの時間を設定し、次の入出力命令がく
るまで前の状態を保持し、その状態情報をオーバフロ／
アンダフロ制限信号として出力するタイマー監視制御部
と；データ転送要求信号を入力して内部バス獲得要求信
号を出力し、内部バス獲得許可信号を受け取ってデータ
転送許可信号を出力し、又、複数のバスマスタに対応し
た複数のカウンタを持ち、複数のカウンタの各々は、オ
ーバフロ／アンダフロ制限信号を受け取り、データ転送
要求信号に応答してカウント動作をオンとし、一定周期
のクロック信号でカウント・アップし、内部バス獲得許
可信号に応答してカウンタ・リセットされ、カウンタの
出力とオーバフロ／アンダフロ制限信号とを比較し、カ
ウンタの出力がオーバフロ／アンダフロ制限信号を超越
した場合に、緊急バス獲得要求信号を出力するタイマー
監視部と；優先順位情報に応答して各バスマスタの優先
順位を決定し、内部バス獲得要求信号に応答して競合動
作を行った後に外部バス獲得要求信号を出力し、外部バ
ス獲得許可信号に応答して内部バス獲得要求信号の応答
信号である内部バス獲得許可信号を出力し、緊急バス獲
得要求信号に応答して、現在バスを獲得しているバスマ
スタに対して出力しているデータ転送終了信号を一時的
に引き延ばし、この緊急バス獲得要求信号の出力対象で
あるバスマスタに対して一時的に内部バス獲得許可信号
を出力する競合制御部とを備えている。
路は、中央処理装置からの入出力命令により複数のバス
マスタの優先順位を決め、次の入出力命令が来るまで前
の状態を保持し、その状態情報を優先順位情報として出
力する競合制御レジスタ部と；中央処理装置からの入出
力命令により複数のバスマスタのオーバフロ／アンダフ
ロの発生するまでの時間を設定し、次の入出力命令がく
るまで前の状態を保持し、その状態情報をオーバフロ／
アンダフロ制限信号として出力するタイマー監視制御部
と；データ転送要求信号を入力して内部バス獲得要求信
号を出力し、内部バス獲得許可信号を受け取ってデータ
転送許可信号を出力し、又、複数のバスマスタに対応し
た複数のカウンタを持ち、複数のカウンタの各々は、オ
ーバフロ／アンダフロ制限信号を受け取り、データ転送
要求信号に応答してカウント動作をオンとし、一定周期
のクロック信号でカウント・アップし、内部バス獲得許
可信号に応答してカウンタ・リセットされ、カウンタの
出力とオーバフロ／アンダフロ制限信号とを比較し、カ
ウンタの出力がオーバフロ／アンダフロ制限信号を超越
した場合に、緊急バス獲得要求信号を出力するタイマー
監視部と；優先順位情報に応答して各バスマスタの優先
順位を決定し、内部バス獲得要求信号に応答して競合動
作を行った後に外部バス獲得要求信号を出力し、外部バ
ス獲得許可信号に応答して内部バス獲得要求信号の応答
信号である内部バス獲得許可信号を出力し、緊急バス獲
得要求信号に応答して、現在バスを獲得しているバスマ
スタに対して出力しているデータ転送終了信号を一時的
に引き延ばし、この緊急バス獲得要求信号の出力対象で
あるバスマスタに対して一時的に内部バス獲得許可信号
を出力する競合制御部とを備えている。
【０００９】本発明の第２の態様によれば、上記競合回
路は、中央処理装置からの入出力命令に応答して複数の
バスマスタの優先順位を選択し、この選択した情報を頻
度優先順位情報として出力する競合制御レジスタ部と；
データ転送要求信号に応答して、頻度優先順位情報に基
づいて競合動作を行って外部バス獲得要求信号を出力
し、外部バス獲得許可信号に応答してバスマスタのいず
れか１つのにデータ転送許可信号を出力し、又、複数の
バスマスタに対応した複数のカウンタを持ち、各カウン
タは対応するバスマスタからのデータ転送要求信号が有
効でカウントをトリガし、中央処理装置からの入出力命
令によりカウント回数を設定しておき、このカウント回
数内で各バスマスタからのデータ転送要求信号の入力回
数を記録しておき、最も多くカウントされたバスマスタ
を次回の判定まで最高優先順位とする情報より各バスマ
スタ間の競合を行う競合制御部とを備えている。
路は、中央処理装置からの入出力命令に応答して複数の
バスマスタの優先順位を選択し、この選択した情報を頻
度優先順位情報として出力する競合制御レジスタ部と；
データ転送要求信号に応答して、頻度優先順位情報に基
づいて競合動作を行って外部バス獲得要求信号を出力
し、外部バス獲得許可信号に応答してバスマスタのいず
れか１つのにデータ転送許可信号を出力し、又、複数の
バスマスタに対応した複数のカウンタを持ち、各カウン
タは対応するバスマスタからのデータ転送要求信号が有
効でカウントをトリガし、中央処理装置からの入出力命
令によりカウント回数を設定しておき、このカウント回
数内で各バスマスタからのデータ転送要求信号の入力回
数を記録しておき、最も多くカウントされたバスマスタ
を次回の判定まで最高優先順位とする情報より各バスマ
スタ間の競合を行う競合制御部とを備えている。
【００１０】
【実施例】次に本発明の実施例について図面を参照して
説明する。
説明する。
【００１１】図３に本発明による競合回路を含む情報処
理システムの構成を示す。図示の情報処理システムは、
システムバス１と、中央処理装置（ＣＰＵ）２と、メイ
ンメモリ３と、複数台の周辺装置コントローラ（ＰＤ
Ｃ）４と、競合回路５とを有する。システムバス１に
は、中央処理装置２とメインメモリ３と複数の周辺装置
コントローラ４とがバスａ14を介して接続されている。
ここで、各ＰＤＣ４はバスマスタとして働く。
理システムの構成を示す。図示の情報処理システムは、
システムバス１と、中央処理装置（ＣＰＵ）２と、メイ
ンメモリ３と、複数台の周辺装置コントローラ（ＰＤ
Ｃ）４と、競合回路５とを有する。システムバス１に
は、中央処理装置２とメインメモリ３と複数の周辺装置
コントローラ４とがバスａ14を介して接続されている。
ここで、各ＰＤＣ４はバスマスタとして働く。
【００１２】競合回路５は複数の周辺装置コントローラ
４のバス競合制御を行う回路である。競合回路５は複数
の周辺装置コントローラ４からデータ転送要求信号ａ6
を受けて中央処理装置２へ外部バス獲得要求信号ａ1 を
送出する。また、競合回路５は中央処理装置２から外部
バス獲得許可信号ａ2 を受けて複数の周辺装置コントロ
ーラ４のいづれか１つへデータ転送許可信号ａ7 を送出
する。
４のバス競合制御を行う回路である。競合回路５は複数
の周辺装置コントローラ４からデータ転送要求信号ａ6
を受けて中央処理装置２へ外部バス獲得要求信号ａ1 を
送出する。また、競合回路５は中央処理装置２から外部
バス獲得許可信号ａ2 を受けて複数の周辺装置コントロ
ーラ４のいづれか１つへデータ転送許可信号ａ7 を送出
する。
【００１３】図１に本発明の第１の実施例による競合回
路５の構成を示す。競合回路５は、競合制御レジスタ部
６と、タイマー監視制御部７と、競合制御部８と、タイ
マー監視部９とを有する。タイマー監視部９は複数の周
辺装置コントローラ４にそれぞれ対応した複数のカウン
ト・レジスタ１０を備えている。
路５の構成を示す。競合回路５は、競合制御レジスタ部
６と、タイマー監視制御部７と、競合制御部８と、タイ
マー監視部９とを有する。タイマー監視部９は複数の周
辺装置コントローラ４にそれぞれ対応した複数のカウン
ト・レジスタ１０を備えている。
【００１４】競合制御レジスタ部６は、中央処理装置２
からの入出力命令ａ12により複数の周辺装置コントロー
ラ４の優先順位を決め、次の入出力命令が来るまで前の
状態を保持し、その状態情報を優先順位情報ａ9 として
出力する。
からの入出力命令ａ12により複数の周辺装置コントロー
ラ４の優先順位を決め、次の入出力命令が来るまで前の
状態を保持し、その状態情報を優先順位情報ａ9 として
出力する。
【００１５】タイマー監視制御部７は、中央処理装置２
からの入出力命令ａ12により複数の周辺装置コントロー
ラ４のオーバフロ／アンダフロの発生するまでの時間を
設定し、次の入出力命令がくるまで前の状態を保持し、
その状態情報をオーバフロ／アンダフロ制限信号（監視
制御信号）ａ8 として出力する。
からの入出力命令ａ12により複数の周辺装置コントロー
ラ４のオーバフロ／アンダフロの発生するまでの時間を
設定し、次の入出力命令がくるまで前の状態を保持し、
その状態情報をオーバフロ／アンダフロ制限信号（監視
制御信号）ａ8 として出力する。
【００１６】タイマー監視部９はデータ転送要求信号ａ
6 を入力して内部バス獲得要求信号ａ3 を出力し、後述
する内部バス獲得許可信号ａ5 を受け取ってデータ転送
許可信号ａ7 を出力する。タイマー監視部９内の各カウ
ント・レジスタ１０は、オーバフロ／アンダフロ制限信
号ａ8 を受け取り、データ転送要求信号ａ6 に応答して
カウント動作をオンする。また、各カウント・レジスタ
１０は、一定周期のクロック信号でカウント・アップ
し、内部バス獲得許可信号ａ5 に応答してカウンタ・リ
セットされる。タイマー監視部９はカウント・レジスタ
１０の出力とオーバフロ／アンダフロ制限信号ａ8 とを
比較し、カウント・レジスタ１０の出力がオーバフロ／
アンダフロ制限信号ａ8 で示される時間を超越した場合
に、緊急バス獲得要求信号ａ4 を出力する。
6 を入力して内部バス獲得要求信号ａ3 を出力し、後述
する内部バス獲得許可信号ａ5 を受け取ってデータ転送
許可信号ａ7 を出力する。タイマー監視部９内の各カウ
ント・レジスタ１０は、オーバフロ／アンダフロ制限信
号ａ8 を受け取り、データ転送要求信号ａ6 に応答して
カウント動作をオンする。また、各カウント・レジスタ
１０は、一定周期のクロック信号でカウント・アップ
し、内部バス獲得許可信号ａ5 に応答してカウンタ・リ
セットされる。タイマー監視部９はカウント・レジスタ
１０の出力とオーバフロ／アンダフロ制限信号ａ8 とを
比較し、カウント・レジスタ１０の出力がオーバフロ／
アンダフロ制限信号ａ8 で示される時間を超越した場合
に、緊急バス獲得要求信号ａ4 を出力する。
【００１７】競合制御部８は優先順位情報ａ9 に応答し
て各周辺装置コントローラ４の優先順位を決定する。内
部バス獲得要求信号ａ3 に応答して、競合制御部８は競
合動作を行った後に外部バス獲得要求信号ａ1 を出力す
る。外部バス獲得許可信号ａ2 に応答して、競合制御部
８は内部バス獲得要求信号ａ3 の応答信号である内部バ
ス獲得許可信号ａ5 を出力する。また、緊急バス獲得要
求信号ａ4 に応答して、競合制御部８は、現在、システ
ムバス１（図３）を獲得している周辺装置コントローラ
４に対して出力しているデータ転送終了信号ａ13を一時
的に引き延ばし、この緊急バス獲得要求信号ａ4 の出力
対象である周辺装置コントローラ４に対して一時的に内
部バス獲得許可信号ａ5 を出力する．この様に構成され
た競合回路５について以下に説明する。
て各周辺装置コントローラ４の優先順位を決定する。内
部バス獲得要求信号ａ3 に応答して、競合制御部８は競
合動作を行った後に外部バス獲得要求信号ａ1 を出力す
る。外部バス獲得許可信号ａ2 に応答して、競合制御部
８は内部バス獲得要求信号ａ3 の応答信号である内部バ
ス獲得許可信号ａ5 を出力する。また、緊急バス獲得要
求信号ａ4 に応答して、競合制御部８は、現在、システ
ムバス１（図３）を獲得している周辺装置コントローラ
４に対して出力しているデータ転送終了信号ａ13を一時
的に引き延ばし、この緊急バス獲得要求信号ａ4 の出力
対象である周辺装置コントローラ４に対して一時的に内
部バス獲得許可信号ａ5 を出力する．この様に構成され
た競合回路５について以下に説明する。
【００１８】競合制御レジスタ部６から競合制御部８に
対して送られる優先順位情報ａ9 の初期値は固定優先で
あり、中央処理装置２（図３）からの入出力命令（設定
変更コマンド）ａ12が発行されるまでこの状態を保持し
ている。さらに、あらかじめ情報処理システム上に接続
された周辺装置コントローラ４のオーバフロ／アンダフ
ロ発生制限時間をタイマー監視制御部７に中央処理装置
２の入出力命令ａ12とともに周辺装置コントローラ４の
数量分セットする。または、システム立ち上げ時にセッ
ト出来るようなシステムにしておく。
対して送られる優先順位情報ａ9 の初期値は固定優先で
あり、中央処理装置２（図３）からの入出力命令（設定
変更コマンド）ａ12が発行されるまでこの状態を保持し
ている。さらに、あらかじめ情報処理システム上に接続
された周辺装置コントローラ４のオーバフロ／アンダフ
ロ発生制限時間をタイマー監視制御部７に中央処理装置
２の入出力命令ａ12とともに周辺装置コントローラ４の
数量分セットする。または、システム立ち上げ時にセッ
ト出来るようなシステムにしておく。
【００１９】このセットされたデータは各周辺装置コン
トローラ４ごとに設定するよう監視制御信号ａ8 を通し
てタイマー監視部９に送られる。各周辺装置コントロー
ラ４からのデータ転送要求信号ａ6 を受け取ったタイマ
ー監視部９では競合制御部８に対して内部バス獲得要求
信号ａ3 を出力する。内部バス獲得要求信号ａ3 を受け
取った競合制御部８では外部バス獲得許可信号ａ2 の状
態を監視し、システムバス１（図３）が使用されていな
いことを確認すると、競合制御部８は内部バス獲得要求
信号ａ3 の応答信号である内部バス獲得許可信号ａ5 を
出力する。内部バス獲得許可信号ａ5 を受け取ったタイ
マー監視部９では、データ転送要求信号ａ6 を出力した
周辺装置コントローラ４に対してデータ転送許可信号ａ
7 を出力する。このデータ転送許可信号ａ7 を受け取っ
た周辺装置コントローラ４は、メインメモリ３（図３）
とのＤＭＡを起動させる。また、この時、競合制御部８
からデータ転送終了信号ａ13も出力される。
トローラ４ごとに設定するよう監視制御信号ａ8 を通し
てタイマー監視部９に送られる。各周辺装置コントロー
ラ４からのデータ転送要求信号ａ6 を受け取ったタイマ
ー監視部９では競合制御部８に対して内部バス獲得要求
信号ａ3 を出力する。内部バス獲得要求信号ａ3 を受け
取った競合制御部８では外部バス獲得許可信号ａ2 の状
態を監視し、システムバス１（図３）が使用されていな
いことを確認すると、競合制御部８は内部バス獲得要求
信号ａ3 の応答信号である内部バス獲得許可信号ａ5 を
出力する。内部バス獲得許可信号ａ5 を受け取ったタイ
マー監視部９では、データ転送要求信号ａ6 を出力した
周辺装置コントローラ４に対してデータ転送許可信号ａ
7 を出力する。このデータ転送許可信号ａ7 を受け取っ
た周辺装置コントローラ４は、メインメモリ３（図３）
とのＤＭＡを起動させる。また、この時、競合制御部８
からデータ転送終了信号ａ13も出力される。
【００２０】ここで、一つの周辺装置コントローラ４が
ＤＭＡを行っている最中に、別の周辺装置コントローラ
４がデータ転送要求信号ａ6 を競合回路５に出力してき
たとする。この場合、タイマー監視部９は、後発のデー
タ転送要求信号ａ6 に対する競合制御部８からの内部バ
ス獲得許可信号ａ5 が出力されるまでの時間を監視す
る。その結果、この監視した時間が後発周辺装置コント
ローラ４の持つオーバフロ／アンダフロ制限時間内であ
れば、タイマー監視部９は、前述の通りにＤＭＡサービ
スを行わせ、オーバフロ／アンダフロ制限時間を過ぎた
場合には、以下の様な動作をする。
ＤＭＡを行っている最中に、別の周辺装置コントローラ
４がデータ転送要求信号ａ6 を競合回路５に出力してき
たとする。この場合、タイマー監視部９は、後発のデー
タ転送要求信号ａ6 に対する競合制御部８からの内部バ
ス獲得許可信号ａ5 が出力されるまでの時間を監視す
る。その結果、この監視した時間が後発周辺装置コント
ローラ４の持つオーバフロ／アンダフロ制限時間内であ
れば、タイマー監視部９は、前述の通りにＤＭＡサービ
スを行わせ、オーバフロ／アンダフロ制限時間を過ぎた
場合には、以下の様な動作をする。
【００２１】タイマー監視部９は、内部バス獲得要求信
号ａ3 がオンでカウント・イネーブル状態となり、所定
の周波数のクロック信号ａ15にてカウント・アップし、
内部バス獲得許可信号ａ5 がオンによりリセットされる
カウント・レジスタ１０を持つ。タイマー監視部９で
は、このカウント・レジスタ１０の示す値と監視制御信
号ａ8 の示す値とを比較する。この比較の結果、制限値
以内であれば前述の様に処理を行い、制限値に達した場
合には、タイマー監視部９より競合制御部８に対して緊
急バス獲得要求信号ａ4 を出力する。これにより、先発
の周辺装置コントローラ４のＤＭＡサービスを競合制御
部８から出力させるデータ転送終了信号ａ13を使用して
一時中断させ、緊急バス獲得要求信号ａ4 を出力してい
るのに対応した周辺装置コントローラ４のＤＭＡをサー
ビスさせる。
号ａ3 がオンでカウント・イネーブル状態となり、所定
の周波数のクロック信号ａ15にてカウント・アップし、
内部バス獲得許可信号ａ5 がオンによりリセットされる
カウント・レジスタ１０を持つ。タイマー監視部９で
は、このカウント・レジスタ１０の示す値と監視制御信
号ａ8 の示す値とを比較する。この比較の結果、制限値
以内であれば前述の様に処理を行い、制限値に達した場
合には、タイマー監視部９より競合制御部８に対して緊
急バス獲得要求信号ａ4 を出力する。これにより、先発
の周辺装置コントローラ４のＤＭＡサービスを競合制御
部８から出力させるデータ転送終了信号ａ13を使用して
一時中断させ、緊急バス獲得要求信号ａ4 を出力してい
るのに対応した周辺装置コントローラ４のＤＭＡをサー
ビスさせる。
【００２２】ここで、競合制御レジスタ部６に設定する
優先順位方式を回転式に変更した場合、緊急バス獲得要
求信号ａ4 を出力しているのに対応した周辺装置コント
ローラ４を最高優先順位に位置するよう設定が順次変更
される。
優先順位方式を回転式に変更した場合、緊急バス獲得要
求信号ａ4 を出力しているのに対応した周辺装置コント
ローラ４を最高優先順位に位置するよう設定が順次変更
される。
【００２３】以上述べてきたような競合動作を繰り返し
て、ＤＭＡ転送が行われる。
て、ＤＭＡ転送が行われる。
【００２４】図２に本発明の第２の実施例による競合回
路５の構成を示す。競合回路５は、競合制御レジスタ部
６と、競合制御部８とを有する。競合制御部８は周辺装
置コントローラ４に対応した複数のカウンタ・レジスタ
１０を備えている。競合制御レジスタ部６は、中央処理
装置２（図３）からの入出力命令ａ12により優先順位信
号ａ10として、回転式・固定式・頻度式の３種類の状態
を競合制御部８に通知する。競合制御部８は、競合制御
レジスタ部６からの優先順位信号ａ10をもとに、各周辺
装置コントローラ４からのデータ転送要求信号ａ6 に対
して調停を行い、それぞれの周辺装置コントローラ４に
対してデータ転送許可信号ａ7 を出力する。
路５の構成を示す。競合回路５は、競合制御レジスタ部
６と、競合制御部８とを有する。競合制御部８は周辺装
置コントローラ４に対応した複数のカウンタ・レジスタ
１０を備えている。競合制御レジスタ部６は、中央処理
装置２（図３）からの入出力命令ａ12により優先順位信
号ａ10として、回転式・固定式・頻度式の３種類の状態
を競合制御部８に通知する。競合制御部８は、競合制御
レジスタ部６からの優先順位信号ａ10をもとに、各周辺
装置コントローラ４からのデータ転送要求信号ａ6 に対
して調停を行い、それぞれの周辺装置コントローラ４に
対してデータ転送許可信号ａ7 を出力する。
【００２５】以下、この様に構成された競合回路５の動
作について説明する。
作について説明する。
【００２６】中央処理装置２から競合制御レジスタ部６
に対して入出力命令ａ12を発行する。この入出力命令ａ
12を受け取った競合制御レジスタ部６は、回転式・固定
式・頻度式のいずれかの優先順位決定方式を選択し、そ
の情報を優先順位信号ａ10として競合制御部８にセット
する。
に対して入出力命令ａ12を発行する。この入出力命令ａ
12を受け取った競合制御レジスタ部６は、回転式・固定
式・頻度式のいずれかの優先順位決定方式を選択し、そ
の情報を優先順位信号ａ10として競合制御部８にセット
する。
【００２７】優先順位決定方式が頻度式の場合、競合制
御部８に於いて優先順位判定基準設定のため、あらかじ
め一定のカウント回数を設定しておくことの出来るカウ
ント・レジスタ１０を持つ。入力されてくる各周辺装置
コントローラ４のデータ転送要求信号ａ6 をカウンタの
トリガとし、カウント・レジスタ１０をカウント・アッ
プさせる。最初に設定したカウント回数内で各周辺装置
コントローラ４のデータ転送要求信号ａ6 が何回カウン
トされたかを記録する。最も多くカウントされたデータ
転送要求信号ａ6 の発行元である周辺装置コントローラ
４を、次回の判定基準設定が終わるまで最高優先の周辺
装置コントローラ４として競合制御レジスタ部６で記憶
しておく。競合制御レジスタ部６はその情報を優先順位
信号ａ10として競合制御部８に対して発行する。
御部８に於いて優先順位判定基準設定のため、あらかじ
め一定のカウント回数を設定しておくことの出来るカウ
ント・レジスタ１０を持つ。入力されてくる各周辺装置
コントローラ４のデータ転送要求信号ａ6 をカウンタの
トリガとし、カウント・レジスタ１０をカウント・アッ
プさせる。最初に設定したカウント回数内で各周辺装置
コントローラ４のデータ転送要求信号ａ6 が何回カウン
トされたかを記録する。最も多くカウントされたデータ
転送要求信号ａ6 の発行元である周辺装置コントローラ
４を、次回の判定基準設定が終わるまで最高優先の周辺
装置コントローラ４として競合制御レジスタ部６で記憶
しておく。競合制御レジスタ部６はその情報を優先順位
信号ａ10として競合制御部８に対して発行する。
【００２８】競合制御部８においては、その情報を元
に、各周辺装置コントローラ４から発行されるデータ転
送要求信号ａ6 を調停し、優先度の高いものから順番に
システムバス１（図３）が割当てられることになる。以
下、カウントされた回数の多い順に順位が決められて行
く。
に、各周辺装置コントローラ４から発行されるデータ転
送要求信号ａ6 を調停し、優先度の高いものから順番に
システムバス１（図３）が割当てられることになる。以
下、カウントされた回数の多い順に順位が決められて行
く。
【００２９】
【発明の効果】以上の説明したように本発明は、バスマ
スタ間の競合制御時に、ある一方のバスマスタがシステ
ムバスを獲得中に他のバスマスタがデータ転送要求信号
を出力し、後発のデータ転送要求信号に対するデータ転
送許可信号が規格値内に有効状態とならなかった場合、
緊急バス獲得要求信号を出力し、先発のバスマスタへの
ＤＭＡサービスを一時中断し、緊急バス獲得要求信号を
出力してきたバスマスタに対してデータ転送許可信号を
出力することにより、後発のバスマスタのオーバフロ／
アンダフロを防ぎ、転送データの損失を防ぐことができ
る。また、バス獲得の頻度の多い順にバスマスタの優先
順位を決定することにより、サービスされないバスマス
タが最高優先順位となることはなく、システム性能の向
上が計れるという利点もある。
スタ間の競合制御時に、ある一方のバスマスタがシステ
ムバスを獲得中に他のバスマスタがデータ転送要求信号
を出力し、後発のデータ転送要求信号に対するデータ転
送許可信号が規格値内に有効状態とならなかった場合、
緊急バス獲得要求信号を出力し、先発のバスマスタへの
ＤＭＡサービスを一時中断し、緊急バス獲得要求信号を
出力してきたバスマスタに対してデータ転送許可信号を
出力することにより、後発のバスマスタのオーバフロ／
アンダフロを防ぎ、転送データの損失を防ぐことができ
る。また、バス獲得の頻度の多い順にバスマスタの優先
順位を決定することにより、サービスされないバスマス
タが最高優先順位となることはなく、システム性能の向
上が計れるという利点もある。
【図１】本発明の第１の実施例による競合回路の構成を
示すブロック図である。
示すブロック図である。
【図２】本発明の第２の実施例による競合回路の構成を
示すブロック図である。
示すブロック図である。
【図３】本発明による競合回路を含む情報処理システム
の構成を示すブロック図である。
の構成を示すブロック図である。
１ システムバス ２ 中央処理装置（ＣＰＵ） ３ メインメモリ ４ 周辺装置コントローラ（ＰＤＣ） ５ 競合回路 ６ 競合制御レジスタ部 ７ タイマー監視制御部 ８ 競合制御部 ９ タイマー監視部 １０ カウント・レジスタ ａ1 外部バス獲得要求信号 ａ2 外部バス獲得許可信号 ａ3 内部バス獲得要求信号 ａ4 緊急バス獲得要求信号 ａ5 内部バス獲得許可信号 ａ6 データ転送要求信号 ａ7 データ転送許可信号 ａ8 監視制御信号（オーバフロ／アンダフロ制限信
号） ａ9 優先順位情報 ａ10 優先順位信号 ａ12 入出力命令（設定変更コマンド） ａ13 データ転送終了信号 ａ14 バス ａ15 クロック信号
号） ａ9 優先順位情報 ａ10 優先順位信号 ａ12 入出力命令（設定変更コマンド） ａ13 データ転送終了信号 ａ14 バス ａ15 クロック信号
Claims (2)
- 【請求項１】 中央処理装置とメインメモリと複数のバ
スマスタとがシステムバスに接続されている情報処理シ
ステムに於ける、前記複数のバスマスタのバス競合制御
を行う競合回路であって、前記複数のバスマスタからデ
ータ転送要求信号を受けて前記中央処理装置へ外部バス
獲得要求信号を送出し、前記中央処理装置から外部バス
獲得許可信号を受けて前記複数のバスマスタのいづれか
１つへデータ転送許可信号を送出する競合回路におい
て、 前記中央処理装置からの入出力命令により前記複数のバ
スマスタの優先順位を決め、次の入出力命令が来るまで
前の状態を保持し、その状態情報を優先順位情報として
出力する競合制御レジスタ部と、 前記中央処理装置からの入出力命令により前記複数のバ
スマスタのオーバフロ／アンダフロの発生するまでの時
間を設定し、次の入出力命令がくるまで前の状態を保持
し、その状態情報をオーバフロ／アンダフロ制限信号と
して出力するタイマー監視制御部と、 前記データ転送要求信号を入力して内部バス獲得要求信
号を出力し、内部バス獲得許可信号を受け取って前記デ
ータ転送許可信号を出力し、又、前記複数のバスマスタ
に対応した複数のカウンタを持ち、該複数のカウンタの
各々は、前記オーバフロ／アンダフロ制限信号を受け取
り、前記データ転送要求信号に応答してカウント動作を
オンとし、一定周期のクロック信号でカウント・アップ
し、前記内部バス獲得許可信号に応答してカウンタ・リ
セットされ、前記カウンタの出力と前記オーバフロ／ア
ンダフロ制限信号とを比較し、前記カウンタの出力が前
記オーバフロ／アンダフロ制限信号を超越した場合に、
緊急バス獲得要求信号を出力するタイマー監視部と、 前記優先順位情報に応答して各バスマスタの優先順位を
決定し、前記内部バス獲得要求信号に応答して競合動作
を行った後に前記外部バス獲得要求信号を出力し、前記
外部バス獲得許可信号に応答して前記内部バス獲得要求
信号の応答信号である前記内部バス獲得許可信号を出力
し、前記緊急バス獲得要求信号に応答して、現在バスを
獲得しているバスマスタに対して出力しているデータ転
送終了信号を一時的に引き延ばし、該緊急バス獲得要求
信号の出力対象であるバスマスタに対して一時的に前記
内部バス獲得許可信号を出力する競合制御部とを備えて
いることを特徴とする競合回路。 - 【請求項２】 中央処理装置とメインメモリと複数のバ
スマスタとがシステムバスに接続されている情報処理シ
ステムに於ける、前記複数のバスマスタのバス競合制御
を行う競合回路であって、前記複数のバスマスタからデ
ータ転送要求信号を受けて前記中央処理装置へ外部バス
獲得要求信号を送出し、前記中央処理装置から外部バス
獲得許可信号を受けて前記複数のバスマスタのいづれか
１つへデータ転送許可信号を送出する競合回路におい
て、 前記中央処理装置からの入出力命令に応答して前記複数
のバスマスタの優先順位を選択し、該選択した情報を頻
度優先順位情報として出力する競合制御レジスタ部と、 前記データ転送要求信号に応答して、前記頻度優先順位
情報に基づいて競合動作を行って前記外部バス獲得要求
信号を出力し、前記外部バス獲得許可信号に応答して前
記バスマスタのいずれか１つのに前記データ転送許可信
号を出力し、又、前記複数のバスマスタに対応した複数
のカウンタを持ち、各カウンタは対応するバスマスタか
らのデータ転送要求信号が有効でカウントをトリガし、
前記中央処理装置からの入出力命令によりカウント回数
を設定しておき、該カウント回数内で各バスマスタから
のデータ転送要求信号の入力回数を記録しておき、最も
多くカウントされたバスマスタを次回の判定まで最高優
先順位とする情報より各バスマスタ間の競合を行う競合
制御部とを備えていることを特徴とする競合回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20986692A JPH0660017A (ja) | 1992-08-06 | 1992-08-06 | 競合回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20986692A JPH0660017A (ja) | 1992-08-06 | 1992-08-06 | 競合回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0660017A true JPH0660017A (ja) | 1994-03-04 |
Family
ID=16579932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20986692A Withdrawn JPH0660017A (ja) | 1992-08-06 | 1992-08-06 | 競合回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0660017A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002163144A (ja) * | 2000-08-23 | 2002-06-07 | Nintendo Co Ltd | 共有リソースへのアクセス方法及び装置 |
| US7149828B2 (en) | 2004-04-27 | 2006-12-12 | Sony Corporation | Bus arbitration apparatus and bus arbitration method |
| JP2007122483A (ja) * | 2005-10-28 | 2007-05-17 | Canon Inc | バスマスタ装置、バス調停装置及びその制御方法 |
-
1992
- 1992-08-06 JP JP20986692A patent/JPH0660017A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002163144A (ja) * | 2000-08-23 | 2002-06-07 | Nintendo Co Ltd | 共有リソースへのアクセス方法及び装置 |
| US7149828B2 (en) | 2004-04-27 | 2006-12-12 | Sony Corporation | Bus arbitration apparatus and bus arbitration method |
| JP2007122483A (ja) * | 2005-10-28 | 2007-05-17 | Canon Inc | バスマスタ装置、バス調停装置及びその制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3392320B2 (ja) | マルチマスタバスシステムのバス回復装置及び方法 | |
| JP2694103B2 (ja) | コンピュータ・システム及びそのバス制御同期及び調停方法 | |
| EP0106879B1 (en) | Method and apparatus for limiting bus utilization | |
| US8527682B2 (en) | Bus controller, bus communication system, and bus control method | |
| JPH0660017A (ja) | 競合回路 | |
| JP5677007B2 (ja) | バス調停装置、バス調停方法 | |
| JP2504818B2 (ja) | マルチプロセッサ装置における共通メモリ制御方法 | |
| JP2577146B2 (ja) | プライオリティ制御回路 | |
| JPH10334042A (ja) | バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体 | |
| JP3101023B2 (ja) | バス使用権制御方法 | |
| JP4549458B2 (ja) | Ｄｍａ転送装置 | |
| JP2003006139A (ja) | Ｄｍａ転送装置 | |
| JP2001117860A (ja) | メモリアクセス優先順位切替制御装置 | |
| JPS6019819B2 (ja) | バス使用権制御方式 | |
| JP2000259548A (ja) | Ｄｍａバス転送方式 | |
| JPS6024979B2 (ja) | 分散形優先競合の自己制御方法および装置 | |
| JPH0124657Y2 (ja) | ||
| JP2002091903A (ja) | バスシステム | |
| CN116521425A (zh) | 一种定时器的处理方法及装置 | |
| CN117708008A (zh) | 基于计数器的轮询仲裁方法及装置 | |
| JPH08137785A (ja) | Ｄｍａ制御装置 | |
| JPH02103619A (ja) | アダプタ装置 | |
| KR100583455B1 (ko) | 프로그램 가능한 간단한 하드웨어 구조를 갖는 버스 중재기 | |
| JP2000201161A (ja) | ア―ビトレ―ション制御回路 | |
| JPH0831077B2 (ja) | 入出力サブシステムのチャネルパス負荷率均等化方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991102 |